JPH07202424A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPH07202424A JPH07202424A JP33473493A JP33473493A JPH07202424A JP H07202424 A JPH07202424 A JP H07202424A JP 33473493 A JP33473493 A JP 33473493A JP 33473493 A JP33473493 A JP 33473493A JP H07202424 A JPH07202424 A JP H07202424A
- Authority
- JP
- Japan
- Prior art keywords
- board
- substrate
- layer
- pattern
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】多層配線基板に要求される層数は近年増々増加
傾向にあり、製造リードタイム、製造工数の増加等の問
題が発生している。本発明はそれらの問題を解決するも
のである。 【構成】同時に４層以上のポリイミド配線層を１枚の基
板上に作成し、これを各層毎に切断し積層して１枚のポ
リイミド多層配線基板、あるいは４枚以上の多層配線基
板の第１層を作成することにより大幅な工数削減、使用
材料の削減が可能となる。
傾向にあり、製造リードタイム、製造工数の増加等の問
題が発生している。本発明はそれらの問題を解決するも
のである。 【構成】同時に４層以上のポリイミド配線層を１枚の基
板上に作成し、これを各層毎に切断し積層して１枚のポ
リイミド多層配線基板、あるいは４枚以上の多層配線基
板の第１層を作成することにより大幅な工数削減、使用
材料の削減が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は基板同士の貼り合わせ積
層方式を用い、各層を形成する多層配線基板の製造方法
に関する。
層方式を用い、各層を形成する多層配線基板の製造方法
に関する。
【０００２】
【従来の技術】ＬＳＩチップを搭載する配線基板とし
て、従来から多層プリント配線基板の製造方法の一例を
特開平２−２２８０９５号公報を参照できる。多層プリ
ント配線基板の一例は、銅張積層板をコア材に、プリプ
レグをコア材の接着剤として構成され、コア材とプリプ
レグが交互に積層され熱プレスが使用されて一体化され
る。積層板間の電気接続はコア材とプリプレグとが一体
化された後、ドリルによって貫通スルーホールが形成さ
れ、貫通スルーホール内壁に銅メッキされる。また、近
年、多層プリント配線基板より高配線密度を要求されて
いる大型コンピュータ用配線基板に、セラミック基板上
にポリイミド樹脂を層間絶縁に使用した多層配線基板が
使用されてきている。このポリイミド・セラミック多層
配線基板の製造方法は、セラミック基板上にポリイミド
前駆体ワニスを塗布、乾燥し、この塗布膜にブァイホー
ルを形成するポリイミド樹脂絶縁層形成工程と、フォト
リソグラフィー、真空蒸着およびメッキ法を使用した配
線層形成工程とからなり、かつ、この一連の工程を繰り
返すことにより、ポリイミド多層配線層の形成を行なっ
ていた。
て、従来から多層プリント配線基板の製造方法の一例を
特開平２−２２８０９５号公報を参照できる。多層プリ
ント配線基板の一例は、銅張積層板をコア材に、プリプ
レグをコア材の接着剤として構成され、コア材とプリプ
レグが交互に積層され熱プレスが使用されて一体化され
る。積層板間の電気接続はコア材とプリプレグとが一体
化された後、ドリルによって貫通スルーホールが形成さ
れ、貫通スルーホール内壁に銅メッキされる。また、近
年、多層プリント配線基板より高配線密度を要求されて
いる大型コンピュータ用配線基板に、セラミック基板上
にポリイミド樹脂を層間絶縁に使用した多層配線基板が
使用されてきている。このポリイミド・セラミック多層
配線基板の製造方法は、セラミック基板上にポリイミド
前駆体ワニスを塗布、乾燥し、この塗布膜にブァイホー
ルを形成するポリイミド樹脂絶縁層形成工程と、フォト
リソグラフィー、真空蒸着およびメッキ法を使用した配
線層形成工程とからなり、かつ、この一連の工程を繰り
返すことにより、ポリイミド多層配線層の形成を行なっ
ていた。
【０００３】また、上述したポリイミド・セラミック多
層配線基板の形成方法とは別に、同時に多数の補助基板
上に形成されたポリイミド多層配線パターンをセラミッ
ク基板上に位置合わせし仮積層後に加熱加圧し多層配線
基板を形成する方法もある。この場合補助基板は、ポリ
イミド多層配線層内に残すタイプと剥離するタイプがあ
る。この方法は、補助基板毎に電気検査を行い、欠陥の
ない補助基板を選別して積層することが可能となり、上
述した逐次積層方法よりも製造歩留まりをあげることが
でき、また補助基板上において平行してポリイミド層の
積層をすることができるためポリイミド多層配線層の製
造日数の短縮が可能であった。
層配線基板の形成方法とは別に、同時に多数の補助基板
上に形成されたポリイミド多層配線パターンをセラミッ
ク基板上に位置合わせし仮積層後に加熱加圧し多層配線
基板を形成する方法もある。この場合補助基板は、ポリ
イミド多層配線層内に残すタイプと剥離するタイプがあ
る。この方法は、補助基板毎に電気検査を行い、欠陥の
ない補助基板を選別して積層することが可能となり、上
述した逐次積層方法よりも製造歩留まりをあげることが
でき、また補助基板上において平行してポリイミド層の
積層をすることができるためポリイミド多層配線層の製
造日数の短縮が可能であった。
【０００４】
【発明が解決しようとする課題】上述した多層プリント
配線基板は、積層板間の電気的接続をドリル加工で形成
した貫通スルーホールで行なうため、微細の貫通スルー
ホールの形成は不可能であり、そのためスルーホール間
に形成できる配線本数が限られていくる。また、一つの
積層板間の接続に一つの貫通スルーホールが必要とな
り、積層数が増えるほど信号配線収容性が低下し、高配
線密度の多層プリント配線基板を形成することが困難に
なっってくるという欠点があった。
配線基板は、積層板間の電気的接続をドリル加工で形成
した貫通スルーホールで行なうため、微細の貫通スルー
ホールの形成は不可能であり、そのためスルーホール間
に形成できる配線本数が限られていくる。また、一つの
積層板間の接続に一つの貫通スルーホールが必要とな
り、積層数が増えるほど信号配線収容性が低下し、高配
線密度の多層プリント配線基板を形成することが困難に
なっってくるという欠点があった。
【０００５】また、上述した従来の多層プリント配線基
板の欠点を補うために、最近開発されたポリイミド・セ
ラミック多層配線基板は、ポリイミド絶縁層の積層数と
同じ回数だけ、セラミック基板上にポリイミド前駆体ワ
ニスの塗布、乾燥、ヴァイホールの形成、及びキュアの
各工程を繰り返す必要がある。そのため、多層配線基板
の積層工程に、非常に時間がかかる。また、ポリイミド
絶縁層の形成工程が繰り返されるため、多層配線層の下
層部分のポリイミド樹脂に多数回にわたるキュア工程の
熱ストレスが加わり、このため、ポリイミド樹脂が劣化
するという欠点があった。さらにこのポリイミド多層配
線層は逐次積層方式であるため製造歩留まりの向上が困
難であるという欠点がある。
板の欠点を補うために、最近開発されたポリイミド・セ
ラミック多層配線基板は、ポリイミド絶縁層の積層数と
同じ回数だけ、セラミック基板上にポリイミド前駆体ワ
ニスの塗布、乾燥、ヴァイホールの形成、及びキュアの
各工程を繰り返す必要がある。そのため、多層配線基板
の積層工程に、非常に時間がかかる。また、ポリイミド
絶縁層の形成工程が繰り返されるため、多層配線層の下
層部分のポリイミド樹脂に多数回にわたるキュア工程の
熱ストレスが加わり、このため、ポリイミド樹脂が劣化
するという欠点があった。さらにこのポリイミド多層配
線層は逐次積層方式であるため製造歩留まりの向上が困
難であるという欠点がある。
【０００６】また、製造歩留まりを向上させ基板作成日
数を短縮する多層配線基板の製造方法として、補助基板
を用いた積層方式も基板作成工数の削減にはならず、ま
た複数の基板上に平行して積層を行って行くため、ポリ
イミドワニスやレジストコーティング時のむだ、および
その他の材料の使用量は、逐次積層方式に比べて多いと
いう欠点があった。
数を短縮する多層配線基板の製造方法として、補助基板
を用いた積層方式も基板作成工数の削減にはならず、ま
た複数の基板上に平行して積層を行って行くため、ポリ
イミドワニスやレジストコーティング時のむだ、および
その他の材料の使用量は、逐次積層方式に比べて多いと
いう欠点があった。
【０００７】
【課題を解決するための手段】多層配線基板の第１の製
造方法は、一枚の多層配線基板に必要な各層のパターン
を、少なくとも前記基板の４倍以上の面積を有する大型
基板上で作成する作成工程と、この作成工程で作成され
た前記大型基板を各層のパターン毎に切断する切断工程
と、多層配線基板のベースとなる内部に導体層を有する
基板上に、前記切断工程で切断された基板で最下層のパ
ターンが形成された基板を位置合わせし、仮止め積層
し、その後基板のみを剥離する積層剥離工程と、この積
層剥離工程で形成された積層基板上に下層のパターンが
形成された基板から位置合わせ、仮止め積層、および基
板剥離を所定の層数になるまで繰り返す繰返工程と、こ
の繰返工程で形成された積層基板を所定の圧力と温度下
でプレスし、各層間の電気的、機械的接続を得る工程と
を含むことを特徴とする。
造方法は、一枚の多層配線基板に必要な各層のパターン
を、少なくとも前記基板の４倍以上の面積を有する大型
基板上で作成する作成工程と、この作成工程で作成され
た前記大型基板を各層のパターン毎に切断する切断工程
と、多層配線基板のベースとなる内部に導体層を有する
基板上に、前記切断工程で切断された基板で最下層のパ
ターンが形成された基板を位置合わせし、仮止め積層
し、その後基板のみを剥離する積層剥離工程と、この積
層剥離工程で形成された積層基板上に下層のパターンが
形成された基板から位置合わせ、仮止め積層、および基
板剥離を所定の層数になるまで繰り返す繰返工程と、こ
の繰返工程で形成された積層基板を所定の圧力と温度下
でプレスし、各層間の電気的、機械的接続を得る工程と
を含むことを特徴とする。
【０００８】本発明の第２の多層配線基板の製造方法
は、複数の多層配線基板に必要な最下層の同一層のパタ
ーンを、少なくとも前記基板の４倍以上の面積を有する
大型基板上で作成する作成工程と、この作成工程で作成
された前記大型基板を各パターン毎に切断する切断工程
と、複数の多層配線基板のベースとなる内部に導体層を
有する基板上に、前記切断工程で切断された基板で最下
層のパターンが形成された各基板を位置合わせを行い仮
止め積層し、その後基板のみを剥離する積層剥離工程
と、この積層剥離工程で形成された複数の積層基板上に
上層のパターンを形成した各基板の位置合わせ、仮止め
積層、および基板剥離を所定の層数に達するまで繰返し
行う繰返工程と、この繰返工程で形成された積層基板を
所定の圧力と温度下でプレスし、各層間の電気的、機械
的接続を得る工程とを含むことを特徴とする
は、複数の多層配線基板に必要な最下層の同一層のパタ
ーンを、少なくとも前記基板の４倍以上の面積を有する
大型基板上で作成する作成工程と、この作成工程で作成
された前記大型基板を各パターン毎に切断する切断工程
と、複数の多層配線基板のベースとなる内部に導体層を
有する基板上に、前記切断工程で切断された基板で最下
層のパターンが形成された各基板を位置合わせを行い仮
止め積層し、その後基板のみを剥離する積層剥離工程
と、この積層剥離工程で形成された複数の積層基板上に
上層のパターンを形成した各基板の位置合わせ、仮止め
積層、および基板剥離を所定の層数に達するまで繰返し
行う繰返工程と、この繰返工程で形成された積層基板を
所定の圧力と温度下でプレスし、各層間の電気的、機械
的接続を得る工程とを含むことを特徴とする
【実施例】次に本発明の一実施例について図面を参照し
て説明する。
て説明する。
【０００９】まず本発明の第１の実施例について図１
（１）から図３（４）を参照して詳細に説明する。
（１）から図３（４）を参照して詳細に説明する。
【００１０】図１（１）を参照すると、まずエキシマレ
ーザを透過する石英ガラス基板１０が準備される。この
第１の実施例では２１０ｍｍ×２１０ｍｍの大きさの基
板が用いられている。
ーザを透過する石英ガラス基板１０が準備される。この
第１の実施例では２１０ｍｍ×２１０ｍｍの大きさの基
板が用いられている。
【００１１】図１（２）を参照すると、次に前記石英ガ
ラス基板１０上にポリイミド前駆体が塗布され、プリキ
ュア、およびキュアが行われ、０．２μｍ厚のポリイミ
ド樹脂層１１が形成される（以下、ポリイミド樹脂層形
成ステップ）。このポリイミド樹脂層１１は後工程の石
英ガラス基板１０の剥離時にエッチングされるため厚い
膜厚は要求されない。
ラス基板１０上にポリイミド前駆体が塗布され、プリキ
ュア、およびキュアが行われ、０．２μｍ厚のポリイミ
ド樹脂層１１が形成される（以下、ポリイミド樹脂層形
成ステップ）。このポリイミド樹脂層１１は後工程の石
英ガラス基板１０の剥離時にエッチングされるため厚い
膜厚は要求されない。
【００１２】図１（３）を参照すると、前記ポリイミド
樹脂１１上に４種類のメタルパターンが形成される。一
実施例の場合、４種類のメタルパターンはＬＳＩ搭載用
パッド１２、第１の信号配線パターン１３、第２の信号
配線パターン１１８、電源およびグランドパターン１４
である。メタルパターンはフォトレジストを使用したフ
ォトリソグラフィーでパターン化し、電解メッキにより
金Ａｕ／ニッケルＮｉ／金Ａｕの層構成で形成される。
各層の膜厚は金Ａｕ／ニッケルＮｉ／金Ａｕに対して４
μｍ／２μｍ／４μｍである。ニッケルＮｉは後工程で
使用する半田金属に対するバリア層である。またこの
時、後工程の仮止め積層時の位置合わせに使用されるX
，Y ，θの位置決め用アライメントマーク１５が各メ
タルパターン毎に３個所同時に形成される。
樹脂１１上に４種類のメタルパターンが形成される。一
実施例の場合、４種類のメタルパターンはＬＳＩ搭載用
パッド１２、第１の信号配線パターン１３、第２の信号
配線パターン１１８、電源およびグランドパターン１４
である。メタルパターンはフォトレジストを使用したフ
ォトリソグラフィーでパターン化し、電解メッキにより
金Ａｕ／ニッケルＮｉ／金Ａｕの層構成で形成される。
各層の膜厚は金Ａｕ／ニッケルＮｉ／金Ａｕに対して４
μｍ／２μｍ／４μｍである。ニッケルＮｉは後工程で
使用する半田金属に対するバリア層である。またこの
時、後工程の仮止め積層時の位置合わせに使用されるX
，Y ，θの位置決め用アライメントマーク１５が各メ
タルパターン毎に３個所同時に形成される。
【００１３】図１（４）を参照すると、前記メタルパタ
ーン上にポリイミド系接着剤１６が塗布され、ベーキン
グおよびキュアが行なわれる。キュア後の膜厚は１０μ
ｍである。ポリイミド系樹脂は、高絶縁性と低誘電率と
を有する良質の絶縁体であり多層配線基板の薄膜多層配
線部の絶縁材料としてよく用いられているものである。
ーン上にポリイミド系接着剤１６が塗布され、ベーキン
グおよびキュアが行なわれる。キュア後の膜厚は１０μ
ｍである。ポリイミド系樹脂は、高絶縁性と低誘電率と
を有する良質の絶縁体であり多層配線基板の薄膜多層配
線部の絶縁材料としてよく用いられているものである。
【００１４】図１（５）を参照すると、次にポリイミド
系接着剤１６上にホトレジスト１７が塗布され、フォト
リソグラフィー技術を用いて所定の位置のパターンニン
グが行われる。この時レジストには、エキシマレーザに
対するレートの違いからポリイミド系接着剤の膜厚１０
μｍに対して２倍以上の膜厚が要求される。エキシマレ
ーザ１９としてはＫｒＦエキシマレーザが用いられ、発
振数２００Ｈｚ、および０．８Ｊ／ｃｍ2 のエネルギー
密度で１ケ所２００ショットの条件でスキャンする。エ
キシマレーザは、紫外域で発振するにもかかわらず大出
力レーザとして、現在広い用途に使用されようとしてい
る。
系接着剤１６上にホトレジスト１７が塗布され、フォト
リソグラフィー技術を用いて所定の位置のパターンニン
グが行われる。この時レジストには、エキシマレーザに
対するレートの違いからポリイミド系接着剤の膜厚１０
μｍに対して２倍以上の膜厚が要求される。エキシマレ
ーザ１９としてはＫｒＦエキシマレーザが用いられ、発
振数２００Ｈｚ、および０．８Ｊ／ｃｍ2 のエネルギー
密度で１ケ所２００ショットの条件でスキャンする。エ
キシマレーザは、紫外域で発振するにもかかわらず大出
力レーザとして、現在広い用途に使用されようとしてい
る。
【００１５】図２（１）を参照すると、エキシマレーザ
スキャン後メチルエチルケトンでレジストが剥離され、
酸素プラズマアッシングでポリイミド系接着剤のビアホ
ール底に残っているススが除去される。こうしてポリイ
ミド系接着剤のビアホール１１０が形成される。この第
１の実施例のビアホール系は１５０μｍである。
スキャン後メチルエチルケトンでレジストが剥離され、
酸素プラズマアッシングでポリイミド系接着剤のビアホ
ール底に残っているススが除去される。こうしてポリイ
ミド系接着剤のビアホール１１０が形成される。この第
１の実施例のビアホール系は１５０μｍである。
【００１６】図２（２）を参照すると、ポリイミド系接
着剤のビアホール底に露出したメタル部分に接続用バン
プ１１１がメッキで形成される。バンプはホトレジスト
を使用したフォトリソグラフィーでパターン化され、電
解ニッケルメッキ、電解金メッキ、電解錫メッキ、およ
び電解金メッキの多層メッキで形成される。ニッケルメ
ッキは金／錫ハンダ金属の金配線層への拡散防止層であ
る。各メッキ厚はニッケル３μｍ、金８μｍ、錫１１μ
ｍ、および金８μｍであり、バンプ系は１００μｍであ
る。この時、金と錫の重量％は金：錫＝４：１で形成さ
れる。
着剤のビアホール底に露出したメタル部分に接続用バン
プ１１１がメッキで形成される。バンプはホトレジスト
を使用したフォトリソグラフィーでパターン化され、電
解ニッケルメッキ、電解金メッキ、電解錫メッキ、およ
び電解金メッキの多層メッキで形成される。ニッケルメ
ッキは金／錫ハンダ金属の金配線層への拡散防止層であ
る。各メッキ厚はニッケル３μｍ、金８μｍ、錫１１μ
ｍ、および金８μｍであり、バンプ系は１００μｍであ
る。この時、金と錫の重量％は金：錫＝４：１で形成さ
れる。
【００１７】図２（３）を参照すると、以上の工程で形
成された基板が各パターン毎にダイシングソーの刃、す
なわちブレード１１２を用いて切断される（以下切断ス
テップ）。この実施例の場合、４種類のメタルパターン
から成り立っているため基板が４分割される。
成された基板が各パターン毎にダイシングソーの刃、す
なわちブレード１１２を用いて切断される（以下切断ス
テップ）。この実施例の場合、４種類のメタルパターン
から成り立っているため基板が４分割される。
【００１８】図２（４）を参照すると、内部に導体層を
含み、表面に電源供給層およびグランド配線層を有する
多層配線基板１１５上に上記切断ステップで切断した内
部に第１の信号配線パターン１３を有する基板が仮積層
される。この時アライメントマーク１５を用いて位置合
わせが行われ、全面スプレイタイプの仮止め用接着剤１
１４で基板間を固定する。仮積層は、常温で１ｋｇ／ｃ
ｍ2 の加圧下で約２分を要する。こうして得られた積層
体に石英ガラス基板越しにＫｒＦエキシマレーザ１９が
照射される。この時前記ポリイミド樹脂層形成ステップ
で形成したポリイミド層が石英ガラス基板越しにエッチ
ングされ、石英ガラス基板１０は積層体から剥離され
る。ＫｒＦエキシマレーザは、発振数２００Ｈｚ、０．
８Ｊ／ｃｍ2 のエネルギー密度で１ケ所２ショットの条
件でスキャンする。
含み、表面に電源供給層およびグランド配線層を有する
多層配線基板１１５上に上記切断ステップで切断した内
部に第１の信号配線パターン１３を有する基板が仮積層
される。この時アライメントマーク１５を用いて位置合
わせが行われ、全面スプレイタイプの仮止め用接着剤１
１４で基板間を固定する。仮積層は、常温で１ｋｇ／ｃ
ｍ2 の加圧下で約２分を要する。こうして得られた積層
体に石英ガラス基板越しにＫｒＦエキシマレーザ１９が
照射される。この時前記ポリイミド樹脂層形成ステップ
で形成したポリイミド層が石英ガラス基板越しにエッチ
ングされ、石英ガラス基板１０は積層体から剥離され
る。ＫｒＦエキシマレーザは、発振数２００Ｈｚ、０．
８Ｊ／ｃｍ2 のエネルギー密度で１ケ所２ショットの条
件でスキャンする。
【００１９】図２（５）を参照すると、次に、石英ガラ
ス基板の剥離後、酸素プラズマアッシングで積層体表面
のススが除去され、メタルパターン表面が露出される。
ス基板の剥離後、酸素プラズマアッシングで積層体表面
のススが除去され、メタルパターン表面が露出される。
【００２０】図３（１）を参照すると、前記切断ステッ
プ以後の工程と同様な条件で前記積層体表面に切断ステ
ップで切断した内部に第２の信号配線パターン１１８を
有する基板が仮積層され、石英ガラス基板が剥離され
る。
プ以後の工程と同様な条件で前記積層体表面に切断ステ
ップで切断した内部に第２の信号配線パターン１１８を
有する基板が仮積層され、石英ガラス基板が剥離され
る。
【００２１】図３（２）を参照すると、同様に前記積層
体表面に内部に電源およびグランドパターンを有する基
板、内部にＬＳＩ搭載用パッドを有する基板の順番で仮
積層および基板剥離が繰り返され一つの積層体が得られ
る。
体表面に内部に電源およびグランドパターンを有する基
板、内部にＬＳＩ搭載用パッドを有する基板の順番で仮
積層および基板剥離が繰り返され一つの積層体が得られ
る。
【００２２】図３（３）を参照すると、このような工程
で形成された積層体がオートクレーブ装置を用いて真空
下で加圧、加熱され、仮止めされた各層間のポリイミド
系接着剤同士と電極同士との本接着が行われる。本接着
は、３５０℃、２０ｋｇ／ｃｍ2 の加圧下で約３０分保
持するようなプレスプロファイルを用いて行われる。こ
の時、ポリイミド系接着剤は流動性を示し、ポリイミド
系接着剤同士が一体化するため、層間で良好な密着力が
得られる。同時に、金と錫の多層メッキで形成されてい
るバンプがその共晶点である２８０℃で融解され、相手
方のメタル金属と接続され、プレス後で層間の良好な電
気的接続が得られることになる。仮止め用接着剤は、３
５０℃下で完全に熱分解され、層間の電気的接続を妨げ
ることはない。
で形成された積層体がオートクレーブ装置を用いて真空
下で加圧、加熱され、仮止めされた各層間のポリイミド
系接着剤同士と電極同士との本接着が行われる。本接着
は、３５０℃、２０ｋｇ／ｃｍ2 の加圧下で約３０分保
持するようなプレスプロファイルを用いて行われる。こ
の時、ポリイミド系接着剤は流動性を示し、ポリイミド
系接着剤同士が一体化するため、層間で良好な密着力が
得られる。同時に、金と錫の多層メッキで形成されてい
るバンプがその共晶点である２８０℃で融解され、相手
方のメタル金属と接続され、プレス後で層間の良好な電
気的接続が得られることになる。仮止め用接着剤は、３
５０℃下で完全に熱分解され、層間の電気的接続を妨げ
ることはない。
【００２３】図３（４）を参照すると、最後に、ベース
多層配線基板裏面の所定の位置に入出力信号ピンおよび
電源ピン１１が組み立てられる。
多層配線基板裏面の所定の位置に入出力信号ピンおよび
電源ピン１１が組み立てられる。
【００２４】次に本発明の第２の実施例について、図４
（１）から図６（３）を参照して詳細に説明する。
（１）から図６（３）を参照して詳細に説明する。
【００２５】図４（１）を参照すると、まずエキシマレ
ーザを透過する石英ガラス基板２０が準備される。この
第２の実施例では２１０ｍｍ×２１０ｍｍの大きさの基
板が用いられている。
ーザを透過する石英ガラス基板２０が準備される。この
第２の実施例では２１０ｍｍ×２１０ｍｍの大きさの基
板が用いられている。
【００２６】図４（２）を参照すると、前記石英ガラス
基板２０上にポリイミド前駆体が塗布され、プリキュ
ア、キュアが行われ、０．２μｍ厚のポリイミド樹脂層
２１が形成される（以下ポリイミド層形成ステップ）。
このポリイミド樹脂層２１は後工程の石英ガラス基板２
０の剥離時にエッチングされるため厚い膜厚は要求され
ない。
基板２０上にポリイミド前駆体が塗布され、プリキュ
ア、キュアが行われ、０．２μｍ厚のポリイミド樹脂層
２１が形成される（以下ポリイミド層形成ステップ）。
このポリイミド樹脂層２１は後工程の石英ガラス基板２
０の剥離時にエッチングされるため厚い膜厚は要求され
ない。
【００２７】図４（３）を参照すると、前記ポリイミド
樹脂２１上に１種類のメタルパターンが４層分形成され
る。この第２の実施例の場合、形成するメタルパターン
はまず第１の信号配線パターン２２である。メタルパタ
ーンはフォトレジストを使用したフォトリソグラフィー
でパターン化され、電解メッキにより金Ａｕ／ニッケル
Ｎｉ／金Ａｕの層構成で形成される。各層の膜厚は金Ａ
ｕ／ニッケルＮｉ／金Ａｕ＝４μｍ／２μｍ／４μｍで
ある。ニッケルＮｉは後工程で使用する半田金属に対す
るバリア層である。またこの時、後工程の仮止め積層時
の位置合わせに使用されるX ，Y ，θの位置決め用のア
ライメントマーク２３が各１層分のメタルパターン毎に
３個所同時に形成される。
樹脂２１上に１種類のメタルパターンが４層分形成され
る。この第２の実施例の場合、形成するメタルパターン
はまず第１の信号配線パターン２２である。メタルパタ
ーンはフォトレジストを使用したフォトリソグラフィー
でパターン化され、電解メッキにより金Ａｕ／ニッケル
Ｎｉ／金Ａｕの層構成で形成される。各層の膜厚は金Ａ
ｕ／ニッケルＮｉ／金Ａｕ＝４μｍ／２μｍ／４μｍで
ある。ニッケルＮｉは後工程で使用する半田金属に対す
るバリア層である。またこの時、後工程の仮止め積層時
の位置合わせに使用されるX ，Y ，θの位置決め用のア
ライメントマーク２３が各１層分のメタルパターン毎に
３個所同時に形成される。
【００２８】図４（４）を参照すると、前記メタルパタ
ーン上にポリイミド接着剤が塗布され、ベーキングおよ
びキュアが行われる。キュア後の膜厚は１０μｍであ
る。ポリイミド系樹脂は、高絶縁性と低誘電率とを有す
る良質の絶縁体であり多層配線基板の薄膜多層配線部の
絶縁材料としてよく用いられているものである。
ーン上にポリイミド接着剤が塗布され、ベーキングおよ
びキュアが行われる。キュア後の膜厚は１０μｍであ
る。ポリイミド系樹脂は、高絶縁性と低誘電率とを有す
る良質の絶縁体であり多層配線基板の薄膜多層配線部の
絶縁材料としてよく用いられているものである。
【００２９】図４（５）を参照すると、前記ポリイミド
系接着剤２４上にホトレジスト２５が塗布され、フォト
リソグラフィー技術を用いて所定の位置のパターンニン
グが行われる。この時レジストには、エキシマレーザに
対するレートの違いからポリイミド系接着剤の膜厚１０
μｍに対して２倍以上の膜厚が要求される。エキシマレ
ーザ２７はＫｒＦエキシマレーザを用い、発振数２００
Ｈｚ、０．８Ｊ／ｃｍ2 のエネルギー密度で１ケ所２０
０ショットの条件でスキャンする。エキシマレーザは、
紫外域で発振するにもかかわらず大出力レーザとして、
現在広い用途に使用されるようとしている。
系接着剤２４上にホトレジスト２５が塗布され、フォト
リソグラフィー技術を用いて所定の位置のパターンニン
グが行われる。この時レジストには、エキシマレーザに
対するレートの違いからポリイミド系接着剤の膜厚１０
μｍに対して２倍以上の膜厚が要求される。エキシマレ
ーザ２７はＫｒＦエキシマレーザを用い、発振数２００
Ｈｚ、０．８Ｊ／ｃｍ2 のエネルギー密度で１ケ所２０
０ショットの条件でスキャンする。エキシマレーザは、
紫外域で発振するにもかかわらず大出力レーザとして、
現在広い用途に使用されるようとしている。
【００３０】図５（１）を参照すると、エキシマレーザ
スキャン後メチルエチルケトンが剥離され、酸素プラズ
マアッシングでポリイミド系接着剤のビアホール底に残
っているススが除去される。こうしてポリイミド系接着
剤のビアホール２８が形成される。この第２の実施例の
ビアホール系は１５０μｍである。
スキャン後メチルエチルケトンが剥離され、酸素プラズ
マアッシングでポリイミド系接着剤のビアホール底に残
っているススが除去される。こうしてポリイミド系接着
剤のビアホール２８が形成される。この第２の実施例の
ビアホール系は１５０μｍである。
【００３１】図５（２）を参照すると、前記ポリイミド
系接着剤のビアホール底に露出したメタル部分に接続用
バンプ２９がメッキで形成される。バンプはホトレジス
トを使用したフォトリソグラフィーでパターン化され、
電解ニッケルメッキ電解金メッキ、電解錫メッキ、およ
び電解金メッキの多層メッキで形成される。ニッケルメ
ッキは金／錫ハンダ金属の金配線層への拡散防止層であ
る。各メッキ層はニッケル３μｍ、金８μｍ、錫１１μ
ｍ、および金８μｍであり、バンプ系は１００μｍであ
る。この時、金と錫の重量％は金：錫＝４：１で形成さ
れる。
系接着剤のビアホール底に露出したメタル部分に接続用
バンプ２９がメッキで形成される。バンプはホトレジス
トを使用したフォトリソグラフィーでパターン化され、
電解ニッケルメッキ電解金メッキ、電解錫メッキ、およ
び電解金メッキの多層メッキで形成される。ニッケルメ
ッキは金／錫ハンダ金属の金配線層への拡散防止層であ
る。各メッキ層はニッケル３μｍ、金８μｍ、錫１１μ
ｍ、および金８μｍであり、バンプ系は１００μｍであ
る。この時、金と錫の重量％は金：錫＝４：１で形成さ
れる。
【００３２】図５（３）を参照すると、上述の工程で形
成された基板が各１層分のパターン毎にダイシングソー
の刃、ブレード２１１を用いて切断される（以下切断ス
テップ）。この第２の実施例の場合、４層分のメタルパ
ターンから成り立っているため基板が４分割される。
成された基板が各１層分のパターン毎にダイシングソー
の刃、ブレード２１１を用いて切断される（以下切断ス
テップ）。この第２の実施例の場合、４層分のメタルパ
ターンから成り立っているため基板が４分割される。
【００３３】図５（４）を参照すると、内部に導体層を
含み、表面に電源供給層およびグランド配線層を有する
４枚の多層配線基板２１２上に前記切断ステップで切断
された内部に信号配線パターン１２２を有する基板がそ
れぞれ仮積層される。この時位置決めアライメントマー
ク２３を用いて位置合わせが行われ、全面スプレイタイ
プの仮止め用接着剤２１４が基板間が固定される。仮積
層は、常温で１ｋｇ／ｃｍ2 の加圧下で約２分を要す
る。こうして得られた積層体に石英ガラス基板越しにＫ
ｒＦエキシマレーザ２７を照射する。この時前記ポリイ
ミド層形成ステップで形成されたポリイミド層が石英ガ
ラス基板越しにエッチングされ、石英ガラス基板は積層
体から剥離される（以下仮積層、剥離ステップ）。Ｋｒ
Ｆエキシマレーザは、発振数２００Ｈｚ、０．８Ｊ／ｃ
ｍ2 のエネルギー密度で１ケ所２ショットの条件でスキ
ャンする。
含み、表面に電源供給層およびグランド配線層を有する
４枚の多層配線基板２１２上に前記切断ステップで切断
された内部に信号配線パターン１２２を有する基板がそ
れぞれ仮積層される。この時位置決めアライメントマー
ク２３を用いて位置合わせが行われ、全面スプレイタイ
プの仮止め用接着剤２１４が基板間が固定される。仮積
層は、常温で１ｋｇ／ｃｍ2 の加圧下で約２分を要す
る。こうして得られた積層体に石英ガラス基板越しにＫ
ｒＦエキシマレーザ２７を照射する。この時前記ポリイ
ミド層形成ステップで形成されたポリイミド層が石英ガ
ラス基板越しにエッチングされ、石英ガラス基板は積層
体から剥離される（以下仮積層、剥離ステップ）。Ｋｒ
Ｆエキシマレーザは、発振数２００Ｈｚ、０．８Ｊ／ｃ
ｍ2 のエネルギー密度で１ケ所２ショットの条件でスキ
ャンする。
【００３４】図５（５）を参照すると、石英ガラス基板
の剥離後、酸素プラズマアッシングで積層体表面のスス
が除去され、メタルパターン表面が露出される。
の剥離後、酸素プラズマアッシングで積層体表面のスス
が除去され、メタルパターン表面が露出される。
【００３５】図６（１）を参照すると第２の実施例の最
初の工程から切断ステップまでの工程で内部に第１の信
号配線パターン２２を有する基板が形成されると同時に
同様な方法で内部に第２の信号線パターン２１８、電源
およびグランドパターン２１５、およびＬＳＩ搭載用パ
ッド２１６を有する基板が作成される。そして前記仮積
層および剥離ステップと同様な方法で上記４枚の積層体
表面上に内部に信号配線パターン２を有する基板、、内
部に電源およびグランドパターンを有する基板、内部に
ＬＳＩ搭載用パッドを有する基板の順番で位置合わせ、
仮積層、および基板剥離が繰り返され４枚の積層体が得
られる。
初の工程から切断ステップまでの工程で内部に第１の信
号配線パターン２２を有する基板が形成されると同時に
同様な方法で内部に第２の信号線パターン２１８、電源
およびグランドパターン２１５、およびＬＳＩ搭載用パ
ッド２１６を有する基板が作成される。そして前記仮積
層および剥離ステップと同様な方法で上記４枚の積層体
表面上に内部に信号配線パターン２を有する基板、、内
部に電源およびグランドパターンを有する基板、内部に
ＬＳＩ搭載用パッドを有する基板の順番で位置合わせ、
仮積層、および基板剥離が繰り返され４枚の積層体が得
られる。
【００３６】図６（２）を参照すると、前記４枚の積層
体がオートクレーブ装置を用いて真空下で加圧、加熱さ
れ、仮止めされた各層間のポリイミド系接着剤同士およ
び電極同士の本接着を行われる。本接着は、３５０℃、
２０ｋｇ／ｃｍ2 の加圧下で約３０分保持するようなプ
レスプロファイルを用いて行われる。この時、ポリイミ
ド系接着剤は流動性を示し、ポリイミド系接着剤同士が
一体化するため、層間で良好な密着力が得られる。同時
に、金と錫の多層メッキで形成されているバンプがその
共晶点である２８０℃で融解し、相手方のメタル金属と
接続し、プレス後で層間の良好な電気的接続が得られ
る。仮止め用接着剤は、３５０℃下で完全に熱分解さ
れ、層間の電気的接続を妨げることはない。
体がオートクレーブ装置を用いて真空下で加圧、加熱さ
れ、仮止めされた各層間のポリイミド系接着剤同士およ
び電極同士の本接着を行われる。本接着は、３５０℃、
２０ｋｇ／ｃｍ2 の加圧下で約３０分保持するようなプ
レスプロファイルを用いて行われる。この時、ポリイミ
ド系接着剤は流動性を示し、ポリイミド系接着剤同士が
一体化するため、層間で良好な密着力が得られる。同時
に、金と錫の多層メッキで形成されているバンプがその
共晶点である２８０℃で融解し、相手方のメタル金属と
接続し、プレス後で層間の良好な電気的接続が得られ
る。仮止め用接着剤は、３５０℃下で完全に熱分解さ
れ、層間の電気的接続を妨げることはない。
【００３７】図６（３）を参照すると、最後に、ベース
多層配線基板裏面の所定の位置に入出力信号ピンおよび
電源ピン２１７が組み立てられ、４枚の多層配線基板が
得られる。
多層配線基板裏面の所定の位置に入出力信号ピンおよび
電源ピン２１７が組み立てられ、４枚の多層配線基板が
得られる。
【００３８】なお、本実施例では１枚の石英ガラス基板
上で同時に４種類のメタルパターンあるいは４層分のメ
タルパターンを作成する方法を採用しているが、要求さ
れる多層配線基板の大きさあるいは層数によって分割数
は変更可能である。また、石英ガラス基板上に作成する
メタル層の多層化も可能で、例えば電源およびグランド
パターンと信号パターンを積層した後に接続用バンプを
形成することも可能である。
上で同時に４種類のメタルパターンあるいは４層分のメ
タルパターンを作成する方法を採用しているが、要求さ
れる多層配線基板の大きさあるいは層数によって分割数
は変更可能である。また、石英ガラス基板上に作成する
メタル層の多層化も可能で、例えば電源およびグランド
パターンと信号パターンを積層した後に接続用バンプを
形成することも可能である。
【００３９】
【発明の効果】本発明の多層配線基板の製造方法は、同
時に４層以上のポリイミド配線層を１枚の基板上に作成
し、これを各層毎に切断し積層して１枚のポリイミド多
層配線基板、あるいは４枚以上の多層配線基板の第１層
を作成することにより、逐次積層を行う多層配線基板の
製造方法に対して大幅な工数削減が行える。また、多数
の補助基板を用いて各ポリイミド配線層を作成する製造
方法に対して、大幅な工数削減がはかれると同時に使用
材料が削減できるという効果がある。
時に４層以上のポリイミド配線層を１枚の基板上に作成
し、これを各層毎に切断し積層して１枚のポリイミド多
層配線基板、あるいは４枚以上の多層配線基板の第１層
を作成することにより、逐次積層を行う多層配線基板の
製造方法に対して大幅な工数削減が行える。また、多数
の補助基板を用いて各ポリイミド配線層を作成する製造
方法に対して、大幅な工数削減がはかれると同時に使用
材料が削減できるという効果がある。
【図１】（１）〜（５）は本発明の第１の実施例を示す
図
図
【図２】（１）〜（５）は本発明の第１の実施例を示す
図
図
【図３】（１）〜（３）は本発明の第１の実施例の示す
図
図
【図４】（１）〜（５）は本発明の第２の実施例を示す
図
図
【図５】（１）〜（５）は本発明の第２の実施例を示す
図
図
【図６】（１）〜（３）は本発明の第２の実施例を示す
図
図
１０ 石英ガラス基板 １１ ポリイミド樹脂 １２ ＬＳＩ搭載用パッド １３ 第１の信号配線パターン １４ 電源およびグランドパターン １５ アライメントマーク １６ ポリイミド系接着剤 １７ レジストマスク １８ レジストパターンニング部 １９ エキシマレーザ ２０ 石英ガラス基板 ２１ ポリイミド樹脂 ２２ 信号配線パターン ２３ アライメントマーク ２４ ポリイミド系接着剤 ２５ レジストマスク ２６ レジストパターンニング部 ２７ エキシマレーザ ２８ 接着剤のビアホール ２９ 層間接続用バンプ １１０ 接着剤のビアホール １１１ 層間接続用バンプ １１２ ブレード １１３ 切断後 １１４ 仮止め用接着剤 １１５ 内層入り多層配線基板 １１６ 電源およびグランド層 １１７ 入出力信号ピン １１８ 第２の信号配線パターン ２１０ ブレード ２１１ 切断後 ２１２ 内層入り多層配線基板 ２１３ 電源およびグランド層 ２１４ 仮止め用接着剤 ２１５ 電源およびグランドパターン ２１６ ＬＳＩ搭載用パッド ２１７ 入出力信号および電源ピン ２１８ 第２の信号配線パターン
Claims (2)
- 【請求項１】 一枚の多層配線基板に必要な各層のパタ
ーンを、少なくとも前記基板の４倍以上の面積を有する
大型基板上で作成する作成工程と、 この作成工程で作成された前記大型基板を各層のパター
ン毎に切断する切断工程と、 多層配線基板のベースとなる内部に導体層を有する基板
上に、前記切断工程で切断された基板で最下層のパター
ンが形成された基板を位置合わせし、仮止め積層し、そ
の後基板のみを剥離する積層剥離工程と、 この積層剥離工程で形成された積層基板上に下層のパタ
ーンが形成された基板から位置合わせ、仮止め積層、お
よび基板剥離を所定の層数になるまで繰り返す繰返工程
と、 この繰返工程で形成された積層基板を所定の圧力と温度
下でプレスし、各層間の電気的、機械的接続を得る工程
とを含むことを特徴とする多層配線基板の製造方法。 - 【請求項２】 複数の多層配線基板に必要な最下層の同
一層のパターンを、少なくとも前記基板の４倍以上の面
積を有する大型基板上で作成する作成工程と、 この作成工程で作成された前記大型基板を各パターン毎
に切断する切断工程と、 複数の多層配線基板のベースとなる内部に導体層を有す
る基板上に、前記切断工程で切断された基板で最下層の
パターンが形成された各基板を位置合わせを行い仮止め
積層し、その後基板のみを剥離する積層剥離工程と、 この積層剥離工程で形成された複数の積層基板上に上層
のパターンを形成した各基板の位置合わせ、仮止め積
層、および基板剥離を所定の層数に達するまで繰返し行
う繰返工程と、 この繰返工程で形成された積層基板を所定の圧力と温度
下でプレスし、各層間の電気的、機械的接続を得る工程
とを含むことを特徴とする多層配線基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33473493A JP2581431B2 (ja) | 1993-12-28 | 1993-12-28 | 多層配線基板の製造方法 |
| CA002138218A CA2138218C (en) | 1993-12-16 | 1994-12-15 | Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board |
| CA002245047A CA2245047A1 (en) | 1993-12-16 | 1994-12-15 | Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board |
| EP94119983A EP0658929A1 (en) | 1993-12-16 | 1994-12-16 | Process for delaminating organic resin from board and process for manufacturating organic resin multi-layer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33473493A JP2581431B2 (ja) | 1993-12-28 | 1993-12-28 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202424A true JPH07202424A (ja) | 1995-08-04 |
| JP2581431B2 JP2581431B2 (ja) | 1997-02-12 |
Family
ID=18280623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33473493A Expired - Lifetime JP2581431B2 (ja) | 1993-12-16 | 1993-12-28 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581431B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125930A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 剥離方法 |
| JPH10125931A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 薄膜素子の転写方法，薄膜素子，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置 |
| JP2002031818A (ja) * | 2000-07-17 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2002190674A (ja) * | 2000-12-21 | 2002-07-05 | Sony Chem Corp | 多層フレキシブル配線板の製造方法 |
| JP2006005043A (ja) * | 2004-06-16 | 2006-01-05 | Fujitsu Ltd | 多層回路基板及び実装方法 |
| US7288724B2 (en) | 2002-04-02 | 2007-10-30 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| JP2008166757A (ja) * | 2006-12-29 | 2008-07-17 | Samsung Electro-Mechanics Co Ltd | 薄膜キャパシタ内蔵型配線基板の製造方法 |
| CN102763494A (zh) * | 2009-12-18 | 2012-10-31 | 施韦策电子公司 | 导体结构元件及其制造方法 |
-
1993
- 1993-12-28 JP JP33473493A patent/JP2581431B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125931A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 薄膜素子の転写方法，薄膜素子，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置 |
| JPH10125930A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 剥離方法 |
| JP2002031818A (ja) * | 2000-07-17 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2002190674A (ja) * | 2000-12-21 | 2002-07-05 | Sony Chem Corp | 多層フレキシブル配線板の製造方法 |
| US7421777B2 (en) | 2002-04-02 | 2008-09-09 | Sony Corporation | Method of manufacturing multilayer wiring substrate using temporary metal support layer |
| US7288724B2 (en) | 2002-04-02 | 2007-10-30 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| US7420127B2 (en) | 2002-04-02 | 2008-09-02 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| JP2006005043A (ja) * | 2004-06-16 | 2006-01-05 | Fujitsu Ltd | 多層回路基板及び実装方法 |
| JP2008166757A (ja) * | 2006-12-29 | 2008-07-17 | Samsung Electro-Mechanics Co Ltd | 薄膜キャパシタ内蔵型配線基板の製造方法 |
| CN102763494A (zh) * | 2009-12-18 | 2012-10-31 | 施韦策电子公司 | 导体结构元件及其制造方法 |
| JP2013514637A (ja) * | 2009-12-18 | 2013-04-25 | シュバイツァー エレクトロニク アーゲー | 導体構造要素及び導体構造要素を製造するための方法 |
| JP2016048795A (ja) * | 2009-12-18 | 2016-04-07 | シュバイツァー エレクトロニク アーゲー | 導体構造要素及び導体構造要素を製造するための方法 |
| US9456500B2 (en) | 2009-12-18 | 2016-09-27 | Schweizer Electronic Ag | Conductor structure element and method for producing a conductor structure element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2581431B2 (ja) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587884B2 (ja) | 多層回路基板の製造方法 | |
| US5590461A (en) | Method of making multi-layer wiring board | |
| US5322593A (en) | Method for manufacturing polyimide multilayer wiring substrate | |
| KR101160498B1 (ko) | 프린트 배선판 및 그 제조 방법 | |
| US6803324B2 (en) | Semiconductor device and its manufacturing method | |
| KR20010039553A (ko) | 반도체 장치 및 기판의 제조 방법 | |
| KR19980701917A (ko) | 전자 소자 패키지용 다층 구조의 적층 기판의 제조 방법 | |
| JP2581431B2 (ja) | 多層配線基板の製造方法 | |
| JP2817530B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JP3016292B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2748890B2 (ja) | 有機樹脂多層配線基板およびその製造方法 | |
| JPH01282892A (ja) | 多層印刷配線板の製造方法 | |
| JP2921223B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH118471A (ja) | 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法 | |
| JP2616588B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2850518B2 (ja) | 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法 | |
| JP4449228B2 (ja) | 検査治具の製造方法 | |
| JP2638518B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JP2697661B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JP2776096B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH0964536A (ja) | 薄膜配線基板およびその作製方法 | |
| JP4186236B2 (ja) | ポリイミド多層配線フィルムの製造方法及び多層配線基板の製造方法 | |
| JP2004214273A (ja) | 片面積層配線基板の製造方法 | |
| JPH04312999A (ja) | ポリイミド多層配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961001 |