JPH07209387A - 半導体集積回路の故障解析装置および方法 - Google Patents
半導体集積回路の故障解析装置および方法Info
- Publication number
- JPH07209387A JPH07209387A JP6000672A JP67294A JPH07209387A JP H07209387 A JPH07209387 A JP H07209387A JP 6000672 A JP6000672 A JP 6000672A JP 67294 A JP67294 A JP 67294A JP H07209387 A JPH07209387 A JP H07209387A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- potential distribution
- integrated circuit
- distribution image
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title abstract description 25
- 238000009826 distribution Methods 0.000 claims abstract description 90
- 238000012360 testing method Methods 0.000 claims abstract description 46
- 238000004458 analytical method Methods 0.000 claims abstract description 42
- 238000010894 electron beam technology Methods 0.000 claims abstract description 18
- 230000002950 deficient Effects 0.000 claims description 111
- 238000009434 installation Methods 0.000 claims description 7
- 238000006073 displacement reaction Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000003086 colorant Substances 0.000 claims description 3
- 239000013598 vector Substances 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 5
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 4
- 101150091805 DUT1 gene Proteins 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241001648319 Toronia toru Species 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31912—Tester/user interface
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路の電位故障像を実時間で得る
ことにより故障解析時間を短縮する。 【構成】 良品あるいは良品条件の電位像と、不良品あ
るいは不良条件の電位像とを、時間的に交互に出しぱな
しにしておく。こうすることによりＬＳＩの全面どの場
所もリアルタイムに画像を得ることができる。いわば両
方の像が時間をずらして重ね描きされた様になり、良品
像，不良品像において違いのない場所と違いのある場所
では異なって見えることになり、この異なった場所をリ
アルタイムに追跡することができる。
ことにより故障解析時間を短縮する。 【構成】 良品あるいは良品条件の電位像と、不良品あ
るいは不良条件の電位像とを、時間的に交互に出しぱな
しにしておく。こうすることによりＬＳＩの全面どの場
所もリアルタイムに画像を得ることができる。いわば両
方の像が時間をずらして重ね描きされた様になり、良品
像，不良品像において違いのない場所と違いのある場所
では異なって見えることになり、この異なった場所をリ
アルタイムに追跡することができる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路、特に論理集
積回路の故障解析の装置および方法に関し、設計者でな
くても、きわめて短時間に故障の箇所を特定化できる故
障解析に関する。
積回路の故障解析の装置および方法に関し、設計者でな
くても、きわめて短時間に故障の箇所を特定化できる故
障解析に関する。
【０００２】
【従来の技術】集積回路（以下ＬＳＩ）の集積度は年々
上がっており、今や数十万ゲートの論理集積回路が登場
するに至っている。この様な数百万個のトランジスタが
存在するＬＳＩの故障解析は、設計者自身が行ったとし
てもきわめて長時間を要する。
上がっており、今や数十万ゲートの論理集積回路が登場
するに至っている。この様な数百万個のトランジスタが
存在するＬＳＩの故障解析は、設計者自身が行ったとし
てもきわめて長時間を要する。
【０００３】従来、テスト回路をＬＳＩ上に内蔵するな
どの方法がとられてきたが、種々の欠点をもっており、
一般には用いられていない。
どの方法がとられてきたが、種々の欠点をもっており、
一般には用いられていない。
【０００４】一方、１９８４年Ｔ．メイによりＤＦＩ
（ダイナミック・フォールト・イメージング）という手
法が発表された。以下この手法について簡単にのべる。
ＬＳＩテスタで駆動しているＬＳＩチップに電子ビーム
（以下ＥＢ）を照射すると、２次電子が表面から出てく
る。配線が高電位になっている場合は、飛び出した電子
の大部分が引き戻される為に電子検出器に到達する電子
が少ない。他方、低電位の場合は多くの電子が検出され
る。この為、配線の電位によりコントラスト像が得られ
る。
（ダイナミック・フォールト・イメージング）という手
法が発表された。以下この手法について簡単にのべる。
ＬＳＩテスタで駆動しているＬＳＩチップに電子ビーム
（以下ＥＢ）を照射すると、２次電子が表面から出てく
る。配線が高電位になっている場合は、飛び出した電子
の大部分が引き戻される為に電子検出器に到達する電子
が少ない。他方、低電位の場合は多くの電子が検出され
る。この為、配線の電位によりコントラスト像が得られ
る。
【０００５】この原理を応用した電子ビームテスタ（以
下ＥＢテスタ）では、図７に示す方法で不良箇所を見つ
ける。図７において、縦軸はＬＳＩチップの位置を表わ
しており、上部がボンディングパッドの位置を、また下
方に行くに従いチップの中心に近くなる。横軸は時間軸
であり、ＬＳＩのテストパターン（テストベクトルまた
はテストベクター）を次々入力端子から入力する為、テ
ストパターン番号順と考えてよい。
下ＥＢテスタ）では、図７に示す方法で不良箇所を見つ
ける。図７において、縦軸はＬＳＩチップの位置を表わ
しており、上部がボンディングパッドの位置を、また下
方に行くに従いチップの中心に近くなる。横軸は時間軸
であり、ＬＳＩのテストパターン（テストベクトルまた
はテストベクター）を次々入力端子から入力する為、テ
ストパターン番号順と考えてよい。
【０００６】ＥＢテスタでは、まず良品の各テストパタ
ーンにおける電位コントラスト像をダイナミック的にと
り込む。次に不良品の電位コントラスト像をとり込み、
この差分をとることにより故障像が得られる。ＥＢテス
タがＬＳＩ不良と判定するのは、出力のボンディングパ
ッドに出てくる“１”，“０”情報が期待値と異なる場
合である。テストパターン番号を若い番号の方に戻しな
がら故障像をさかのぼることにより、故障箇所の論理的
発生場所を発見することができる。この場所を物理的に
解析することにより故障条件を見つけることができる。
ーンにおける電位コントラスト像をダイナミック的にと
り込む。次に不良品の電位コントラスト像をとり込み、
この差分をとることにより故障像が得られる。ＥＢテス
タがＬＳＩ不良と判定するのは、出力のボンディングパ
ッドに出てくる“１”，“０”情報が期待値と異なる場
合である。テストパターン番号を若い番号の方に戻しな
がら故障像をさかのぼることにより、故障箇所の論理的
発生場所を発見することができる。この場所を物理的に
解析することにより故障条件を見つけることができる。
【０００７】
【発明が解決しようとする課題】短時間に画像を取得す
るために、ＣＧＦＩ法（高速電位分布取得法）と呼ぶ手
法が提案されて実用化されている。図１にロジックＬＳ
Ｉに入力するテストベクトルを示す。ｎ番目（図では４
番目）のテストベクトルの位置のＬＳＩ内部の電位の状
態を見る場合、ｎ番目のテストベクトルのみ他のテスト
ベクトルより長く延ばし、この間にセンサーに取り込ま
れた２次電子を利用する。この際、１次電子はＬＳＩ表
面を照射したままにしておく。この方法によりｎ番目の
テストベクトルの長さによっては、１秒間という短い時
間に１画面の像の取得が可能になる。
るために、ＣＧＦＩ法（高速電位分布取得法）と呼ぶ手
法が提案されて実用化されている。図１にロジックＬＳ
Ｉに入力するテストベクトルを示す。ｎ番目（図では４
番目）のテストベクトルの位置のＬＳＩ内部の電位の状
態を見る場合、ｎ番目のテストベクトルのみ他のテスト
ベクトルより長く延ばし、この間にセンサーに取り込ま
れた２次電子を利用する。この際、１次電子はＬＳＩ表
面を照射したままにしておく。この方法によりｎ番目の
テストベクトルの長さによっては、１秒間という短い時
間に１画面の像の取得が可能になる。
【０００８】従来は、この様にして得た画像を良品，不
良品に対しとり、この差像を使ってテストベクトルを時
間的にさかのぼりながら、場所的に故障発生箇所に近づ
けてゆく方法をとっている。しかしながら、この方法で
は１画面毎に像を一時的にＥＢテスタのメモリに貯えな
がら進めていく為、例えばテストベクトルのさかのぼる
パターン数が多く、かつ故障発生の箇所がＬＳＩチップ
周辺からはなれている所にある場合、きわめて多くの画
面を得る必要があり、故障箇所を絞り込むのに数時間か
ら１０時間以上も要する製品も多い。
良品に対しとり、この差像を使ってテストベクトルを時
間的にさかのぼりながら、場所的に故障発生箇所に近づ
けてゆく方法をとっている。しかしながら、この方法で
は１画面毎に像を一時的にＥＢテスタのメモリに貯えな
がら進めていく為、例えばテストベクトルのさかのぼる
パターン数が多く、かつ故障発生の箇所がＬＳＩチップ
周辺からはなれている所にある場合、きわめて多くの画
面を得る必要があり、故障箇所を絞り込むのに数時間か
ら１０時間以上も要する製品も多い。
【０００９】取得する画面の数を減らす為には、設計デ
ータであるレイアウトや回路図あるいは内部ノードのテ
ストベクトルを用意し、ある画面から次に取得する場所
の画面および次のテストベクトルを考えながら作業を進
めねばならない。
ータであるレイアウトや回路図あるいは内部ノードのテ
ストベクトルを用意し、ある画面から次に取得する場所
の画面および次のテストベクトルを考えながら作業を進
めねばならない。
【００１０】システムオンＳｉの方向に従って特にロジ
ックＬＳＩの開発品種数は増加の一途であるが、設計者
の数は増やすのが容易ではない。市場あるいは量産中に
故障が発見され、ＥＢテスタを用いて故障箇所を絞り込
む場合も、設計者の不足、そして上記した様に時間がか
かる為に充分な故障解析ができていないのが実情であ
る。
ックＬＳＩの開発品種数は増加の一途であるが、設計者
の数は増やすのが容易ではない。市場あるいは量産中に
故障が発見され、ＥＢテスタを用いて故障箇所を絞り込
む場合も、設計者の不足、そして上記した様に時間がか
かる為に充分な故障解析ができていないのが実情であ
る。
【００１１】本発明の目的は、このような従来の欠点を
解決した半導体集積回路の故障解析装置および方法を提
供することにある。
解決した半導体集積回路の故障解析装置および方法を提
供することにある。
【００１２】
【課題を解決するための手段】従来の欠点は、前述した
ように電位像を一画面毎に記憶し、これらの画像を処理
することから生じている。そこで本発明では、良品ある
いは良品条件の電位分布像と、不良品あるいは不良条件
の電位分布像とを、時間的に交互に常時出力する。こう
することにより、ＬＳＩの全面どの場所もリアルタイム
に画像を得ることができる。いわば両方の電位分布像が
時間をずらして重ね描きされた様になり、良品像，不良
品像において違いのない場所と違いのある場所では、画
像が異なって見えることになり、この異なった場所をリ
アルタイムに追跡することができる。この方式を用いる
ことにより、設計者でなくても極めて短時間に故障箇所
に行き着くことができる。
ように電位像を一画面毎に記憶し、これらの画像を処理
することから生じている。そこで本発明では、良品ある
いは良品条件の電位分布像と、不良品あるいは不良条件
の電位分布像とを、時間的に交互に常時出力する。こう
することにより、ＬＳＩの全面どの場所もリアルタイム
に画像を得ることができる。いわば両方の電位分布像が
時間をずらして重ね描きされた様になり、良品像，不良
品像において違いのない場所と違いのある場所では、画
像が異なって見えることになり、この異なった場所をリ
アルタイムに追跡することができる。この方式を用いる
ことにより、設計者でなくても極めて短時間に故障箇所
に行き着くことができる。
【００１３】本発明は、電子ビームを半導体集積回路に
照射して得られる２次電子を検出した量から形成した電
位分布像を用い、半導体集積回路の故障回路部分を特定
する半導体集積回路の故障解析装置において、繰り返し
て半導体集積回路に入力する一連のテストパターンの中
から電位分布像を取得するために指定したテストパター
ンを半導体集積回路に入力している時間を他のテストパ
ターン入力時間よりも長くして電位分布像を取得する手
段と、半導体集積回路に対して良品条件と不良品条件の
設定を交互に行う手段と、を備えることを特徴とする。
照射して得られる２次電子を検出した量から形成した電
位分布像を用い、半導体集積回路の故障回路部分を特定
する半導体集積回路の故障解析装置において、繰り返し
て半導体集積回路に入力する一連のテストパターンの中
から電位分布像を取得するために指定したテストパター
ンを半導体集積回路に入力している時間を他のテストパ
ターン入力時間よりも長くして電位分布像を取得する手
段と、半導体集積回路に対して良品条件と不良品条件の
設定を交互に行う手段と、を備えることを特徴とする。
【００１４】本発明の半導体集積回路の故障解析装置で
は、電子ビームの照射を連続的に行うのが好適である。
は、電子ビームの照射を連続的に行うのが好適である。
【００１５】さらに本発明の半導体集積回路の故障解析
装置は、良品状態における電位分布像と不良品状態にお
ける電位分布像を交互に実時間で表示する手段をさらに
備えることができる。
装置は、良品状態における電位分布像と不良品状態にお
ける電位分布像を交互に実時間で表示する手段をさらに
備えることができる。
【００１６】また本発明の半導体集積回路の故障解析装
置は、良品状態における電位分布像と不良品状態におけ
る電位分布像の明度差を実時間で演算して得られる電位
分布差像を実時間で表示する手段をさらに備えることが
できる。
置は、良品状態における電位分布像と不良品状態におけ
る電位分布像の明度差を実時間で演算して得られる電位
分布差像を実時間で表示する手段をさらに備えることが
できる。
【００１７】また本発明の半導体集積回路の故障解析装
置は、良品状態あるいは不良品状態において半導体集積
回路に与えるそれぞれの電源電圧あるいは信号入力電圧
の値を用いて良品状態で得られる電位分布像および不良
品状態で得られる電位分布像の明度を規格化する手段を
さらに備えることができる。
置は、良品状態あるいは不良品状態において半導体集積
回路に与えるそれぞれの電源電圧あるいは信号入力電圧
の値を用いて良品状態で得られる電位分布像および不良
品状態で得られる電位分布像の明度を規格化する手段を
さらに備えることができる。
【００１８】本発明は、電子ビームを半導体集積回路に
照射して得られる２次電子を検出した量から形成した電
位分布像を用い、半導体集積回路の故障回路部分を特定
する半導体集積回路の故障解析方法において、繰り返し
て半導体集積回路に入力する一連のテストパターンの中
から電位分布像を取得するために指定したテストパター
ンを半導体集積回路に入力している時間を他のテストパ
ターン入力時間よりも長くして電位分布像を取得し、良
品と不良品の半導体集積回路に同時あるいは交互に前記
一連のテストパターンを与えることを特徴とする。
照射して得られる２次電子を検出した量から形成した電
位分布像を用い、半導体集積回路の故障回路部分を特定
する半導体集積回路の故障解析方法において、繰り返し
て半導体集積回路に入力する一連のテストパターンの中
から電位分布像を取得するために指定したテストパター
ンを半導体集積回路に入力している時間を他のテストパ
ターン入力時間よりも長くして電位分布像を取得し、良
品と不良品の半導体集積回路に同時あるいは交互に前記
一連のテストパターンを与えることを特徴とする。
【００１９】本発明の半導体集積回路の故障解析方法で
は、電子ビームの照射を連続的に行うのが好適である。
は、電子ビームの照射を連続的に行うのが好適である。
【００２０】本発明の半導体集積回路の故障解析方法に
よれば、良品および不良品の半導体集積回路を用いて得
られる良品の電位分布像および不良品の電位分布像を、
同時あるいは交互に同一箇所あるいは別箇所に実時間で
表示することができる。
よれば、良品および不良品の半導体集積回路を用いて得
られる良品の電位分布像および不良品の電位分布像を、
同時あるいは交互に同一箇所あるいは別箇所に実時間で
表示することができる。
【００２１】また本発明の半導体集積回路の故障解析方
法によれば、良品及び不良品の半導体集積回路を用いて
得られる良品の電位分布像および不良品の電位分布像の
明度差を演算して得られる電位分布差像を実時間で表示
することができる。
法によれば、良品及び不良品の半導体集積回路を用いて
得られる良品の電位分布像および不良品の電位分布像の
明度差を演算して得られる電位分布差像を実時間で表示
することができる。
【００２２】さらに本発明の半導体集積回路の故障解析
方法によれば、良品および不良品の半導体集積回路それ
ぞれの設置位置を記憶及び学習することができる。
方法によれば、良品および不良品の半導体集積回路それ
ぞれの設置位置を記憶及び学習することができる。
【００２３】また本発明の半導体集積回路の故障解析方
法によれば、良品および不良品の半導体集積回路を１つ
のチャンバー内に設置し、この二つの半導体集積回路を
同時にほぼ０．５ヘルツから１００ヘルツで周期的に移
動させることができる。
法によれば、良品および不良品の半導体集積回路を１つ
のチャンバー内に設置し、この二つの半導体集積回路を
同時にほぼ０．５ヘルツから１００ヘルツで周期的に移
動させることができる。
【００２４】また本発明の半導体集積回路の故障解析方
法によれば、良品と不良品の電位分布像にそれぞれ別の
色付けをすることができる。
法によれば、良品と不良品の電位分布像にそれぞれ別の
色付けをすることができる。
【００２５】また本発明の半導体集積回路の故障解析方
法によれば、良品と不良品の電位分布像を同一箇所に表
示させようとする場合に、良品と不良品の対応する電位
分布像のずれを自動的に検値し、この値を良品あるいは
不良品の設置位置移動量に帰還させ前記電位分布像のず
れを極小化することができる。
法によれば、良品と不良品の電位分布像を同一箇所に表
示させようとする場合に、良品と不良品の対応する電位
分布像のずれを自動的に検値し、この値を良品あるいは
不良品の設置位置移動量に帰還させ前記電位分布像のず
れを極小化することができる。
【００２６】また本発明の半導体集積回路の故障解析方
法によれば、良品と不良品の電位分布像を同一箇所に表
示させようとする場合に、良品と不良品の対応する電位
分布像のずれを観察者が検値し、観察者が良品あるいは
不良品の設置位置を手動で移動させることによって前記
電位分布像のずれを極小化することができる。
法によれば、良品と不良品の電位分布像を同一箇所に表
示させようとする場合に、良品と不良品の対応する電位
分布像のずれを観察者が検値し、観察者が良品あるいは
不良品の設置位置を手動で移動させることによって前記
電位分布像のずれを極小化することができる。
【００２７】また本発明の半導体集積回路の故障解析方
法によれば、電位分布像を表示する場合に、電位分布像
の任意の点を中心として表示面内で任意の角度回転する
ことができる。
法によれば、電位分布像を表示する場合に、電位分布像
の任意の点を中心として表示面内で任意の角度回転する
ことができる。
【００２８】
【実施例】次に本発明の実施例を説明する。
【００２９】（実施例１）図１は本発明の第１の実施例
を説明する為の図である。ここでは電源設計余裕度のな
いＬＳＩ（たとえばＶCC＝５Ｖで良品であるが、ＶCC＝
５．５Ｖで不良になる）の場合を例に説明する。
を説明する為の図である。ここでは電源設計余裕度のな
いＬＳＩ（たとえばＶCC＝５Ｖで良品であるが、ＶCC＝
５．５Ｖで不良になる）の場合を例に説明する。
【００３０】図１の左側の図は、良品状態設定にテスト
条件を設定した場合、右側の図は、不良品状態設定にテ
スト条件を設定した場合であり、上から順に、テストベ
クター（簡単の為、４番目のテストベクトルで不良像が
見られるとする）、ＬＳＩを動作させる為のクロック、
ＥＢテスタのビーム源の、像信号取り込み用ゲート信
号、ＬＳＩチップ（ＤＵＴ）のＣＧＦＩ電位分布像であ
る。なお、左側のＣＧＦＩ電位分布像は、良品状態での
分布像であり、良品像と呼ぶ。また、右側のＣＧＦＩ電
位分布像は、不良品状態での分布像であり、不良品像と
呼ぶ。
条件を設定した場合、右側の図は、不良品状態設定にテ
スト条件を設定した場合であり、上から順に、テストベ
クター（簡単の為、４番目のテストベクトルで不良像が
見られるとする）、ＬＳＩを動作させる為のクロック、
ＥＢテスタのビーム源の、像信号取り込み用ゲート信
号、ＬＳＩチップ（ＤＵＴ）のＣＧＦＩ電位分布像であ
る。なお、左側のＣＧＦＩ電位分布像は、良品状態での
分布像であり、良品像と呼ぶ。また、右側のＣＧＦＩ電
位分布像は、不良品状態での分布像であり、不良品像と
呼ぶ。
【００３１】特願平３−２０７７０１号明細書（特開平
５−４５４２３号公報），特願平５−１７３５１６号明
細書に述べられている様に、着目しているテストパター
ンのみ長くすることにより、電位分布像を一画面取得す
る時間を短くすることができる。
５−４５４２３号公報），特願平５−１７３５１６号明
細書に述べられている様に、着目しているテストパター
ンのみ長くすることにより、電位分布像を一画面取得す
る時間を短くすることができる。
【００３２】本実施例では良品の条件（たとえばＶCC＝
５Ｖ）と不良品の条件（たとえばＶCC＝５．５Ｖ）で、
電位分布像を交互にＣＲＴ上に実時間で表示すると（こ
れを動的電位和像と呼ぶ）、図２（ａ）の様に違いがあ
る配線２のみ白黒が交互に表示される。
５Ｖ）と不良品の条件（たとえばＶCC＝５．５Ｖ）で、
電位分布像を交互にＣＲＴ上に実時間で表示すると（こ
れを動的電位和像と呼ぶ）、図２（ａ）の様に違いがあ
る配線２のみ白黒が交互に表示される。
【００３３】ＥＢテスタではＥＢをランダムにスキャン
しており、時間を適当に選ぶことに縞模様が動いている
様な動画像を観測することができる。違いがない配線
４，６は、良品条件、不良品条件で白または黒で表示さ
れたあたかも静止している様に見える。この例では、良
品の電位分布像を白、不良品の電位分布像を黒に色付け
したが、他の色であってもよい。
しており、時間を適当に選ぶことに縞模様が動いている
様な動画像を観測することができる。違いがない配線
４，６は、良品条件、不良品条件で白または黒で表示さ
れたあたかも静止している様に見える。この例では、良
品の電位分布像を白、不良品の電位分布像を黒に色付け
したが、他の色であってもよい。
【００３４】本実施例では、違いのある配線のみ白黒が
交互に表示され、動いて見える。かつテストパターンは
動きぱなしになっている為、リアルタイムにどの場所で
もこの動画が表示されている。
交互に表示され、動いて見える。かつテストパターンは
動きぱなしになっている為、リアルタイムにどの場所で
もこの動画が表示されている。
【００３５】従って画面をすこしずつずらすことによ
り、良品像と不良品像の違いを追跡することができる。
動画が見えなくなった場所で、テストパターンを前のパ
ターンに設定（例えば３番目のテストパターン）し、こ
れを長くすることにより３番目の良品像，不良品像が交
互に現れることになる。動画が現れれれば、また場所的
に追跡してゆけばよい。これらの一連の作業を全く動画
が見えなくなるテストパターンまで進め、最終的な故障
箇所に到達することができる。
り、良品像と不良品像の違いを追跡することができる。
動画が見えなくなった場所で、テストパターンを前のパ
ターンに設定（例えば３番目のテストパターン）し、こ
れを長くすることにより３番目の良品像，不良品像が交
互に現れることになる。動画が現れれれば、また場所的
に追跡してゆけばよい。これらの一連の作業を全く動画
が見えなくなるテストパターンまで進め、最終的な故障
箇所に到達することができる。
【００３６】なお、良品と不良品の電位分布像を同一箇
所に表示させようとする場合に、良品と不良品の対応す
る電位分布像のずれを自動的に検値し、この値を良品あ
るいは不良品の設置位置移動量に帰還させ電位分布像の
ずれを極小化する。あるいは、良品と不良品の対応する
電位分布像のずれを観察者が検値し、観察者が良品ある
いは不良品の設置位置を手動で移動させることによって
電位分布像のずれを極小化する。
所に表示させようとする場合に、良品と不良品の対応す
る電位分布像のずれを自動的に検値し、この値を良品あ
るいは不良品の設置位置移動量に帰還させ電位分布像の
ずれを極小化する。あるいは、良品と不良品の対応する
電位分布像のずれを観察者が検値し、観察者が良品ある
いは不良品の設置位置を手動で移動させることによって
電位分布像のずれを極小化する。
【００３７】また、電位分布像を表示する場合に、電位
分布像の任意の点を中心として表示面内で任意の角度回
転することができる。
分布像の任意の点を中心として表示面内で任意の角度回
転することができる。
【００３８】図２（ｂ）は良品像と不良品像の明度差を
リアルタイムで演算し、表示する場合である。故障箇所
（配線２）のみが電位コントラストを表す。この方式
は、ＥＢテスタによる電位分布像を用いる差像（これを
動的電位演算差像と呼ぶ）を用いている。リアルタイム
に演算が行われる為、前述した画像の追跡は容易にな
る。
リアルタイムで演算し、表示する場合である。故障箇所
（配線２）のみが電位コントラストを表す。この方式
は、ＥＢテスタによる電位分布像を用いる差像（これを
動的電位演算差像と呼ぶ）を用いている。リアルタイム
に演算が行われる為、前述した画像の追跡は容易にな
る。
【００３９】ＬＳＩ表面に電子を照射しているとき、配
線電位が変化しない場合あるいは変化しない割合が大き
い場合は、ＬＳＩ絶縁膜表面に電荷がチャージアップし
電位分布像が見えなくなる。文献『荷電子ビーム工業へ
の応用第１３２委員会、第１２５回研究会資料「高速電
位分布取得法（ＣＧＦＩ法）におけるチャージアップの
影響の低減」Ｐ１３１〜１３６，１９９３年１２月』に
見られる様に、デューティ比（図６に示す定義を使用）
がほぼ０．５以上だとチャージアップし、良品，不良品
に違いがない場合は配線が見えなくなる。それに対し違
いがある配線２はチャージアップせず、図２（ｃ）に示
すように縞模様の動画（これを動的電位縞差像と呼ぶ）
を得ることができる。すなわち、ＣＧＦＩ法におけるデ
ューティ比をほぼ０．５以上に設定した上で良品像と不
良品像を引続き交互に実時間で表示すると、動的電位縞
差像が得られる。
線電位が変化しない場合あるいは変化しない割合が大き
い場合は、ＬＳＩ絶縁膜表面に電荷がチャージアップし
電位分布像が見えなくなる。文献『荷電子ビーム工業へ
の応用第１３２委員会、第１２５回研究会資料「高速電
位分布取得法（ＣＧＦＩ法）におけるチャージアップの
影響の低減」Ｐ１３１〜１３６，１９９３年１２月』に
見られる様に、デューティ比（図６に示す定義を使用）
がほぼ０．５以上だとチャージアップし、良品，不良品
に違いがない場合は配線が見えなくなる。それに対し違
いがある配線２はチャージアップせず、図２（ｃ）に示
すように縞模様の動画（これを動的電位縞差像と呼ぶ）
を得ることができる。すなわち、ＣＧＦＩ法におけるデ
ューティ比をほぼ０．５以上に設定した上で良品像と不
良品像を引続き交互に実時間で表示すると、動的電位縞
差像が得られる。
【００４０】なお図６において、デューティ比は、 Ｈｏｌｄ／（Ｒｕｎｎｉｎｇ＋Ｈｏｌｄ） で定義される。
【００４１】一方、ＣＧＦＩ法におけるデューティ比を
ほぼ０．５以上に設定し、良品状態あるいは不良品状態
のどちらか一方の状態でのみ信号取り込みゲートを設定
した上で、良品像と不良品像を引き続き交互に実時間で
表示すると、図２（ｄ）の様に黒かまたは白の像（これ
を動的電位差像と呼ぶ）が得られる。
ほぼ０．５以上に設定し、良品状態あるいは不良品状態
のどちらか一方の状態でのみ信号取り込みゲートを設定
した上で、良品像と不良品像を引き続き交互に実時間で
表示すると、図２（ｄ）の様に黒かまたは白の像（これ
を動的電位差像と呼ぶ）が得られる。
【００４２】図２（ｂ）〜（ｄ）の例は、すべて違いが
ある所のみハイライトされる為、追跡はよりやり易くな
る。
ある所のみハイライトされる為、追跡はよりやり易くな
る。
【００４３】以上の説明で明白な様に、故障解析に必要
なものはＣＧＦＩ法の導入されたＥＢテスタとテストパ
ターンのみであり、一切の設計データも必要としない。
また動画を追跡すれば良いので設計者でなくても故障発
生箇所に行き着くことができる。３．５Ｊパターンで不
良が発生したロジックＬＳＩにおいて、本発明の故障解
析装置および方法を用いて解析した結果、チップのかな
り奥の方に故障箇所が発見された場合でも５分程度しか
かからず、従来の様に画像を記憶，処理しながら一画面
毎に進む方式に比べ１／１０の時間で処理できることが
分かった。
なものはＣＧＦＩ法の導入されたＥＢテスタとテストパ
ターンのみであり、一切の設計データも必要としない。
また動画を追跡すれば良いので設計者でなくても故障発
生箇所に行き着くことができる。３．５Ｊパターンで不
良が発生したロジックＬＳＩにおいて、本発明の故障解
析装置および方法を用いて解析した結果、チップのかな
り奥の方に故障箇所が発見された場合でも５分程度しか
かからず、従来の様に画像を記憶，処理しながら一画面
毎に進む方式に比べ１／１０の時間で処理できることが
分かった。
【００４４】（実施例２）図３は、第２の実施例を示す
電子ビームテスタの図である。第１の実施例では、設計
余裕度のないサンプルについて示したが、本実施例は完
全不良品の故障箇所特定化をリアルタイム像を用いて行
う場合である。
電子ビームテスタの図である。第１の実施例では、設計
余裕度のないサンプルについて示したが、本実施例は完
全不良品の故障箇所特定化をリアルタイム像を用いて行
う場合である。
【００４５】ＥＰテスタ１２のボード１３上に良品であ
るＬＳＩチップ（ＤＵＴ）１および不良品であるＤＵＴ
２をセットする。電子ビーム１４をまず良品に当て、電
位分布像を出す（図３（ａ））。次に両サンプルが載っ
たボード１３を左にスライドさせ不良品にビームを当て
る（図３（ｂ））。これらはバイブレータ１５を用い交
互に当たる様にしてある。このバイブレータによる周期
的な移動は、ほぼ０．５ヘルツから１００ヘルツで周期
的に移動させるのが好適である。これらの良，不良の像
を、速い時間でＣＲＴ１６上に交互に出すことにより、
実施例１と同じように交互に良品像，不良品像を出すこ
とができる。電源，タイミングなどは、一般的に同じ条
件で与えられ、テストパターンを与えっぱなしにする。
こうすることによりリアルタイム像を得ることができ
る。
るＬＳＩチップ（ＤＵＴ）１および不良品であるＤＵＴ
２をセットする。電子ビーム１４をまず良品に当て、電
位分布像を出す（図３（ａ））。次に両サンプルが載っ
たボード１３を左にスライドさせ不良品にビームを当て
る（図３（ｂ））。これらはバイブレータ１５を用い交
互に当たる様にしてある。このバイブレータによる周期
的な移動は、ほぼ０．５ヘルツから１００ヘルツで周期
的に移動させるのが好適である。これらの良，不良の像
を、速い時間でＣＲＴ１６上に交互に出すことにより、
実施例１と同じように交互に良品像，不良品像を出すこ
とができる。電源，タイミングなどは、一般的に同じ条
件で与えられ、テストパターンを与えっぱなしにする。
こうすることによりリアルタイム像を得ることができ
る。
【００４６】（実施例３）図４は、本発明の実施例３を
説明するための図である。本実施例は、良品，不良品を
メカニカルに動かすのではなく、２つのＥＢテスタ２
１，２２を用い良品（ＤＵＴ１），不良品（ＤＵＴ２）
への電子ビーム照射を別々に行う場合である。ＬＳＩテ
スタ２３は一台であり、切換スイッチ２４により良品，
不良品に交互に接続される。
説明するための図である。本実施例は、良品，不良品を
メカニカルに動かすのではなく、２つのＥＢテスタ２
１，２２を用い良品（ＤＵＴ１），不良品（ＤＵＴ２）
への電子ビーム照射を別々に行う場合である。ＬＳＩテ
スタ２３は一台であり、切換スイッチ２４により良品，
不良品に交互に接続される。
【００４７】ＤＵＴ１およびＤＵＴ２はそれぞれＸ−Ｙ
ステージ２８，２９にセットされ、電子ビーム１４が照
射され、２次電子は検出器３０，３１により検出され
る。
ステージ２８，２９にセットされ、電子ビーム１４が照
射され、２次電子は検出器３０，３１により検出され
る。
【００４８】各々の電位分布像は、ネットワーク２５で
結ばれたワークステーションを通じていずれか一台のＣ
ＲＴ２６または２７上に表示される。各々の像は重ねて
もよいし、また別々のウインドに表示されてもよい。前
者の場合は、実施例１および２と同様、良品像および不
良品像の和および差を動画として表示することができ
る。後者の場合は、人間が両者を比較しながら違いのあ
る配線を見つける。
結ばれたワークステーションを通じていずれか一台のＣ
ＲＴ２６または２７上に表示される。各々の像は重ねて
もよいし、また別々のウインドに表示されてもよい。前
者の場合は、実施例１および２と同様、良品像および不
良品像の和および差を動画として表示することができ
る。後者の場合は、人間が両者を比較しながら違いのあ
る配線を見つける。
【００４９】本実施例では両ＥＢテスタ２１，２２のＸ
−Ｙステージ２８，２９は連動して動く様に、例えばＧ
ＰＩＢでネットワークされている。
−Ｙステージ２８，２９は連動して動く様に、例えばＧ
ＰＩＢでネットワークされている。
【００５０】各ＥＢテスタ２１，２２内に、ＩＦＡと表
示されているのがＣＧＦＩ法を実現するためのボード３
２，３３である。これらボード３２，３３には、ＬＳＩ
テスタ２３から切換スイッチ２４を経て、ＩＦＡ用トリ
ガ信号ａが入力される。また、ＤＵＴ１，ＤＵＴ１に
は、ＬＳＩテスタ２３から切換スイッチ２４を経て、チ
ップ駆動用信号ｂが入力される。
示されているのがＣＧＦＩ法を実現するためのボード３
２，３３である。これらボード３２，３３には、ＬＳＩ
テスタ２３から切換スイッチ２４を経て、ＩＦＡ用トリ
ガ信号ａが入力される。また、ＤＵＴ１，ＤＵＴ１に
は、ＬＳＩテスタ２３から切換スイッチ２４を経て、チ
ップ駆動用信号ｂが入力される。
【００５１】なおこの実施例において、ＤＵＴのピン数
がＬＳＩテスタで供給できるピン数の半分以下の場合は
切換スイッチ２４は不要である。
がＬＳＩテスタで供給できるピン数の半分以下の場合は
切換スイッチ２４は不要である。
【００５２】（実施例４）図５は、本発明の実施例４を
説明するための図である。
説明するための図である。
【００５３】本実施例は、実施例３が良品および不良品
を駆動するテストパターンを切換スイッチ４で切換えて
いるのに対し、良品および不良品を駆動するテストパタ
ーンをＬＳＩテスタ４０の２つのステーション（テスト
ヘッド）４１，４２を用いている場合であり、スイッチ
で切換える方式に比し、良好な波形をＬＳＩチップに供
給することができる。
を駆動するテストパターンを切換スイッチ４で切換えて
いるのに対し、良品および不良品を駆動するテストパタ
ーンをＬＳＩテスタ４０の２つのステーション（テスト
ヘッド）４１，４２を用いている場合であり、スイッチ
で切換える方式に比し、良好な波形をＬＳＩチップに供
給することができる。
【００５４】なお図５において、図４と同一の要素は同
一の参照番号を付して示してある。
一の参照番号を付して示してある。
【００５５】また図５に示す例は、結線した場合の例で
あるが、ＥＢテスタにテストヘッドを直接結合させるこ
ともできる。
あるが、ＥＢテスタにテストヘッドを直接結合させるこ
ともできる。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
半導体集積回路の電位故障像を実時間で得ることにより
故障解析時間を短縮することが可能となった。
半導体集積回路の電位故障像を実時間で得ることにより
故障解析時間を短縮することが可能となった。
【００５７】また本発明によれば、良品像、不良品像に
おいて違いのない場所と違いのある場所では、画像が異
なって見えることになり、この異なった場所をリアルタ
イムに追跡することにより、設計者でなくても極めて短
時間に故障箇所に行き着くことができる。
おいて違いのない場所と違いのある場所では、画像が異
なって見えることになり、この異なった場所をリアルタ
イムに追跡することにより、設計者でなくても極めて短
時間に故障箇所に行き着くことができる。
【図１】本発明の実施例１を説明するための図である。
【図２】本発明の実施例１を説明するための図である。
【図３】本発明の実施例２を説明するための図である。
【図４】本発明の実施例３を説明するための図である。
【図５】本発明の実施例４を説明するための図である。
【図６】本発明の説明で用いるデューティ比の定義を示
す図である。
す図である。
【図７】ＥＢテスタにおいて不良箇所を検出する方法を
示す図である。
示す図である。
２，４，６ 配線 １２，２１，２２ ＥＢテスタ １３，３２，３３ ボード １４ 電子ビーム １５ バイブレータ １６，２６，２７ ＣＲＴ ２４ 切換スイッチ ２８，２９ Ｘ−Ｙステージ ３０，３１ ２次電子検出器
フロントページの続き (72)発明者 辻出 徹 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 諸橋 賢治 神奈川県相模原市淵野辺２−２−１ シュ ルンベルジェ株式会社内
Claims (15)
- 【請求項１】電子ビームを半導体集積回路に照射して得
られる２次電子を検出した量から形成した電位分布像を
用い、半導体集積回路の故障回路部分を特定する半導体
集積回路の故障解析装置において、 繰り返して半導体集積回路に入力する一連のテストパタ
ーンの中から電位分布像を取得するために指定したテス
トパターンを半導体集積回路に入力している時間を他の
テストパターン入力時間よりも長くして電位分布像を取
得する手段と、 半導体集積回路に対して良品条件と不良品条件の設定を
交互に行う手段と、を備えることを特徴とする半導体集
積回路の故障解析装置。 - 【請求項２】電子ビームの照射を連続的に行うことを特
徴とする請求項１記載の故障解析装置。 - 【請求項３】良品状態における電位分布像と不良品状態
における電位分布像を交互に実時間で表示する手段をさ
らに備えることを特徴とする請求項１または２記載の半
導体集積回路の故障解析装置。 - 【請求項４】良品状態における電位分布像と不良品状態
における電位分布像の明度差を実時間で演算して得られ
る電位分布差像を実時間で表示する手段をさらに備える
ことを特徴とする請求項１または２記載の半導体集積回
路の故障解析装置。 - 【請求項５】良品状態あるいは不良品状態において半導
体集積回路に与えるそれぞれの電源電圧あるいは信号入
力電圧の値を用いて良品状態で得られる電位分布像およ
び不良品状態で得られる電位分布像の明度を規格化する
手段をさらに備えることを特徴とする請求項１〜４のい
ずれかに記載の半導体集積回路の故障解析装置。 - 【請求項６】電子ビームを半導体集積回路に照射して得
られる２次電子を検出した量から形成した電位分布像を
用い、半導体集積回路の故障回路部分を特定する半導体
集積回路の故障解析方法において、 繰り返して半導体集積回路に入力する一連のテストパタ
ーンの中から電位分布像を取得するために指定したテス
トパターンを半導体集積回路に入力している時間を他の
テストパターン入力時間よりも長くして電位分布像を取
得し、良品と不良品の半導体集積回路に同時あるいは交
互に前記一連のテストパターンを与えることを特徴とす
る半導体集積回路の故障解析方法。 - 【請求項７】電子ビームの照射を連続的に行うことを特
徴とする請求項６記載の半導体集積回路の故障解析方
法。 - 【請求項８】良品および不良品の半導体集積回路を用い
て得られる良品の電位分布像および不良品の電位分布像
を、同時あるいは交互に同一箇所あるいは別箇所に実時
間で表示することを特徴とする請求項６または７記載の
半導体集積回路の故障解析方法。 - 【請求項９】良品及び不良品の半導体集積回路を用いて
得られる良品の電位分布像および不良品の電位分布像の
明度差を演算して得られる電位分布差像を実時間で表示
することを特徴とする請求項６または７記載の半導体集
積回路の故障解析方法。 - 【請求項１０】良品および不良品の半導体集積回路それ
ぞれの設置位置を記憶及び学習することを特徴とする請
求項６または７記載の半導体集積回路の故障解析方法。 - 【請求項１１】良品および不良品の半導体集積回路を１
つのチャンバー内に設置し、この二つの半導体集積回路
を同時にほぼ０．５ヘルツから１００ヘルツで周期的に
移動させることを特徴とする請求項６〜１０のいずれか
に記載の半導体集積回路の故障解析方法。 - 【請求項１２】良品と不良品の電位分布像にそれぞれ別
の色付けをすることを特徴とする請求項６〜１１のいず
れかに記載の半導体集積回路の故障解析方法。 - 【請求項１３】良品と不良品の電位分布像を同一箇所に
表示させようとする場合に、良品と不良品の対応する電
位分布像のずれを自動的に検値し、この値を良品あるい
は不良品の設置位置移動量に帰還させ前記電位分布像の
ずれを極小化することを特徴とする請求項６〜１２のい
ずれかに記載の半導体集積回路の故障解析方法。 - 【請求項１４】良品と不良品の電位分布像を同一箇所に
表示させようとする場合に、良品と不良品の対応する電
位分布像のずれを観察者が検値し、観察者が良品あるい
は不良品の設置位置を手動で移動させることによって前
記電位分布像のずれを極小化することを特徴とする請求
項６〜１２のいずれかに記載の半導体集積回路の故障解
析方法。 - 【請求項１５】電位分布像を表示する場合に、電位分布
像の任意の点を中心として表示面内で任意の角度回転す
ることを特徴とする請求項６〜１４のいずれかに記載の
半導体集積回路の故障解析方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00067294A JP3157674B2 (ja) | 1994-01-10 | 1994-01-10 | 半導体集積回路の故障解析装置および方法 |
| US08/370,888 US5703492A (en) | 1994-01-10 | 1995-01-10 | System and method for fault analysis of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00067294A JP3157674B2 (ja) | 1994-01-10 | 1994-01-10 | 半導体集積回路の故障解析装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07209387A true JPH07209387A (ja) | 1995-08-11 |
| JP3157674B2 JP3157674B2 (ja) | 2001-04-16 |
Family
ID=11480241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00067294A Expired - Fee Related JP3157674B2 (ja) | 1994-01-10 | 1994-01-10 | 半導体集積回路の故障解析装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5703492A (ja) |
| JP (1) | JP3157674B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08254572A (ja) * | 1995-03-16 | 1996-10-01 | Advantest Corp | Ｉｃ故障箇所追跡装置及びその追跡方法 |
| US5945833A (en) * | 1996-11-27 | 1999-08-31 | University Of Massachusetts | Method for testing semiconductor devices which measures internal potential distribution, internal electric field, and internal doping profile |
| JP3189801B2 (ja) * | 1998-08-28 | 2001-07-16 | 日本電気株式会社 | 半導体評価装置，これに用いる磁界検出器及びこの製造方法並びに半導体評価用プログラムを記憶した記憶媒体 |
| FR2785992B1 (fr) | 1998-11-13 | 2000-12-22 | Centre Nat Etd Spatiales | Procede et installation de localisation rapide d'un defaut dans un circuit integre |
| FR2811086B1 (fr) * | 2000-06-28 | 2002-10-11 | Centre Nat Etd Spatiales | Procede d'individualisation d'un element de circuit integre |
| JP3661633B2 (ja) * | 2001-08-27 | 2005-06-15 | セイコーエプソン株式会社 | 電子ビームテストシステム及び電子ビームテスト方法 |
| JP6665809B2 (ja) * | 2017-02-24 | 2020-03-13 | 株式会社ニューフレアテクノロジー | マルチ荷電粒子ビーム描画装置及びその調整方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210487A (en) * | 1991-06-04 | 1993-05-11 | Schlumberger Technologies Inc. | Double-gated integrating scheme for electron beam tester |
-
1994
- 1994-01-10 JP JP00067294A patent/JP3157674B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-10 US US08/370,888 patent/US5703492A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157674B2 (ja) | 2001-04-16 |
| US5703492A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0504944B1 (en) | Method of analyzing fault using electron beam | |
| US4736159A (en) | Laser probing for solid-state device | |
| US5589780A (en) | IC Analysis system and electron beam probe system and fault isolation method therefor | |
| May et al. | Dynamic fault imaging of VLSI random logic devices | |
| JPH0760846B2 (ja) | 集積回路装置の誘電体層中の欠陥から放射された光を検出する放射顕微鏡検査装置および方法 | |
| JP3157674B2 (ja) | 半導体集積回路の故障解析装置および方法 | |
| Tamama et al. | Integrating an electron-beam system into VLSI fault diagnosis | |
| JPH0545423A (ja) | 集積回路の故障解析方法 | |
| JP2605607B2 (ja) | 半導体集積回路の故障解析装置 | |
| US6815960B2 (en) | Electron beam test system and electron beam test method | |
| US5682104A (en) | Electron beam tester and testing method using the same | |
| Collin et al. | Device testing and SEM testing tools | |
| US5943346A (en) | Fault point estimating system using abnormal current and potential contrast images | |
| Collin et al. | Failure analysis using e-beam | |
| JP2894078B2 (ja) | 集積回路装置の故障解析装置及び故障解析方法 | |
| JP3686124B2 (ja) | 電子ビームテストシステムを使用する故障解析方法 | |
| JP2976423B2 (ja) | 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体 | |
| US6294918B1 (en) | Method for locating weak circuit having insufficient driving current in IC chips | |
| JPS61273842A (ja) | ストロボ型走査電子顕微鏡装置 | |
| JPS5976439A (ja) | 半導体装置の診断方法 | |
| JPH01216548A (ja) | 半導体装置の不良解析装置 | |
| JP2901172B2 (ja) | 荷電粒子線試験装置及び半導体集積回路試験装置 | |
| JPH0479345A (ja) | 半導体装置の解析装置及びその解析方法 | |
| JPH0126536B2 (ja) | ||
| JPS61198069A (ja) | 集積回路の試験方法および試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |