JPH07210427A - メモリアクセス監視装置およびメモリアクセス監視方法 - Google Patents

Abstract

(57)【要約】 【構成】メモリアクセス命令によりＣＰＵがストールす
ると、その原因となった命令の論理アドレスが、ＦＩＦ
Ｏ２０に入力される。所定時間間隔で発生するタイマ割
込みにより、ＦＩＦＯ２０に記録された論理アドレス
は、第１のレジスタ群１１に保持される。また、タイマ
割込み発生時にメモリアクセスを実行中の命令の論理ア
ドレスが、第２のレジスタ群１２に保持される。割込み
ルーチンでは、第１および第２のレジスタ群１１，１２
に保持された論理アドレスに相当するメモリアクセス命
令の出現頻度が記録される。各メモリアクセス命令の出
現頻度と当該命令の実行回数とに基づき、ＣＰＵのスト
ールまたはキャッシュミスを頻繁に起こさせるメモリア
クセス命令が検出される。 【効果】少ない記憶容量で、ＣＰＵのストールまたはキ
ャッシュミスを高頻度で生じさせるメモリアクセス命令
を検出できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置の演算処
理手段が行うメモリアクセスを監視する装置および方法
に関する。

【０００２】

【従来の技術】計算機が実行するメモリアクセスを監視
する方法に関する先行技術は、たとえば、特開昭60− 2
7037号公報に開示されている。この先行技術では、ＣＰ
Ｕ（中央処理装置）がメモリアクセス命令をフェッチし
たことを検出し、メモリアクセスのトレースを行う。よ
り具体的には、命令フェッチのアドレス情報が記憶回路
に記憶されることによって、メモリアクセスのトレース
が達成される。

【０００３】上記の先行技術では、指定された所定のア
ドレス空間に対しては全てのメモリアクセスがトレース
され、それ以外のアドレス空間に対してはＮ回に１回メ
モリアクセスがサンプリングされる。これによって、ア
ドレス情報の記録に必要な記憶容量の削減が図られてい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
先行技術では、アドレス情報を記録するために、メモリ
アクセス回数に比例したサイズの記憶領域が必要であ
る。そのため、実行時間の長いプログラムを監視しよう
とすると、記憶回路内の大きな記憶領域が使用されるこ
とになる。したがって、或る有限の大きさの記憶領域を
アドレス情報の記録のために用意している場合には、プ
ログラムの開始から終了までのメモリアクセスのモニタ
を行えないおそれがある。この問題は記憶回路内の大き
な記憶領域をメモリアクセスのトレースのために用いれ
ば解決されると思われるが、プログラムが使用できる記
憶容量を圧迫したり、大容量の記憶回路を用意する必要
が生じたりするため、あまり好ましくない。

【０００５】また、現在主流のＣＰＵは、大抵の場合キ
ャッシュメモリを内蔵した形で１つのＬＳＩ（大規模集
積回路）として作られている。このようなＣＰＵが用い
られる装置では、ＣＰＵがメモリアクセスを実行したと
きにキャッシュメモリにそのデータが存在すると、ＣＰ
Ｕが行ったメモリアクセスに関する情報はＬＳＩの外部
には現れないのが通常である。トレース情報を記録する
外部回路がメモリアクセスをプログラムのソースコード
に対応付けるために必要な情報を得るためには、ＬＳＩ
のピンをそのためのデータ線に割り当てる必要がある。
このことは、ピンが貴重な資源となっている現在のＬＳ
Ｉにおいては、極めて重要な問題を生じさせる。

【０００６】そこで、本発明の目的は、上述の技術的課
題を解決し、大きな記憶容量を要することなくメモリア
クセスを監視することができるメモリアクセス監視装置
を提供することである。また、本発明の他の目的は、大
きな記憶容量を要することなくメモリアクセスを監視す
ることができる構成を備えた処理装置を提供することで
ある。

【０００７】本発明のさらなる目的は、大きな記憶容量
を要することなく、メモリアクセスを監視することがで
きるメモリアクセス監視方法を提供することである。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めの請求項１記載の発明は、演算処理手段と、演算処理
手段によりアクセスされる主メモリとを含む情報処理装
置に適用されるメモリアクセス監視装置であって、演算
処理手段の動作が停滞したときに、その原因となる命令
がメモリアクセス命令であるかどうかを調べる手段と、
演算処理手段の動作の停滞の原因がメモリアクセス命令
であるときに、そのメモリアクセス命令を表す情報を記
録する記録手段と、所定の割込み信号に応答して、上記
記録手段に記録されている情報を取り込んで保持する第
１保持手段と、所定時間間隔で上記所定の割込み信号を
発生する手段と、上記第１保持手段に保持された情報に
相当する各メモリアクセス命令の出現頻度を記録する手
段と、上記情報処理装置によって実行されるプログラム
に含まれている各メモリアクセス命令の実行回数を計数
する手段と、上記記録された各メモリアクセス命令の出
現頻度と、当該メモリアクセス命令の実行回数とに基づ
いて、演算処理手段の動作を高頻度で停滞させるメモリ
アクセス命令を特定する手段とを含むことを特徴とする
メモリアクセス監視装置である。

【０００９】請求項２記載の発明は、キャッシュメモリ
を使用する演算処理手段と、演算処理手段によりアクセ
スされる主メモリとを含む情報処理装置に適用されるメ
モリアクセス監視装置であって、所定の割込み信号に応
答して、当該割込み信号発生時にメモリアクセスを実行
中である命令を表す情報を取り込んで保持する第２保持
手段と、所定時間間隔で上記所定の割込み信号を発生す
る手段と、上記第２保持手段に保持された情報に相当す
る各メモリアクセス命令の出現頻度を記録する手段と、
上記情報処理装置によって実行されるプログラムに含ま
れている各メモリアクセス命令の実行回数を計数する手
段と、上記記録された各メモリアクセス命令の出現頻度
と、当該メモリアクセス命令の実行回数とに基づいて、
キャッシュミスを高頻度で起こすメモリアクセス命令を
特定する手段とを含むことを特徴とするメモリアクセス
監視装置である。

【００１０】請求項３記載の発明は、主メモリにアクセ
スしながら情報を処理する演算処理手段と、演算処理手
段の動作が停滞したときに、その原因となる命令がメモ
リアクセス命令であるかどうかを調べる手段と、演算処
理手段の動作の停滞の原因がメモリアクセス命令である
ときに、そのメモリアクセス命令を表す情報を記録する
記録手段と、所定の割込み信号に応答して、上記記録手
段に記録されている情報を取り込んで保持する第１保持
手段とを含むことを特徴とする処理装置である。

【００１１】請求項４記載の発明は、キャッシュメモリ
を使用するとともに、主メモリにアクセスしながら情報
を処理する演算処理手段と、所定の割込み信号に応答し
て、当該割込み信号発生時にメモリアクセスを実行中で
ある命令を表す情報を取り込んで保持する第２保持手段
とを含むことを特徴とする処理装置である。

【００１２】請求項５記載の発明は、演算処理手段と、
演算処理手段によりアクセスされる主メモリとを含む情
報処理装置に適用されるメモリアクセス監視方法であっ
て、演算処理手段の動作が停滞したときに、その原因と
なる命令がメモリアクセス命令であるかどうかを調べる
こと、演算処理手段の動作の停滞の原因がメモリアクセ
ス命令であるときに、そのメモリアクセス命令を表す情
報を記録手段に記録すること、所定時間間隔で、上記記
録手段に記録されている情報を第１保持手段に保持させ
ること、上記第１保持手段に保持された情報に相当する
各メモリアクセス命令の出現頻度を記録すること、上記
情報処理装置によって実行されるプログラムに含まれて
いる各メモリアクセス命令の実行回数を計数すること、
および上記記録された各メモリアクセス命令の出現頻度
と、当該メモリアクセス命令の実行回数とに基づいて、
演算処理手段の動作を高頻度で停滞させるメモリアクセ
ス命令を特定することを含むことを特徴とするメモリア
クセス監視方法である。

【００１３】請求項６記載の発明は、キャッシュメモリ
を使用する演算処理手段と、演算処理手段によりアクセ
スされる主メモリとを含む情報処理装置に適用されるメ
モリアクセス監視方法であって、所定時間間隔で、メモ
リアクセス実行中の命令を表す情報を第２保持手段に保
持させること、上記第２保持手段に保持された情報に相
当する各メモリアクセス命令の出現頻度を記録するこ
と、上記情報処理装置によって実行されるプログラムに
含まれているメモリアクセス命令の実行回数を計数する
こと、および上記記録された各メモリアクセス命令の出
現頻度と、当該メモリアクセス命令の実行回数とに基づ
いて、キャッシュミスを高頻度で起こすメモリアクセス
命令を特定することを含むことを特徴とするメモリアク
セス監視方法である。

【００１４】

【作用】請求項１または５記載の発明によれば、演算処
理手段の動作がメモリアクセス命令によって停滞する
と、このメモリアクセス命令を表す情報は記録手段に記
録される。記録手段に記録された情報は、所定時間間隔
で第１保持手段に保持される。この第１保持手段に保持
された情報に相当するメモリアクセス命令の出現頻度が
記録される。一方、情報処理装置が実行するプログラム
に含まれている各メモリアクセス命令の実行回数が計数
される。そして、各メモリアクセス命令の上記出現頻度
と当該メモリアクセス命令の実行回数とに基づいて、演
算処理手段の動作を高頻度で停滞させるメモリアクセス
命令が特定される。

【００１５】記録手段または第１保持手段には、演算処
理手段の動作の停滞の原因となったメモリアクセス命令
に対応する情報が記録または保持されるが、これらの情
報は一次的に記録または保持されれば足り、最終的には
演算処理手段の動作が停滞する原因となったメモリアク
セス命令の第１保持手段に対する出現頻度が得られれば
充分である。そのため、記録手段や第１保持手段は多く
の情報を記録または保持できるものである必要はない。
また、メモリアクセ命令の出現頻度の記録には多くの記
憶容量を要することがない。

【００１６】したがって、大きな記憶容量を要すること
なく、演算処理手段の動作を停滞させる原因となったメ
モリアクセス命令を特定することができる。なお、情報
処理のために請求項３に記載されている構成の処理装置
を用いれば、請求項１または５に記載の発明を好適に実
施できる。請求項２または６記載の発明によれば、所定
時間間隔でメモリアクセス実行中の命令が調べられ、そ
のメモリアクセス命令を表す情報が第２保持手段に保持
される。この第２保持手段に保持された情報に相当する
メモリアクセス命令の出現頻度が記録される。一方、情
報処理装置が実行するプログラムに含まれているメモリ
アクセス命令の実行回数が計数される。そして、各メモ
リアクセス命令の出現頻度と、当該メモリアクセス命令
の実行回数とに基づいて、キャッシュミスを高頻度で起
こす命令が特定される。

【００１７】第２保持手段の保持内容は、この第２保持
手段に保持された情報に相当するメモリアクセス命令の
出現頻度が記録された後には、失われてもよい。したが
って、第２保持手段は大きな容量を有するものである必
要がない。メモリアクセス命令の出現頻度の記録には大
きな記憶容量が必要となることはないから、結局、少な
い記憶容量でキャッシュミスを高頻度で生じさせるメモ
リアクセス命令を特定することができる。

【００１８】なお、情報処理のために請求項４に記載さ
れている構成の処理装置を用いれば、請求項２または６
に記載の発明を好適に実施できる。

【００１９】

【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図２は本発明の一実施例が適用
される情報処理装置の構成を示すブロック図である。こ
の情報処理装置は、ＣＰＵ３および主メモリ５を有する
もので、ＣＰＵ３は主メモリ５にアクセスしながら情報
処理を行う。ＣＰＵ３の内部には、演算処理部７と、主
メモリ５の記憶内容の一部を記憶しておくためのキャッ
シュメモリ９とが備えられている。主メモリ５にアクセ
スする必要がある命令が実行されるときには、演算処理
部７は、まずキャッシュメモリ９にアクセスし、キャッ
シュメモリ９に必要な情報が存在すれば（このような場
合のことを「キャッシュにヒットした」などとい
う。）、主メモリ５へのアクセスは行わない。必要な情
報がキャッシュメモリ９にないときには（このような場
合のことを「キャッシュミス」という。）、キャッシュ
メモリ９へのアクセスに引き続いて、主メモリ５へのア
クセスが行われる。主メモリ５のアクセス対象アドレス
およびその周辺のアドレスの情報は、キャッシュメモリ
９に書き込まれる。

【００２０】図１は上記の演算処理部７の詳細な構成を
示す概念図である。ＣＰＵ３が実行するパイプライン
は、命令のフェッチ（Fetch)、命令のデコード（Decod
e）、演算の実行（Execute)、演算に必要なデータを読
み出すためのメモリアクセス(Memory Access) 、および
演算結果の情報の書込(Write Back)の各ステージを有し
ている。メモリアクセスステージＭにあるメモリアクセ
ス待ちの命令のアドレスは、アドレスタグ１０に現れ
る。アドレスタグ１０に現れたアドレスは、割込み信号
に応答して第２保持手段としての第２のレジスタ群１２
に保持される。第２のレジスタ群１２はＣＰＵ３のパイ
プラインの数分のレジスタを有している。すなわち、本
実施例ではＣＰＵ３のパイプラインは１個なので、レジ
スタ群１２は１個のレジスタを有していればよい。

【００２１】ＣＰＵ３が新たな命令をパイプラインの実
行ステージＥへ送るのを停止した状態に陥ったとき（こ
のような状態となることを「ＣＰＵ３がストールする」
という。）、ＣＰＵ３がストールする原因となった命令
のアドレスは、バッファ１５に書き込まれている。この
バッファ１５に保持されたアドレスは、入力制御回路１
７を介して選択的に記録手段としてのＦＩＦＯ（先入れ
先出し型メモリ）２０に入力される。ＦＩＦＯ２０は有
限サイズの記憶領域を有しており、記憶領域が一杯にな
っているときには、一番古いデータを捨てて新しいデー
タが格納される。このＦＩＦＯに代えて、レジスタが用
いられてもよい。

【００２２】入力制御回路１７には、バッファ１５に保
持されているアドレスに相当する命令がメモリアクセス
命令（たとえば、ロード(load)命令やストア(store) 命
令）であるかどうかを判定する判定回路１９からの判定
信号と、ＣＰＵ３がストールしたことを表すストール信
号とが入力されている。入力制御回路１７は、判定回路
１９がバッファ１５内のアドレスに対応する命令がメモ
リアクセス命令であると判定し、かつ、ストール信号が
入力された場合に、バッファ１５内のアドレスをＦＩＦ
Ｏ２０に書き込む。したがって、ＦＩＦＯ２０には、Ｃ
ＰＵ３のストールの原因となった命令のアドレスが書き
込まれることになる。ＦＩＦＯ２０の各段に保持された
アドレスは、割込信号に応答して第１保持手段としての
第１のレジスタ群１１にラッチされる。この第１のレジ
スタ群は、ＦＩＦＯ２０の段数と等しい個数のレジスタ
を有している。なお、ＦＩＦＯ２０に命令のアドレスの
代わりに、各命令を区別することができるアドレス以外
の識別情報を記録するようにしてもよい。

【００２３】上記の構成によれば、割込みが発生する
と、第１のレジスタ群１１には、ＣＰＵ３のストールの
原因となった命令のアドレスが保持されることになる。
また、第２のレジスタ群１２には、割込み発生時にメモ
リアクセスを実行中の命令のアドレスが保持される。Ｃ
ＰＵ３が実行する或る特定のプログラムについてメモリ
アクセスがキャッシュミスを起こしているかどうかを調
べたい場合には、そのプログラムを実行するに当たり、
所定時間間隔（たとえば５０ミリ秒）でタイマ割込みが
発生するように設定される。タイマ割込みルーチンで
は、第１および第２のレジスタ群１１および１２の内容
が読み出される。そして、第１および第２のレジスタ群
１１に保持されている命令アドレスの出現頻度が、主メ
モリ５に記録される。第１のレジスタ群１１の内容は、
その読み出しの後に、タイマ割込みルーチンによって空
にされる。一方、実行されるプログラムには、ベーシッ
クブロックの実行回数を計数するための命令が付加され
る。

【００２４】プログラムの実行終了時には、ベーシック
ブロックの実行回数に関する情報と、割込み処理ルーチ
ンが収集した第１および第２のレジスタ群１１，１２に
対する命令アドレスの出現頻度との情報とが、主メモリ
５に記録される。そして、メモリアクセス命令が頻繁に
ＣＰＵ３のストールを生じさせていたかどうか、および
メモリアクセス命令が頻繁にキャッシュミスを起こして
いたかどうかが、次のフローに基づいて、全てのメモリ
アクセス命令ＯＰに関して判定される。

【００２５】 メモリアクセス命令ＯＰのアドレスの
レジスタ群１１に対する出現頻度Ｃ１の、メモリアクセ
ス命令ＯＰの実行回数（メモリアクセス命令ＯＰを含む
ベーシックブロックの実行回数）に対する割合が充分に
大きいかどうかを判定する。 出現頻度Ｃ１のメモリアクセス命令ＯＰの実行回数
に対する割合が充分に大きいときには、そのメモリアク
セス命令ＯＰが頻繁にＣＰＵ３をストールさせていたも
のと判定する。出現頻度Ｃ１のメモリアクセス命令ＯＰ
の実行回数に対する割合が充分に大きい場合とは、たと
えば出現頻度Ｃ１がＯＰの実行回数の５０％以上のよう
な場合をいう。

【００２６】 出現頻度Ｃ１のメモリアクセス命令Ｏ
Ｐの実行回数に対する割合が充分に大きくないときに
は、そのメモリアクセス命令ＯＰはＣＰＵ３を頻繁にス
トールさせていないものと判定する。 メモリアクセス命令ＯＰの第２のレジスタ群１２に
対する出現頻度をＣ２としたときに、メモリアクセス命
令ＯＰがメモリアクセス完了を待っていた時間Ｔmem の
上限および下限が次のように定められる。

【００２７】 Ｔ×（Ｃ２−１）＜Ｔmem ＜Ｔ×（Ｃ２＋１） ただし、Ｔはタイマ割込みが発生する時間間隔である。
また、メモリアクセス命令ＯＰによるメモリアクセスが
すべてキャッシュにヒットした場合にメモリアクセス命
令ＯＰがメモリアクセス完了を待つ時間Ｔideal が、次
の計算式に従って求められる。

【００２８】Ｔideal ＝（キャッシュヒットの場合にメ
モリアクセスステージに存在する時間（たとえば２０ナ
ノ秒））×（メモリアクセス命令ＯＰを含むベーシック
ブロックの実行回数） Ｔideal がＴmem の下限（＝Ｔ×（Ｃ２−１））よ
りも充分に小さい場合には、メモリアクセス命令ＯＰが
頻繁にキャッシュミスを生じていたものと判定される。
Ｔideal がＴmem の下限よりも充分に小さい場合とは、
たとえば、Ｔideal がＴmem の下限の５０％以下のよう
な場合をいう。

【００２９】 Ｔideal がＴmem の下限よりも充分に
小さくない場合には、メモリアクセス命令ＯＰは頻繁に
キャッシュミスを生じさせていないものと判定する。上
記の〜のフローによって、ＣＰＵ３が実行するメモ
リアクセス命令の中で、ＣＰＵ３のストールを高頻度で
生じさせるもの、およびキャッシュメモリにヒットしな
いために実行時間が長くなるものを検出することができ
る。

【００３０】タイマ割込みは、通常の計算機の場合に
は、タイマ割込みを発生するＩＣ（集積回路）を用いて
実現される。タイマ割込みの時間間隔は、このＩＣのレ
ジスタに値を設定することによって変更できる。通常の
プログラムのなかから、プログラム実行開始時に上記Ｉ
Ｃのレジスタに値を設定するには、ＯＳ（オペレーティ
ングシステム）がそのシステムコールをサポートしてい
る必要がある。たとえば、ＵＮＩＸでは、setitimer()
というシステムコールが用意されており、通常のプログ
ラムからタイマ割込みの時間間隔が設定できるようにな
っている。

【００３１】以上のように本実施例によれば、ＣＰＵ３
の内部に少量のハードウエアを付加し、ソフトウェア処
理との組合せによって、ＣＰＵ３のストールやキャッシ
ュミスを頻繁に生じさせるメモリアクセス命令が検出さ
れる。この検出された情報は、たとえば、プログラムが
使用するデータの配置等の検討材料として用いることが
でき、プログラムの実行時間の短縮などのために活用さ
れる。

【００３２】本実施例では、ＣＰＵ３が実行するメモリ
アクセスに関する情報を記録するために必要な記憶容
量、すなわち、ＦＩＦＯ２０、第１および第２のレジス
タ群１１，１２の記憶容量は、固定サイズであり、メモ
リアクセスの実行回数やプログラムが用いるデータのサ
イズ（プログラムの命令部分のサイズ）には依存しな
い。レジスタ群１１，１２におけるメモリアクセス命令
の出現頻度とベーシックブロックの実行回数とを記録す
るための主メモリ５中における記憶容量は、プログラム
の命令部分のサイズにのみ比例する。そのため、実行時
間の長いプログラムのメモリアクセス命令を監視する場
合でも、記憶容量が不足するなどということはなく、勿
論、大きな記憶領域をメモリアクセスの監視のために用
意する必要もない。ＣＰＵ３のストールやキャッシュミ
スを頻繁に生じさせるメモリアクセス命令の出現頻度の
記録に大きな記憶容量が必要となることはないから、結
局、少ない記憶容量でメモリアクセス命令を監視するこ
とができる。

【００３３】また、メモリアクセスに関する情報を外部
回路が得るためにＣＰＵ３のＬＳＩパッケージのピンを
データ線に割り当てる必要もない。すなわち、ピン数を
増加させることなく、ＣＰＵ３のストールやキャッシュ
ミスを頻繁に生じさせるメモリアクセス命令を検出でき
る。なお、ＣＰＵ３をストールさせたメモリアクセス命
令を全て記録するためには、ＦＩＦＯ２０の段数は、タ
イマ割込みの時間間隔中に発生する可能性のある、スト
ールを生じるメモリアクセス命令の数（具体的には、タ
イマ割込みの時間間隔を、キャッシュミスを起こしたメ
モリアクセス命令の実行にかかる時間で割ったもの。）
だけ必要となる。しかし、キャッシュミスを起こしたメ
モリアクセス命令の実行にかかる時間が１００ナノ秒程
度であることと、タイマ割込み時間間隔をあまり短くす
ると割込み処理のオーバーヘッドが大きくなりすぎるこ
ととから、それだけの段数のＦＩＦＯ（タイマ割込み時
間間隔が５００ミリ秒であれば、５００段のＦＩＦＯ）
をマイクロプロセッサ上に確保することは現実的ではな
い。そこで、本実施例では、タイマ割込み時間間隔に関
係なくＦＩＦＯ２０の段数を設定しており、ＣＰＵ３を
ストールさせたメモリアクセス命令をいわばサンプリン
グすることにより、ストールを生じさせるメモリアクセ
ス命令の出現頻度を近似的に検出するようにしている。

【００３４】図３は本発明の第２実施例が適用された場
合の内部構成を示すブロック図である。この図３におい
て上記の図１の各部に相当する部分には同一の参照符号
を付して示す。また、本実施例の説明では、上記の図２
を再び参照する。図３に示された構成は、図２に示され
たＣＰＵ３内の演算処理部７の構成である。本実施例で
は、ＣＰＵ３は２つのパイプラインＰ１およびＰ２をも
ち、リオーダバッファ(reorder buffer)１５を用いて、
アウトオブオーダーイシュー(out of order issue)、ア
ウトオブオーダーコンプレッション(out of order comp
letion) の制御を行うスーパースカラープロセッサであ
る。リオーダバッファ１５には、現在パイプライン中に
存在する命令のアドレスが、パイプラインのステージ
Ｗ，Ｍ，Ｅにあるものを先頭として保持される。

【００３５】図４はＣＰＵ３がストールしたときの状態
を示す図である。ＣＰＵ３がストールした場合には、リ
オーダバッファ１５の先頭にあるアドレスに対応する命
令がストールの原因であるものとされる。ＣＰＵ３がス
トールすると、リオーダバッファ１５の先頭のアドレス
Ｘに対応する命令（たとえばロード命令：Load R1,0x10
0 ）がメモリアクセス命令であるかどうかが判定され
る。メモリアクセス命令であるときには、その命令のア
ドレスＸがＦＩＦＯ２０に挿入される。

【００３６】図５は割込みが発生したときの状態を示す
図である。割込みが発生した場合には、ＦＩＦＯ２０の
内容が第１のレジスタ群１１にコピーされ、同時に、各
パイプラインのメモリアクセスステージＭに存在する命
令のアドレスが第２のレジスタ群１２にコピーされる。
本実施例では、パイプラインが２つあるので、第２のレ
ジスタ群１２は、２つのレジスタを有している。

【００３７】割込みがタイマ割込みであった場合、タイ
マ割込みに対する処理ルーチンにおいて、レジスタ群１
１，１２の値が読み出される。割込み処理ルーチンは、
命令のアドレスのプログラム開始アドレスからのオフセ
ットをインデックスとする構造体の配列（COUNTER)を管
理している。この構造体は、次のような構造を有してい
る。

【００３８】 割込み処理ルーチンは、レジスタ群１１，１２の内容を
読み出して以下の処理を行う。

【００３９】 レジスタ群１１の中に格納されている
命令アドレスに対応する構造体のcount1を「１」増や
す。 同様に、レジスタ群１２の中に格納されている命令
アドレスに対応する構造体のcount2を「１」増やす。 ＦＩＦＯ２０の内容を全てEmpty （空）に書き換え
る。

【００４０】メモリアクセスがキャッシュミスを起こし
ているかどうかを調べる際には、プログラム実行開始に
当たり、所定時間間隔（＝Ｔ：たとえばＴ＝５０ミリ
秒）でタイマ割込みが発生するように設定される。プロ
グラム実行中に当該プログラムを構成する各ベーシック
ブロックが何回実行されたのかの情報は、ベーシックブ
ロックの実行回数を数えるための命令をプログラム中に
付加することによって収集する。

【００４１】各メモリアクセス命令ＯＰ１に対応する構
造体 COUNTER［ＯＰ１］のcounter1の値を調べ、ＯＰ１
を含むベーシックブロックの実行回数（＝ＯＰ１の実行
回数）と比較すれば、ＯＰ１を実行した場合にどの程度
の割合でＣＰＵ３がストールしていたかが判る。したが
って、たとえば、counter1の値がＯＰ１の実行回数の５
０％以上の場合に、メモリアクセス命令ＯＰ１がＣＰＵ
２のストールを高頻度で生じさせていたものと判定され
る。

【００４２】また、メモリアクセス命令ＯＰ１に対応す
る構造体 COUNTER［ＯＰ１］のcounter2の値をＣ２とす
ると、命令ＯＰ１がパイプラインのメモリアクセスステ
ージにいた時間Ｔmem は、 Ｔ×（Ｃ２−１）＜Ｔmem ＜Ｔ×（Ｃ２＋１） となる。一方、ＯＰ１によるメモリアクセスが全てキャ
ッシュにヒットした場合にＯＰ１がパイプラインのメモ
リアクセスステージに存在していた時間Ｔidealは、Ｔi
deal ＝（キャッシュヒットの場合にメモリアクセスス
テージに存在する時間（たとえば２０ナノ秒））×（Ｏ
Ｐ１を含むベーシックブロックの実行回数）となる。Ｔ
ideal がＴmem の下限（＝Ｔ×（Ｃ２−１））よりも充
分に小さい場合、ＯＰ１は頻繁にキャッシュミスを生じ
ていたと判断できる。Ｔideal がＴmem の下限よりも充
分に小さい場合とは、Ｔideal がＴmem の下限の５０％
以下のような場合である。

【００４３】このようにして、上記の第１実施例と同様
な作用および効果が達成される。本発明の実施例の説明
は以上のとおりであるが、本発明は上記の実施例に限定
されるものではない。たとえば、上記の第１実施例では
ＣＰＵ３は１つのパイプラインを持ち、第２実施例では
ＣＰＵ３は２個のパイプラインを有しているが、ＣＰＵ
３が持つパイプラインの数はこれらに限定されるもので
はない。

【００４４】また、上記の実施例では、プログラム中の
ベーシックブロックの実行回数を計数することによっ
て、プログラムに含まれているメモリアクセス命令の実
行回数が間接的に計数されているが、メモリアクセス命
令の実行回数を直接的に計数するようにしてもよい。さ
らに、上記の実施例では、ＣＰＵ３を高頻度でストール
させるメモリアクセス命令と、キャッシュミスを頻繁に
起こすメモリアクセス命令との両方が検出されている
が、いずれか一方のみを検出するようにしてもよい。す
なわち、ＦＩＦＯ２０や第１のレジスタ群１１などのみ
を設け、第２レジスタ群１２を設けない構成としもよ
い。また、ＦＩＦＯ２０および第１のレジスタ群１１な
どは設けずに、第２レジスタ群１２に関連する構成のみ
を設けるようにしてもよい。

【００４５】その他、特許請求の範囲に記載された技術
的事項の範囲内で種々の変更を施すことができる。

【００４６】

【発明の効果】請求項１または５記載の発明によれば、
演算処理手段の動作の停滞の原因となったメモリアクセ
ス命令の出現頻度が最終的に記録されればよいので、動
作の停滞の原因となったメモリアクセス命令に対応する
情報を記録または保持するための記録手段または第１保
持手段は、多くの情報を記録または保持するものである
必要はない。また、メモリアクセス命令の出現頻度の記
録には大きな記憶容量が必要とされることはないから、
結局、少ない記憶容量で、演算処理手段の動作を高頻度
で停滞させるメモリアクセス命令を特定できる。

【００４７】請求項３記載の処理装置を情報の処理のた
めに適用すれば、請求項１または請求項５記載の発明を
好適に実施できる。請求項２または６記載の発明によれ
ば、メモリアクセス命令の出現頻度が最終的に記録され
ればよいため、所定時間隔のタイミングでメモリアクセ
ス実行中のメモリアクセス命令に相当する情報を保持す
る第２保持手段は、大きな記憶容量を有している必要は
ない。出現頻度の記録にはわずかな記憶容量を要するに
過ぎないから、結局、少ない記憶容量でキャッシュミス
を高頻度で生じさせるメモリアクセス命令を特定するこ
とができる。

【００４８】請求項４記載の処理装置を情報の処理のた
めに適用すれば、請求項２または請求項６記載の発明を
好適に実施できる。

【図面の簡単な説明】

【図１】本発明の一実施例が適用される演算処理部の概
念的な構成を示すブロック図である。

【図２】本発明の実施例が適用される情報処理部の構成
を簡略化して示すブロック図である。

【図３】本発明の他の実施例が適用される演算処理部の
概念的な構成を示すブロック図である。

【図４】ＣＰＵがストールしたときの状態を示すブロッ
ク図である。

【図５】割込み発生時の状態を示すブロック図である。

【符号の説明】

３ ＣＰＵ ５ 主メモリ ７ 演算処理部 ９ キャッシュメモリ １０ アドレスタグ １１ 第１のレジスタ群 １２ 第２のレジスタ群 １５ バッファ １７ 入力制御回路 １９ 判定回路 ２０ ＦＩＦＯ

Claims (6)

【特許請求の範囲】
1. 【請求項１】演算処理手段と、演算処理手段によりアク
   セスされる主メモリとを含む情報処理装置に適用される
   メモリアクセス監視装置であって、 演算処理手段の動作が停滞したときに、その原因となる
   命令がメモリアクセス命令であるかどうかを調べる手段
   と、 演算処理手段の動作の停滞の原因がメモリアクセス命令
   であるときに、そのメモリアクセス命令を表す情報を記
   録する記録手段と、 所定の割込み信号に応答して、上記記録手段に記録され
   ている情報を取り込んで保持する第１保持手段と、 所定時間間隔で上記所定の割込み信号を発生する手段
   と、 上記第１保持手段に保持された情報に相当する各メモリ
   アクセス命令の出現頻度を記録する手段と、 上記情報処理装置によって実行されるプログラムに含ま
   れている各メモリアクセス命令の実行回数を計数する手
   段と、 上記記録された各メモリアクセス命令の出現頻度と、当
   該メモリアクセス命令の実行回数とに基づいて、演算処
   理手段の動作を高頻度で停滞させるメモリアクセス命令
   を特定する手段とを含むことを特徴とするメモリアクセ
   ス監視装置。
2. 【請求項２】キャッシュメモリを使用する演算処理手段
   と、演算処理手段によりアクセスされる主メモリとを含
   む情報処理装置に適用されるメモリアクセス監視装置で
   あって、 所定の割込み信号に応答して、当該割込み信号発生時に
   メモリアクセスを実行中である命令を表す情報を取り込
   んで保持する第２保持手段と、 所定時間間隔で上記所定の割込み信号を発生する手段
   と、 上記第２保持手段に保持された情報に相当する各メモリ
   アクセス命令の出現頻度を記録する手段と、 上記情報処理装置によって実行されるプログラムに含ま
   れている各メモリアクセス命令の実行回数を計数する手
   段と、 上記記録された各メモリアクセス命令の出現頻度と、当
   該メモリアクセス命令の実行回数とに基づいて、キャッ
   シュミスを高頻度で起こすメモリアクセス命令を特定す
   る手段とを含むことを特徴とするメモリアクセス監視装
   置。
3. 【請求項３】主メモリにアクセスしながら情報を処理す
   る演算処理手段と、 演算処理手段の動作が停滞したときに、その原因となる
   命令がメモリアクセス命令であるかどうかを調べる手段
   と、 演算処理手段の動作の停滞の原因がメモリアクセス命令
   であるときに、そのメモリアクセス命令を表す情報を記
   録する記録手段と、 所定の割込み信号に応答して、上記記録手段に記録され
   ている情報を取り込んで保持する第１保持手段とを含む
   ことを特徴とする処理装置。
4. 【請求項４】キャッシュメモリを使用するとともに、主
   メモリにアクセスしながら情報を処理する演算処理手段
   と、 所定の割込み信号に応答して、当該割込み信号発生時に
   メモリアクセスを実行中である命令を表す情報を取り込
   んで保持する第２保持手段とを含むことを特徴とする処
   理装置。
5. 【請求項５】演算処理手段と、演算処理手段によりアク
   セスされる主メモリとを含む情報処理装置に適用される
   メモリアクセス監視方法であって、 演算処理手段の動作が停滞したときに、その原因となる
   命令がメモリアクセス命令であるかどうかを調べるこ
   と、 演算処理手段の動作の停滞の原因がメモリアクセス命令
   であるときに、そのメモリアクセス命令を表す情報を記
   録手段に記録すること、 所定時間間隔で、上記記録手段に記録されている情報を
   第１保持手段に保持させること、 上記第１保持手段に保持された情報に相当する各メモリ
   アクセス命令の出現頻度を記録すること、 上記情報処理装置によって実行されるプログラムに含ま
   れている各メモリアクセス命令の実行回数を計数するこ
   と、および上記記録された各メモリアクセス命令の出現
   頻度と、当該メモリアクセス命令の実行回数とに基づい
   て、演算処理手段の動作を高頻度で停滞させるメモリア
   クセス命令を特定することを含むことを特徴とするメモ
   リアクセス監視方法。
6. 【請求項６】キャッシュメモリを使用する演算処理手段
   と、演算処理手段によりアクセスされる主メモリとを含
   む情報処理装置に適用されるメモリアクセス監視方法で
   あって、 所定時間間隔で、メモリアクセス実行中の命令を表す情
   報を第２保持手段に保持させること、 上記第２保持手段に保持された情報に相当する各メモリ
   アクセス命令の出現頻度を記録すること、 上記情報処理装置によって実行されるプログラムに含ま
   れているメモリアクセス命令の実行回数を計数するこ
   と、および上記記録された各メモリアクセス命令の出現
   頻度と、当該メモリアクセス命令の実行回数とに基づい
   て、キャッシュミスを高頻度で起こすメモリアクセス命
   令を特定することを含むことを特徴とするメモリアクセ
   ス監視方法。