JPH0721132A - 電子回路の実装方法 - Google Patents

電子回路の実装方法

Info

Publication number
JPH0721132A
JPH0721132A JP5161100A JP16110093A JPH0721132A JP H0721132 A JPH0721132 A JP H0721132A JP 5161100 A JP5161100 A JP 5161100A JP 16110093 A JP16110093 A JP 16110093A JP H0721132 A JPH0721132 A JP H0721132A
Authority
JP
Japan
Prior art keywords
expansion
processor
electronic circuit
board
common bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5161100A
Other languages
English (en)
Inventor
Yoshiharu Taki
義春 滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5161100A priority Critical patent/JPH0721132A/ja
Publication of JPH0721132A publication Critical patent/JPH0721132A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 プロセッサの能力を最大限まで使用するこに
ある。また、機器の容積を小さくすることである。 【構成】 マザーボードに取り付けられているプロセッ
サ用電子回路のコネクタにプロセッサ用電子回路と拡張
電子用回路間の通信を行う拡張用共通バスを接続し、プ
ロセッサ電子回路とその制御下にある拡張用電子回路を
前記拡張用共通バスを介して接続させ、プロセッサ用電
子回路のコネクタにプロセッサ用電子回路と拡張用電子
回路を混在させて実装する

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおける電子回路の実装方法に関するものである。
【0002】
【従来の技術】近年、半導体技術の向上によりプロセッ
サを有するプロセッサ用電子回路(プロセッサボード)
を1枚の印刷配線板で実現できるようになり、1枚のマ
ザーボードに複数のプロセッサボードを実装したビルデ
ィングブロック方式の負荷分散型のマルチプロセッサシ
ステムを実現できるようになった。
【0003】このような従来技術の例として、パケット
交換機等の回線制御システムを図6に示す。図中の1は
マザーボード、2はコネクタ、3はプロセッサ用共通バ
ス、70は拡張用配線を示す。マザーボード1は、10
枚の電子ボードを実装できるようになっており、前記電
子ボードは、例えば、2回線を制御できるプロセッサボ
ード5と制御できる回線数を2本増設する拡張ボード6
から構成される。
【0004】図6のマザーボード1の上段のコネクタ2
はプロセッサボード5用のものであり、下段のコネクタ
2は拡張ボード6用のものであり、それぞれのプロセッ
サボード5に対して一定数の拡張ボード6が対応する形
式になっている。
【0005】
【発明が解決しようとする課題】しかし、従来技術にお
いてはプロセッサボード内のプロセッサの能力に関係な
くプロセッサボードに対して一定数の拡張ボードが割り
当てられている。
【0006】このため、プロセッサにかかる負荷が軽く
プロセッサに余裕があって、更に拡張ボードを増設した
い場合には、新規に拡張ボード用のスペースをつくらな
ければ拡張ボードを増設できず、機器の容積が大きくな
るという問題があった。
【0007】本発明の目的は、前記問題点を解決するた
めになされたものであり、プロセッサの能力を最大限ま
で使用するこにある。
【0008】本発明の他の目的は、機器の容積を小さく
することである。
【0009】
【課題を解決するための手段】本発明は前記目的を達成
するために、マザーボードに取り付けられているプロセ
ッサ用電子回路のコネクタにプロセッサ用電子回路と拡
張電子用回路間の通信を行う拡張用共通バスを接続して
おき、かつマザーボードの任意のコネクタに実装された
拡張用電子回路を使用するプロセッサ用電子回路に対
し、拡張用共通バスへの接続を指示する手段を設け、こ
の指示手段で指示されたプロセッサ用電子回路とプロセ
ッサ電子回路とその制御下にある拡張用電子回路を前記
拡張用共通バスを介して接続させ、プロセッサ用電子回
路のコネクタにプロセッサ用電子回路と拡張用電子回路
を混在させて実装する。
【0010】また、1枚のマザーボードに拡張電子回路
を制御下においたプロセッサ用電子回路を複数個実装す
る場合は、各プロセッサ用電子回路とその制御下にない
拡張用電子回路間の拡張用共通バスの接続を断ち、各プ
ロセッサ用電子回路とその制御下の拡張用電子回路のみ
を拡張用共通バスを介して接続するようにプロセッサ用
電子回路と拡張用電子回路を実装する。
【0011】
【作用】前記手段により、プロセッサ電子回路とその制
御下にある拡張用電子回路を拡張用共通バスを介して接
続させ、プロセッサ用電子回路のコネクタにプロセッサ
用電子回路と拡張用電子回路を混在させて実装している
ため、プロセッサ用電子回路内のプロセッサは、拡張用
共通バスを介して、プロセッサの駆動能力に応じた拡張
用電子回路を増設できる。
【0012】また、1枚のマザーボードに拡張ボードを
制御下においたプロセッサボードを複数個実装する場合
は、プロセッサボードとその制御下にない拡張ボードと
の拡張用共通バスの接続を断つことにより、プロセッサ
の制御下にない拡張ボードを制御できないようにする。
【0013】これにより、複数のプロセッサが1枚のマ
ザーボード上に実装されても拡張用共通バスを介して、
プロセッサの駆動能力に応じた拡張用電子回路を増設で
きる。
【0014】
【実施例】以下、本発明の実施例の構成を図1、図2、
図3を用いて詳細に説明する。
【0015】図1は本発明の一実施例であるマルチプロ
セッサ回線制御システムのマザーボードを示したもので
ある。1はマザーボード、2はコネクタであり、4枚の
電子ボードを実装できる。3はプロセッサボード間の通
信を行うプロセッサ用共通バスであり、4はプロセッサ
ボードと拡張ボード間を接続する拡張用共通バスであ
る。
【0016】図2(a)は、プロセッサボードを示し、
図2(b)は、拡張ボードを示している。
【0017】まず、図2(a)のプロセッサボード5
は、プロセッサ部51、プロセッサ用共通バス3と接続
される配線52、拡張バス部53、拡張用バス4と接続
される配線54、回線制御部55から構成される。プロ
セッサ部51は、回線制御部55を介して、2回線の回
線56の制御を行う。
【0018】次に、図2(b)の拡張ボード6は、2回
線の回線64の増設が可能であり、拡張バス部61、拡
張共通バス4と接続される配線62、回線制御部63か
ら構成される。これらは、プロセッサ部51により拡張
バス部53、配線54、拡張用バス4、配線62を介し
て制御される。
【0019】図3は、プロセッサボード5の拡張バス部
53の詳細を示したものであり、53−1は、拡張用共
通バス4へのバスドライバであり、53−2は拡張バス
制御部である。
【0020】53−4はインバータ回路であり、マザー
ボード1のコネクタ2のアース接続部21にアース信号
が得られたときは、論理値”1”を出力する。53−5
はアンド回路であり、インバータ回路53−4の出力
が”1”のときのみ53−3の制御信号をバスドライバ
53−1に伝え、拡張用共通バス4を介して送ることが
できる。
【0021】すなわち、アースと接続されたプロセッサ
ボード5のみ拡張用共通バス4を介して、制御信号を送
ることができ、拡張ボード6を制御できる。
【0022】そして、アースと接続されていないプロセ
ッサボード5は、拡張用共通バス4を介して、制御信号
を送ることができず、拡張ボード6を制御できない。
【0023】次に、本実施例である電子ボードの実装例
について図4,5を用いて説明する。
【0024】まず、1枚のマザーボード1に、拡張ボー
ド6を制御下においた1枚のプロセッサボード5と拡張
ボード6を制御下に持たないプロセッサボード5を実装
する場合について述べる。
【0025】図4(a)は、マザーボード1のコネクタ
2A、2Dにプロセッサボード(PRO.)5を実装
し、コネクタ2B、2Cに拡張ボード(EXT.)6を
実装したものを示す。各コネクタ間の拡張用共通バス4
の配線は、図4(b)の拡張用共通バス4の配線の要部
拡大図に示すようにコネクタ2Aのアース接続部21に
のみアースが接続されている。
【0026】このアース信号により、前述の図3で説明
したように、コネクタ2Aのプロセッサボード5は拡張
用共通バス4を介して、コネクタ2B,2Cの拡張ボー
ドを制御可能になる。ここでコネクタ2Dのプロセッサ
ボード5はアースと接続されていないため、コネクタ2
B,2Cの拡張ボードを制御できない。
【0027】また、コネクタ2Aのプロセッサボード5
とコネクタ2Dのプロセッサボード5も拡張用共通バス
で接続されているが、プロセッサボード5の拡張バス部
53は制御信号を送信するだけの処理しか行わず、コネ
クタ2Aのプロセッサボードとコネクタ2Dのプロセッ
サボードは制御信号を受け取ることができず、互いに制
御できない。なお、拡張ボードの拡張バス部63は、制
御信号の受信だけの処理を行う。
【0028】次に、1枚のマザーボード1に拡張ボード
6を制御下においたプロセッサボード5を複数個実装す
る場合について述べる。
【0029】図5(a)は、マザーボード1のコネクタ
2E,2H,2Jにプロセッサボード5を実装し、コネ
クタ2F,2G,2I,2Kに拡張ボード6を実装した
ものを示す。
【0030】各コネクタ間の拡張用共通バス4の配線
は、図5(b)の拡張用共通バス4の配線の要部拡大図
に示すように、コネクタ2E〜2G間,2H〜2I間,
2J〜2K間の各拡張ボードとそれを制御するプロセッ
サボード5間を結び、拡張ボード6を制御下においたプ
ロセッサボード5のみのアース接続部21にアースを接
続する。
【0031】そして、プロセッサボード5とその制御下
におかない拡張ボード6間の拡張用共通バス4の接続を
断つ。
【0032】これにより、前述の図3と図4で説明した
ように、各プロセッサボード5はその制御下にある拡張
ボード6だけを制御可能になる。
【0033】したがって、従来のマザーボードに拡張用
の共通バスを設け、プロセッサボード用コネクタにプロ
セッサボードと拡張ボードを混在させて実装することに
より、プロセッサボードに対する拡張ボードの制限をな
くし、プロセッサの能力を最大限に使用できる。
【0034】また、新規に拡張ボード用のスペースを確
保する必要がなく、機器の容積を小さくできる。
【0035】
【発明の効果】以上説明したように、本発明では、従来
のマザーボードに拡張用の共通バスを設け、プロセッサ
ボードと拡張ボードを混在させて実装することにより、
プロセッサボードに対する拡張ボードの制限をなくし、
プロセッサの能力を最大限に使用できる。
【0036】また、新規に拡張ボード用のスペースを確
保する必要がなく、機器の容積を小さくできる。
【図面の簡単な説明】
【図1】本実施例のマザーボードの構成図である。
【図2】本実施例の電子ボードの構成図である。
【図3】本実施例の拡張バス部の動作を説明するための
図である。
【図4】本実施例のプロセッサボードの制御方法を説明
するための図である。
【図5】本実施例のプロセッサボードの制御方法を説明
するための図である。
【図6】従来技術のマザーボードの構成図である。
【符号の説明】
1…マザーボード、2…コネクタ、3…プロセッサ用共
通バス、4…拡張用共通バス、5…プロセッサボード、
6…拡張ボード。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 1枚のマザーボードに複数のプロセッサ
    用電子回路を必要枚数実装するプロセッサシステムにお
    いて、前記マザーボードに取り付けられているプロセッ
    サ用電子回路のコネクタにプロセッサ用電子回路と拡張
    電子用回路間の通信を行う拡張用共通バスを接続してお
    き、かつマザーボードの任意のコネクタに実装された拡
    張用電子回路を使用するプロセッサ用電子回路に対し、
    拡張用共通バスへの接続を指示する手段を設け、この指
    示手段で指示されたプロセッサ用電子回路とプロセッサ
    電子回路とその制御下にある拡張用電子回路を前記拡張
    用共通バスを介して接続させ、プロセッサ用電子回路の
    コネクタにプロセッサ用電子回路と拡張用電子回路を混
    在させて実装することを特徴とする電子回路の実装方
    法。
  2. 【請求項2】 前記請求項1に記載の電子回路の実装方
    法において、1枚のマザーボードに拡張電子回路を制御
    下においたプロセッサ用電子回路を複数個実装する場合
    は、各プロセッサ用電子回路とその制御下にない拡張用
    電子回路間の拡張用共通バスの接続を断ち、各プロセッ
    サ用電子回路とその制御下の拡張用電子回路のみを拡張
    用共通バスを介して接続するようにプロセッサ用電子回
    路と拡張用電子回路を実装することを特徴とする電子回
    路の実装方法。
JP5161100A 1993-06-30 1993-06-30 電子回路の実装方法 Pending JPH0721132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5161100A JPH0721132A (ja) 1993-06-30 1993-06-30 電子回路の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5161100A JPH0721132A (ja) 1993-06-30 1993-06-30 電子回路の実装方法

Publications (1)

Publication Number Publication Date
JPH0721132A true JPH0721132A (ja) 1995-01-24

Family

ID=15728609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5161100A Pending JPH0721132A (ja) 1993-06-30 1993-06-30 電子回路の実装方法

Country Status (1)

Country Link
JP (1) JPH0721132A (ja)

Similar Documents

Publication Publication Date Title
US4322794A (en) Bus connection system
JP2002094208A (ja) ブリッジボード
JPH0721132A (ja) 電子回路の実装方法
JP2001147747A (ja) Usbハブ一体化電源供給装置
JP2620193B2 (ja) マイクロコンピュータ
JPH08137584A (ja) 電源供給方法
JP2000244369A (ja) 伝送装置
US20070225829A1 (en) Information processing apparatus
CN112732627A (zh) 一种ocp装置和服务器
JP3282396B2 (ja) 信号伝送方法
CN111970448A (zh) 光学防抖驱动电路、驱动系统及其控制方法和电子设备
KR840000385B1 (ko) 버스 접촉 시스템
JPS59165135A (ja) デイスプレイ端末装置の回線選択接続方式
KR100206471B1 (ko) 동기식 전송시스템의 데이터통신채널 처리장치
JPS60126786A (ja) インタ−フエイス切替機能付プリンタ装置
JP2567939Y2 (ja) 電子機器筐体
JPH07200114A (ja) バス回路装置
JP3278516B2 (ja) ビデオシステム制御装置
JPH07225640A (ja) プリント板共用化回路
CN118377257A (zh) 通用数字智能模块化系统
JPH05300112A (ja) 通信装置のインタフェースユニット
JPH0364879A (ja) マザーボード
KR100427503B1 (ko) 디지털 신호 제어 장치 및 그에 따른 제어 방법
JPH11289051A (ja) プログラマブルコントローラ及び処理装置
JPH06275974A (ja) 電子回路基板集合体装置