JPH07211605A - 処理装置および処理方法 - Google Patents
処理装置および処理方法Info
- Publication number
- JPH07211605A JPH07211605A JP6002575A JP257594A JPH07211605A JP H07211605 A JPH07211605 A JP H07211605A JP 6002575 A JP6002575 A JP 6002575A JP 257594 A JP257594 A JP 257594A JP H07211605 A JPH07211605 A JP H07211605A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- main
- sub
- wafer
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32018—Adapt process as function of results of quality measuring until maximum quality
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32251—Normal and special order production lines for different types of workpiece
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32336—Normal, special order lines share some common machines, part of production line
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 量産される被処理物を処理するラインを構成
する種々の処理部を試作品の被処理物を処理する処理部
として共用した試作ラインを有する処理技術を提供する
ことを目的とする。 【構成】 それぞれ複数枚の主被処理物を一括して処理
する複数の主一括処工程１１〜１３，１６と、それぞれ
最小単位枚数の被処理物を処理する複数の主枚葉処工程
１４，１５，１７とにより構成され、主一括処理工程１
１〜１３，１６と主枚葉処理工程１４，１５，１７とに
搬送して主被処理物を処理する主処理ライン１０を有
し、さらに、それぞれの主一括処理工程１１〜１３，１
６に対応した処理を最小単位枚数の副被処理物に対して
施す複数の副処理工程３１〜３４と、主枚葉処理工程１
４，１５，１７とにより構成され、副処理工程３１〜３
４と主枚葉処理工程１４，１５，１７とに副被処理物を
搬送して処理する副処理ラインを有する。
する種々の処理部を試作品の被処理物を処理する処理部
として共用した試作ラインを有する処理技術を提供する
ことを目的とする。 【構成】 それぞれ複数枚の主被処理物を一括して処理
する複数の主一括処工程１１〜１３，１６と、それぞれ
最小単位枚数の被処理物を処理する複数の主枚葉処工程
１４，１５，１７とにより構成され、主一括処理工程１
１〜１３，１６と主枚葉処理工程１４，１５，１７とに
搬送して主被処理物を処理する主処理ライン１０を有
し、さらに、それぞれの主一括処理工程１１〜１３，１
６に対応した処理を最小単位枚数の副被処理物に対して
施す複数の副処理工程３１〜３４と、主枚葉処理工程１
４，１５，１７とにより構成され、副処理工程３１〜３
４と主枚葉処理工程１４，１５，１７とに副被処理物を
搬送して処理する副処理ラインを有する。
Description
【０００１】
【産業上の利用分野】本発明は被処理物を複数工程にわ
たって処理する処理技術に関し、特に半導体ウエハを被
処理物としてこれを処理する処理技術に関する。
たって処理する処理技術に関し、特に半導体ウエハを被
処理物としてこれを処理する処理技術に関する。
【０００２】
【従来の技術】ロジックＩＣ、メモリＩＣおよびワンチ
ップマイコン等の半導体集積回路装置は、拡散工程や配
線工程等の工程を経て半導体素子が作り込まれたシリコ
ンの半導体ウエハを、１つの半導体集積回路装置（半導
体チップ）毎に分割することにより形成されている。
ップマイコン等の半導体集積回路装置は、拡散工程や配
線工程等の工程を経て半導体素子が作り込まれたシリコ
ンの半導体ウエハを、１つの半導体集積回路装置（半導
体チップ）毎に分割することにより形成されている。
【０００３】半導体ウエハに半導体素子を作り込むため
のウエハ処理工程は、基本的には、ウエハの表面を洗浄
する洗浄処理工程、表面に均一な酸化膜を形成するため
の酸化処理工程、シリコン基板に不純物原子を拡散する
拡散処理工程、ホトレジストに必要なデバイスパターン
を転写した後にエッチング処理を施して目的とするパタ
ーンを形成するホトエッチング処理工程等から構成され
ており、半導体素子が完成するまでには、これらの工程
が半導体ウエハに対して多数回繰り返されることにな
る。
のウエハ処理工程は、基本的には、ウエハの表面を洗浄
する洗浄処理工程、表面に均一な酸化膜を形成するため
の酸化処理工程、シリコン基板に不純物原子を拡散する
拡散処理工程、ホトレジストに必要なデバイスパターン
を転写した後にエッチング処理を施して目的とするパタ
ーンを形成するホトエッチング処理工程等から構成され
ており、半導体素子が完成するまでには、これらの工程
が半導体ウエハに対して多数回繰り返されることにな
る。
【０００４】半導体集積回路の回路パターンの設計が完
了した後に、その回路パターンに基づいて半導体集積回
路装置を製造するには、洗浄装置、酸化処理装置、低圧
ＣＶＤ装置そしてホトエッチング装置等の前述した各工
程を構成する装置を実際の量産ラインと同一構造にまず
構築している。そして、この量産ラインを用いて、半導
体ウエハの試作品を製造し、回路動作等の試験を行って
ウエハの適否を検査した後に、そのラインを用いて半導
体ウエハの量産が着手されることになるが、検査によっ
て所望の製品が得られないと判断された場合には、処理
工程におけるプロセス条件等が調整された後に、再度試
作がなされる。
了した後に、その回路パターンに基づいて半導体集積回
路装置を製造するには、洗浄装置、酸化処理装置、低圧
ＣＶＤ装置そしてホトエッチング装置等の前述した各工
程を構成する装置を実際の量産ラインと同一構造にまず
構築している。そして、この量産ラインを用いて、半導
体ウエハの試作品を製造し、回路動作等の試験を行って
ウエハの適否を検査した後に、そのラインを用いて半導
体ウエハの量産が着手されることになるが、検査によっ
て所望の製品が得られないと判断された場合には、処理
工程におけるプロセス条件等が調整された後に、再度試
作がなされる。
【０００５】量産ラインを構築する際には、前述した各
工程における１枚のウエハ当たりの処理時間がほぼバラ
ンスするように各工程のレイアトを設定することが望ま
しい。例えば、量産ラインに用いられる低圧ＣＶＤ装置
にあっては、１００枚のウエハを一括して処理つまりバ
ッチ処理しており、この処理が完了するまでには４時間
程度かかっている。したがって、１枚当たりの処理時間
は２分半程度となる。
工程における１枚のウエハ当たりの処理時間がほぼバラ
ンスするように各工程のレイアトを設定することが望ま
しい。例えば、量産ラインに用いられる低圧ＣＶＤ装置
にあっては、１００枚のウエハを一括して処理つまりバ
ッチ処理しており、この処理が完了するまでには４時間
程度かかっている。したがって、１枚当たりの処理時間
は２分半程度となる。
【０００６】また、ホトレジストにデバイスパターンを
転写するリソグラフィ装置では、例えば２５枚程度のウ
エハを装置にセットして、１枚ずつの処理つまり枚葉処
理がなされており、ウエハ１枚当たり２〜３分程度の処
理時間となっている。
転写するリソグラフィ装置では、例えば２５枚程度のウ
エハを装置にセットして、１枚ずつの処理つまり枚葉処
理がなされており、ウエハ１枚当たり２〜３分程度の処
理時間となっている。
【０００７】試作品を製造する際には、前述したよう
に、量産ラインを構築した後に、量産品の製造と同一の
条件でラインを稼働させて試作品を製造し、それを検査
している。したがって、試作品としては、１枚の半導体
ウエハが得られれば、それの検査を行うことが可能であ
るが、量産品のウエハを処理する場合と同一の条件を再
現するために、実際の量産ラインと同一の枚数のウエハ
を処理して試作品のウエハを処理しており、ウエハ１０
０枚の処理を行うための時間をかけて検査のための試作
品を製造している。
に、量産ラインを構築した後に、量産品の製造と同一の
条件でラインを稼働させて試作品を製造し、それを検査
している。したがって、試作品としては、１枚の半導体
ウエハが得られれば、それの検査を行うことが可能であ
るが、量産品のウエハを処理する場合と同一の条件を再
現するために、実際の量産ラインと同一の枚数のウエハ
を処理して試作品のウエハを処理しており、ウエハ１０
０枚の処理を行うための時間をかけて検査のための試作
品を製造している。
【０００８】
【発明が解決しようとする課題】このため、試作品のよ
うに、僅かな枚数だけ入手できれば良く、迅速に処理し
て検査を行いたい場合であっても、どうしても処理完了
までに時間がかかってしまうことになる。
うに、僅かな枚数だけ入手できれば良く、迅速に処理し
て検査を行いたい場合であっても、どうしても処理完了
までに時間がかかってしまうことになる。
【０００９】一方、酸化処理や低圧ＣＶＤ処理等のよう
に、バッチ処理が可能な処理であっても、これらの処理
をウエハ１枚ずつ枚葉処理することも可能である。例え
ば、低圧ＣＶＤ処理を枚葉処理した場合には、１５分程
度で処理を完了することができるが、バッチ処理した場
合におけるウエハ１枚当たりの処理時間に比して長い処
理時間が必要となる。
に、バッチ処理が可能な処理であっても、これらの処理
をウエハ１枚ずつ枚葉処理することも可能である。例え
ば、低圧ＣＶＤ処理を枚葉処理した場合には、１５分程
度で処理を完了することができるが、バッチ処理した場
合におけるウエハ１枚当たりの処理時間に比して長い処
理時間が必要となる。
【００１０】ところで、本発明者は半導体ウエハの処理
ラインについて検討した。以下は、本発明者によって検
討された技術であり、その概要は次のとおりである。
ラインについて検討した。以下は、本発明者によって検
討された技術であり、その概要は次のとおりである。
【００１１】すなわち、量産品についてバッチ処理がな
されている処理工程を、試作品のために枚葉処理に変更
すると、ウエハ１枚当たりの処理時間は各工程では長く
なるが、最終的にウエハの処理を完了させるための全処
理時間を短くすることができることが判明した。したが
って、量産ラインに併せて試作用のラインを構築し、量
産ラインを構成する枚葉処理を行う装置を試作品につい
ても共用することにより、試作品の処理時間を大幅に減
縮させることができる。
されている処理工程を、試作品のために枚葉処理に変更
すると、ウエハ１枚当たりの処理時間は各工程では長く
なるが、最終的にウエハの処理を完了させるための全処
理時間を短くすることができることが判明した。したが
って、量産ラインに併せて試作用のラインを構築し、量
産ラインを構成する枚葉処理を行う装置を試作品につい
ても共用することにより、試作品の処理時間を大幅に減
縮させることができる。
【００１２】また、実際に量産ラインが稼働している状
態で、この量産ラインを構成する枚葉処理工程を兼用し
て量産品とは別の種類のウエハを試作することもでき、
さらには、量産ラインに併せて設けられた試作品用のラ
インを、ゲートアレイやスタンダードセル等のＡＳＩＣ
用のウエハの製造ラインとしても使用することにより、
異なった種類のウエハを混流させた状態で流しながらそ
れぞれを製造し得るようにすることが可能であることが
判明した。
態で、この量産ラインを構成する枚葉処理工程を兼用し
て量産品とは別の種類のウエハを試作することもでき、
さらには、量産ラインに併せて設けられた試作品用のラ
インを、ゲートアレイやスタンダードセル等のＡＳＩＣ
用のウエハの製造ラインとしても使用することにより、
異なった種類のウエハを混流させた状態で流しながらそ
れぞれを製造し得るようにすることが可能であることが
判明した。
【００１３】本発明の目的は、量産される被処理物を処
理するラインを構成する種々の処理部を試作品の被処理
物を処理する処理部として共用した試作ラインを有する
処理装置および処理方法を提供することにある。
理するラインを構成する種々の処理部を試作品の被処理
物を処理する処理部として共用した試作ラインを有する
処理装置および処理方法を提供することにある。
【００１４】本発明の他の目的は、ある種類の被処理物
を処理するラインと、これを構成する処理部を共用して
他の種類の被処理物を処理するラインとを有し、種類が
相違した被処理物を混流させた状態で処理する処理装置
および処理方法を提供することを目的とする。
を処理するラインと、これを構成する処理部を共用して
他の種類の被処理物を処理するラインとを有し、種類が
相違した被処理物を混流させた状態で処理する処理装置
および処理方法を提供することを目的とする。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１７】すなわち、主被処理物を処理する主処理ラ
インと副被処理物を処理する副処理ラインとを有し、主
処理ラインはそれぞれ複数枚の主被処理物を処理する複
数の主一括処理部と、それぞれ最小単位枚数の被処理物
を処理する複数の主枚葉処理部とにより構成され、主被
処理物は前記主一括処理部と前記主枚葉処理部とに所定
の順序で搬送されて所定の処理がなされる。副処理ライ
ンは前記それぞれの主一括処理部に対応した処理を最小
単位枚数の副被処理物に対して施す複数の副処理部と、
前記主枚葉処理部とにより構成され、主被処理物は前記
副処理部と前記主枚葉処理部とに所定の順序で搬送され
て所定の処理がなされる。
インと副被処理物を処理する副処理ラインとを有し、主
処理ラインはそれぞれ複数枚の主被処理物を処理する複
数の主一括処理部と、それぞれ最小単位枚数の被処理物
を処理する複数の主枚葉処理部とにより構成され、主被
処理物は前記主一括処理部と前記主枚葉処理部とに所定
の順序で搬送されて所定の処理がなされる。副処理ライ
ンは前記それぞれの主一括処理部に対応した処理を最小
単位枚数の副被処理物に対して施す複数の副処理部と、
前記主枚葉処理部とにより構成され、主被処理物は前記
副処理部と前記主枚葉処理部とに所定の順序で搬送され
て所定の処理がなされる。
【００１８】また、主処理ラインは、それぞれ複数枚の
主被処理物を一括して処理する複数の主被処理物専用処
理部と、前記主被処理物を最小単位枚数毎に区分して処
理するとともに最小単位枚数の前記副被処理物を処理す
る共用枚葉処理部とにより構成され、主被処理物が主処
理ラインにおいて所定の順序で搬送されて処理される。
副処理ラインは、前記主被処理専用処理部に対応した処
理をそれぞれ最小単位枚数の副被処理物に対して施す副
被処理物専用処理部と、前記共用枚葉処理部とにより構
成され、副被処理物は前記副処理物専用処理部と前記共
用枚葉処理部とに所定の順序で搬送されて処理される。
主被処理物を一括して処理する複数の主被処理物専用処
理部と、前記主被処理物を最小単位枚数毎に区分して処
理するとともに最小単位枚数の前記副被処理物を処理す
る共用枚葉処理部とにより構成され、主被処理物が主処
理ラインにおいて所定の順序で搬送されて処理される。
副処理ラインは、前記主被処理専用処理部に対応した処
理をそれぞれ最小単位枚数の副被処理物に対して施す副
被処理物専用処理部と、前記共用枚葉処理部とにより構
成され、副被処理物は前記副処理物専用処理部と前記共
用枚葉処理部とに所定の順序で搬送されて処理される。
【００１９】
【作用】主処理ラインを構成する複数の主枚葉処理部と
複数の副枚葉処理部とにより構成される副処理ライン
は、全て枚葉処理がなされる処理部から構成されてお
り、この副処理ラインにおいては、主処理ラインで処理
される量産品を試作するための試作品が処理される。こ
の副処理ラインで処理された試作品の試作結果を基に、
量産品の処理のための条件を主処理ラインを構成するそ
れぞれの処理部に対してフィードバックさせることがで
きる。また、全て枚葉処理がなされる処理部からなる副
処理ラインによって試作品を処理することができるの
で、試作品を最終的に処理するために要する時間を大幅
に減少させることができる。
複数の副枚葉処理部とにより構成される副処理ライン
は、全て枚葉処理がなされる処理部から構成されてお
り、この副処理ラインにおいては、主処理ラインで処理
される量産品を試作するための試作品が処理される。こ
の副処理ラインで処理された試作品の試作結果を基に、
量産品の処理のための条件を主処理ラインを構成するそ
れぞれの処理部に対してフィードバックさせることがで
きる。また、全て枚葉処理がなされる処理部からなる副
処理ラインによって試作品を処理することができるの
で、試作品を最終的に処理するために要する時間を大幅
に減少させることができる。
【００２０】また、主被処理物専用処理部と共用枚葉処
理部とから構成される主処理ラインにおいて量産品を処
理しながら、主処理ラインを構成する共用枚葉処理部と
副処理専用処理部とにより構成される副処理ラインにお
いて、主処理ラインで処理されるものとは種類が相違し
た別の試作品あるいは別の種類の製品を処理することが
でき、同一の処理装置で複数の種類の被処理物を混流さ
せた状態で処理することができることから、被処理物の
処理効率を大幅に向上させることができる。
理部とから構成される主処理ラインにおいて量産品を処
理しながら、主処理ラインを構成する共用枚葉処理部と
副処理専用処理部とにより構成される副処理ラインにお
いて、主処理ラインで処理されるものとは種類が相違し
た別の試作品あるいは別の種類の製品を処理することが
でき、同一の処理装置で複数の種類の被処理物を混流さ
せた状態で処理することができることから、被処理物の
処理効率を大幅に向上させることができる。
【００２１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２２】図１は本発明の処理装置による基本的な処
理工程を示す工程図であり、図示するように、処理工程
は主被処理物を処理する主処理ライン１０と、副被処理
物を処理する副処理ライン３０とを有している。予め、
図示しないウエハ製造工程においては、単結晶工程で引
き上げられた円筒状のシリコンインゴットからスライシ
ング工程によりウエハを切り出した後に、ラッピングや
ポリシング工程を経て半導体ウエハが製造され、その半
導体ウエハが主被処理物と副被処理物となる。
理工程を示す工程図であり、図示するように、処理工程
は主被処理物を処理する主処理ライン１０と、副被処理
物を処理する副処理ライン３０とを有している。予め、
図示しないウエハ製造工程においては、単結晶工程で引
き上げられた円筒状のシリコンインゴットからスライシ
ング工程によりウエハを切り出した後に、ラッピングや
ポリシング工程を経て半導体ウエハが製造され、その半
導体ウエハが主被処理物と副被処理物となる。
【００２３】主処理ライン１０は、ウエハ製造工程で製
造された半導体ウエハを洗浄する洗浄処理工程１１を有
している。この洗浄処理工程１１は次の酸化処理工程１
２の前処理としての洗浄を行う工程であり、その洗浄に
最適な洗浄液が選択されて、多数枚のウエハが一括して
洗浄処理される。つまり、バッチ処理により洗浄処理が
なされる。
造された半導体ウエハを洗浄する洗浄処理工程１１を有
している。この洗浄処理工程１１は次の酸化処理工程１
２の前処理としての洗浄を行う工程であり、その洗浄に
最適な洗浄液が選択されて、多数枚のウエハが一括して
洗浄処理される。つまり、バッチ処理により洗浄処理が
なされる。
【００２４】洗浄処理工程１１が終了した後のウエハ
は、酸化処理工程１２に搬送され、ウエハの表面に酸化
膜を形成するために酸化処理がバッチ処理により多数枚
一括して処理される。この酸化処理工程に使用するため
の酸化処理装置としては、図示する場合にはウエットＯ
2 酸化による酸化処理装置が使用されているが、これ以
外に、例えばドライＯ2 酸化、スチーム酸化、水素燃焼
酸化、高圧酸化、酸素分圧酸化、ハロゲン酸化、プラズ
マ酸化、陽極酸化等の酸化方法を具体化した装置を使用
するようにしても良い。
は、酸化処理工程１２に搬送され、ウエハの表面に酸化
膜を形成するために酸化処理がバッチ処理により多数枚
一括して処理される。この酸化処理工程に使用するため
の酸化処理装置としては、図示する場合にはウエットＯ
2 酸化による酸化処理装置が使用されているが、これ以
外に、例えばドライＯ2 酸化、スチーム酸化、水素燃焼
酸化、高圧酸化、酸素分圧酸化、ハロゲン酸化、プラズ
マ酸化、陽極酸化等の酸化方法を具体化した装置を使用
するようにしても良い。
【００２５】この酸化処理工程１２が終了した後のウエ
ハは、気相成長法による低圧ＣＶＤ処理工程１３に搬送
されて、ここでバッチ処理により一括してウエハの表面
に絶縁膜が形成される。図示する場合には、窒化シリコ
ン膜を形成するために低圧ＣＶＤ装置が使用されている
が、形成すべき絶縁膜の性質に応じて、反応ガスの種
類、反応型式、反応温度や圧力が設定される。
ハは、気相成長法による低圧ＣＶＤ処理工程１３に搬送
されて、ここでバッチ処理により一括してウエハの表面
に絶縁膜が形成される。図示する場合には、窒化シリコ
ン膜を形成するために低圧ＣＶＤ装置が使用されている
が、形成すべき絶縁膜の性質に応じて、反応ガスの種
類、反応型式、反応温度や圧力が設定される。
【００２６】このようにして低圧ＣＶＤ処理が終了した
後の半導体ウエハは、デバイスパターンの形成のために
ホトエッチング処理工程に搬送される。このホトエッチ
ング処理工程は、ウエハの表面に塗布されたホトレジス
トにマスクパターンを転写するリソグラフィ処理工程１
４と、レジストのパターンを用いてその下地の膜を加工
した後に不要なレジストを除去するエッチング処理工程
１５とから構成されており、それぞれの処理工程１４，
１５では枚葉処理により最小単位枚数毎に処理される。
後の半導体ウエハは、デバイスパターンの形成のために
ホトエッチング処理工程に搬送される。このホトエッチ
ング処理工程は、ウエハの表面に塗布されたホトレジス
トにマスクパターンを転写するリソグラフィ処理工程１
４と、レジストのパターンを用いてその下地の膜を加工
した後に不要なレジストを除去するエッチング処理工程
１５とから構成されており、それぞれの処理工程１４，
１５では枚葉処理により最小単位枚数毎に処理される。
【００２７】リソグラフィ処理工程１４を構成する露光
描画装置にあっては、これに数１０枚程度のウエハが搬
入されて、１枚のウエハ毎に可視光や紫外線、または電
子ビームを用いてマスクブランク上に原画パターンが描
画される。この露光描画装置としては、縮小露光装置、
コンタクトプロキシミティ装置、電子ビーム描画装置、
レーザ描画装置等があり、任意のタイプの描画装置が選
択される。
描画装置にあっては、これに数１０枚程度のウエハが搬
入されて、１枚のウエハ毎に可視光や紫外線、または電
子ビームを用いてマスクブランク上に原画パターンが描
画される。この露光描画装置としては、縮小露光装置、
コンタクトプロキシミティ装置、電子ビーム描画装置、
レーザ描画装置等があり、任意のタイプの描画装置が選
択される。
【００２８】エッチング処理工程１５を構成するエッチ
ング装置としては、プラズマエッチング装置、反応性イ
オンエッチング装置および反応性スパッタエッチング装
置等のドライエッチング装置や、浸漬式エッチング等の
ウエットエッチング装置が使用される。エッチング処理
工程１５が終了した後のウエハは再度、絶縁膜形成のた
めに低圧ＣＶＤ処理工程１６に搬送されて絶縁膜が形成
され、次いで、リソグラフィ処理工程１７に搬送され
る。
ング装置としては、プラズマエッチング装置、反応性イ
オンエッチング装置および反応性スパッタエッチング装
置等のドライエッチング装置や、浸漬式エッチング等の
ウエットエッチング装置が使用される。エッチング処理
工程１５が終了した後のウエハは再度、絶縁膜形成のた
めに低圧ＣＶＤ処理工程１６に搬送されて絶縁膜が形成
され、次いで、リソグラフィ処理工程１７に搬送され
る。
【００２９】ウエハの処理工程は、上述のように、酸化
処理、絶縁膜形成処理おびホトエッチング処理の工程を
必須としており、これらの処理が多数回繰り返されてウ
エハの処理が終了する。したがって、洗浄処理工程１１
〜リソグラフィ処理工程１７が、主処理ライン１０を構
成しているが、必須の工程を含めて多数の工程により、
主処理ライン１０が構成されることになる。
処理、絶縁膜形成処理おびホトエッチング処理の工程を
必須としており、これらの処理が多数回繰り返されてウ
エハの処理が終了する。したがって、洗浄処理工程１１
〜リソグラフィ処理工程１７が、主処理ライン１０を構
成しているが、必須の工程を含めて多数の工程により、
主処理ライン１０が構成されることになる。
【００３０】一方、副被処理物を処理する副処理ライン
３０は、洗浄処理工程１１に対応してウエハを洗浄する
ための洗浄処理工程３１と、酸化処理工程１２に対応し
てウエハの表面を酸化処理する酸化処理工程３２と、低
圧ＣＶＤ処理工程１３に対応してウエハの表面に絶縁膜
を形成する低圧ＣＶＤ処理工程３３とを有している。こ
れらの工程３１〜３３を終了したウエハは、主処理ライ
ン１０を構成するリソグラフィ処理工程１４に搬送され
た後に、エッチング処理工程１５に搬送されて、ホトエ
ッチング処理がなされる。そして、エッチング処理工程
１５が終了した後のウエハは、低圧ＣＶＤ処理工程１６
に対応して設けられた低圧ＣＶＤ処理工程３４に搬入さ
れる。
３０は、洗浄処理工程１１に対応してウエハを洗浄する
ための洗浄処理工程３１と、酸化処理工程１２に対応し
てウエハの表面を酸化処理する酸化処理工程３２と、低
圧ＣＶＤ処理工程１３に対応してウエハの表面に絶縁膜
を形成する低圧ＣＶＤ処理工程３３とを有している。こ
れらの工程３１〜３３を終了したウエハは、主処理ライ
ン１０を構成するリソグラフィ処理工程１４に搬送され
た後に、エッチング処理工程１５に搬送されて、ホトエ
ッチング処理がなされる。そして、エッチング処理工程
１５が終了した後のウエハは、低圧ＣＶＤ処理工程１６
に対応して設けられた低圧ＣＶＤ処理工程３４に搬入さ
れる。
【００３１】このように、副処理ライン３０は、副被処
理物のみを処理する処理工程３１〜３４と、主処理ライ
ン１０を構成する工程１４，１５，１７とにより構成さ
れており、主処理ライン１０のリソグラフィ処理工程１
４，１７とエッチング処理工程１５は、副処理ライン３
０としても共用されている。
理物のみを処理する処理工程３１〜３４と、主処理ライ
ン１０を構成する工程１４，１５，１７とにより構成さ
れており、主処理ライン１０のリソグラフィ処理工程１
４，１７とエッチング処理工程１５は、副処理ライン３
０としても共用されている。
【００３２】副処理ライン３０を構成するそれぞれの工
程３１〜３４にあっては、通常、最小単位枚数として
は、ウエハ１枚のみを処理しているが、それぞれ枚葉処
理を行う工程では、２枚程度のウエハを処理するように
しても良い。
程３１〜３４にあっては、通常、最小単位枚数として
は、ウエハ１枚のみを処理しているが、それぞれ枚葉処
理を行う工程では、２枚程度のウエハを処理するように
しても良い。
【００３３】前述した主処理ライン１０を、例えば量産
品等の完成品のウエハを製造するためのラインとして使
用する場合には、副処理ライン３０はその完成品のウエ
ハを試作する試作品ウエハの製造のためのラインとして
使用される。つまり、主処理ライン１０では完成品ウエ
ハを主被処理物としてこれを処理し、副処理ライン３０
ではこれの試作品を副被処理物としてこれを処理する。
品等の完成品のウエハを製造するためのラインとして使
用する場合には、副処理ライン３０はその完成品のウエ
ハを試作する試作品ウエハの製造のためのラインとして
使用される。つまり、主処理ライン１０では完成品ウエ
ハを主被処理物としてこれを処理し、副処理ライン３０
ではこれの試作品を副被処理物としてこれを処理する。
【００３４】この場合には、主処理ライン１０を構成す
る洗浄工程１１、酸化処理工程１２、低圧ＣＶＤ処理工
程１３，１６は、それぞれ複数枚の完成品ウエハつまり
主被処理物を一括して処理するバッチ式の主一括処理部
となっており、リソグラフィ処理工程１４，１７とエッ
チング処理工程１５はウエハを一枚ずつ処理する主枚葉
処理部となっている。一方、副処理ライン３０のみを構
成する洗浄処理工程３１、酸化処理工程３２、および低
圧ＣＶＤ処理工程３３，３４はそれぞれ枚葉式の副処理
部となっており、主処理ライン１０および副処理ライン
３０とに共用される主枚葉処理部にあっては、主被処理
物つまり完成品ウエハと副被処理物つまり試作品ウエハ
とが処理される。
る洗浄工程１１、酸化処理工程１２、低圧ＣＶＤ処理工
程１３，１６は、それぞれ複数枚の完成品ウエハつまり
主被処理物を一括して処理するバッチ式の主一括処理部
となっており、リソグラフィ処理工程１４，１７とエッ
チング処理工程１５はウエハを一枚ずつ処理する主枚葉
処理部となっている。一方、副処理ライン３０のみを構
成する洗浄処理工程３１、酸化処理工程３２、および低
圧ＣＶＤ処理工程３３，３４はそれぞれ枚葉式の副処理
部となっており、主処理ライン１０および副処理ライン
３０とに共用される主枚葉処理部にあっては、主被処理
物つまり完成品ウエハと副被処理物つまり試作品ウエハ
とが処理される。
【００３５】このように副処理ライン３０を試作品ウエ
ハの製造に使用する場合には、副処理ライン３０を構築
するか、あるいは主処理ライン１０および副処理ライン
３０を構築した状態で、１枚の試作品用のウエハつまり
副被処理物を副処理ライン３０に投入して、工程１４，
１５，１７を含めて副処理ライン３０を構成する各工程
３１〜３４においてそれぞれ枚葉式で所定の処理を行
う。
ハの製造に使用する場合には、副処理ライン３０を構築
するか、あるいは主処理ライン１０および副処理ライン
３０を構築した状態で、１枚の試作品用のウエハつまり
副被処理物を副処理ライン３０に投入して、工程１４，
１５，１７を含めて副処理ライン３０を構成する各工程
３１〜３４においてそれぞれ枚葉式で所定の処理を行
う。
【００３６】副処理ライン３０を通過させて完成された
試作品ウエハを検査して、その良否を判断し、各々の処
理工程における処理ガスの種類、温度そして圧力等の条
件を変化させながら、最良の条件を求める。このように
して得られた条件を、完成品のウエハを製造するための
主処理ライン１０におけるそれぞれの処理工程にフィー
ドバックし、最適条件で完成品を能率良く処理すること
ができる。
試作品ウエハを検査して、その良否を判断し、各々の処
理工程における処理ガスの種類、温度そして圧力等の条
件を変化させながら、最良の条件を求める。このように
して得られた条件を、完成品のウエハを製造するための
主処理ライン１０におけるそれぞれの処理工程にフィー
ドバックし、最適条件で完成品を能率良く処理すること
ができる。
【００３７】このように試作品のウエハを処理するため
に、主処理ライン１０を使用して試作品のウエハを製造
していたのでは、ウエハの処理のためにかなりの時間が
かかることになるが、副処理ライン３０を使用して処理
した場合には、最終的に試作品ウエハを処理するための
処理時間が飛躍的に短縮される。つまり、例えば、バッ
チ式の低圧ＣＶＤ処理工程１３において試作品のウエハ
を処理する場合には、最小１枚の試作品を処理するため
にも、バッチ式の低圧ＣＶＤ処理装置を最適な条件で作
動させるために、１００枚程度のウエハを処理するのと
同様の処理が必要となり、その処理に４時間程度かかっ
てしまうことになる。しかしながら、低圧ＣＶＤ処理工
程３３において枚葉処理を行うと、１５分程度で試作品
のウエハを処理することができる。したがって、試作品
ウエハを何回も処理して、試行錯誤により完成品ウエハ
の処理条件を探究する際に、その時間が大幅に短縮され
ることになる。
に、主処理ライン１０を使用して試作品のウエハを製造
していたのでは、ウエハの処理のためにかなりの時間が
かかることになるが、副処理ライン３０を使用して処理
した場合には、最終的に試作品ウエハを処理するための
処理時間が飛躍的に短縮される。つまり、例えば、バッ
チ式の低圧ＣＶＤ処理工程１３において試作品のウエハ
を処理する場合には、最小１枚の試作品を処理するため
にも、バッチ式の低圧ＣＶＤ処理装置を最適な条件で作
動させるために、１００枚程度のウエハを処理するのと
同様の処理が必要となり、その処理に４時間程度かかっ
てしまうことになる。しかしながら、低圧ＣＶＤ処理工
程３３において枚葉処理を行うと、１５分程度で試作品
のウエハを処理することができる。したがって、試作品
ウエハを何回も処理して、試行錯誤により完成品ウエハ
の処理条件を探究する際に、その時間が大幅に短縮され
ることになる。
【００３８】試作品のウエハを副処理ライン３０を用い
て処理する作業を、この試作品ウエハとは種類の相違し
た完成品ウエハを主処理ライン１０で処理しながら行う
ようにしても良い。つまり、主処理ライン１０と副処理
ライン３０とを同時に作動させて、主処理ライン１０で
完成品のウエハを処理しながら、副処理ライン３０でこ
のウエハとは別の種類のウエハの試作を行うようにして
も良い。
て処理する作業を、この試作品ウエハとは種類の相違し
た完成品ウエハを主処理ライン１０で処理しながら行う
ようにしても良い。つまり、主処理ライン１０と副処理
ライン３０とを同時に作動させて、主処理ライン１０で
完成品のウエハを処理しながら、副処理ライン３０でこ
のウエハとは別の種類のウエハの試作を行うようにして
も良い。
【００３９】その場合には、主処理ライン１０のみを構
成する洗浄処理工程１１、酸化処理工程１２、および低
圧ＣＶＤ処理工程１３，１６は、完成品のウエハを複数
枚一括して処理する主被処理物専用処理部となり、リソ
グラフィ処理工程１４，１７、およびエッチング処理工
程１５は、共用枚葉処理部となる。一方、副処理ライン
３０のみを構成する洗浄処理工程３１、酸化処理工程３
２、低圧ＣＶＤ処理工程３３，３４は、副被処理物専用
処理部となる。
成する洗浄処理工程１１、酸化処理工程１２、および低
圧ＣＶＤ処理工程１３，１６は、完成品のウエハを複数
枚一括して処理する主被処理物専用処理部となり、リソ
グラフィ処理工程１４，１７、およびエッチング処理工
程１５は、共用枚葉処理部となる。一方、副処理ライン
３０のみを構成する洗浄処理工程３１、酸化処理工程３
２、低圧ＣＶＤ処理工程３３，３４は、副被処理物専用
処理部となる。
【００４０】したがって、主処理ライン１０では既に試
作が完了して量産品、例えばメモリー等の汎用品用のウ
エハを処理しながら、他の種類のウエハの試作品を副処
理ライン３０で処理することができる。この場合には、
主副両方の処理ライン１０，３０が同時に稼働した状態
となり、両方の処理ライン１０，３０に共通する共用枚
葉処理部では、試作品のウエハとメモリ等の汎用品のウ
エハとが混流した状態で処理される。
作が完了して量産品、例えばメモリー等の汎用品用のウ
エハを処理しながら、他の種類のウエハの試作品を副処
理ライン３０で処理することができる。この場合には、
主副両方の処理ライン１０，３０が同時に稼働した状態
となり、両方の処理ライン１０，３０に共通する共用枚
葉処理部では、試作品のウエハとメモリ等の汎用品のウ
エハとが混流した状態で処理される。
【００４１】さらに、主処理ライン１０と副処理ライン
３０とで何れも、既に試作が終了した完成品のウエハを
処理することもできる。例えば、主処理ライン１０では
メモリー等の汎用品のウエハを処理しながら、副処理ラ
イン３０ではゲートアレイ等のカスタムまたはセミカス
タム用のウエハを処理することができる。したがって、
この場合には、両方の処理ライン１０，３０に共通する
共用枚葉処理部では、メモリ等の汎用品用のウエハと、
ゲートアレイ等のカスタム用のウエハとの何れもが処理
され、これらが混流した状態で処理されることになる。
３０とで何れも、既に試作が終了した完成品のウエハを
処理することもできる。例えば、主処理ライン１０では
メモリー等の汎用品のウエハを処理しながら、副処理ラ
イン３０ではゲートアレイ等のカスタムまたはセミカス
タム用のウエハを処理することができる。したがって、
この場合には、両方の処理ライン１０，３０に共通する
共用枚葉処理部では、メモリ等の汎用品用のウエハと、
ゲートアレイ等のカスタム用のウエハとの何れもが処理
され、これらが混流した状態で処理されることになる。
【００４２】このように、主処理ライン１０と副処理ラ
イン３０とを何れも作動させる場合には、両方のライン
１０，３０の合流点Ａでは、主処理ライン１０の低圧Ｃ
ＶＤ処理工程１３を終了したウエハをリソグラフィ処理
工程１４に搬入するか、副処理ライン３０の低圧ＣＶＤ
処理工程３３を終了したウエハをリソグラフィ処理工程
１４に搬入するかを選択することになる。そのために、
この合流点Ａには、一方の低圧ＣＶＤ処理工程１３また
は３３から搬出されたウエハを一時的に貯留しておくた
めのストレージ部を設けるようにする。また、両方の処
理ライン１０，３０の分岐点Ｂでは、エッチング処理工
程１５を終了したウエハを、次の２つの低圧ＣＶＤ処理
工程１６と３４の何れの処理工程に搬送するかがウエハ
の種類に応じて指定される。
イン３０とを何れも作動させる場合には、両方のライン
１０，３０の合流点Ａでは、主処理ライン１０の低圧Ｃ
ＶＤ処理工程１３を終了したウエハをリソグラフィ処理
工程１４に搬入するか、副処理ライン３０の低圧ＣＶＤ
処理工程３３を終了したウエハをリソグラフィ処理工程
１４に搬入するかを選択することになる。そのために、
この合流点Ａには、一方の低圧ＣＶＤ処理工程１３また
は３３から搬出されたウエハを一時的に貯留しておくた
めのストレージ部を設けるようにする。また、両方の処
理ライン１０，３０の分岐点Ｂでは、エッチング処理工
程１５を終了したウエハを、次の２つの低圧ＣＶＤ処理
工程１６と３４の何れの処理工程に搬送するかがウエハ
の種類に応じて指定される。
【００４３】なお、主処理ライン１０と副処理ライン３
０とにおける各処理工程の順序は必ずしも一致していな
ければならないことはない。
０とにおける各処理工程の順序は必ずしも一致していな
ければならないことはない。
【００４４】図２は本発明の他の実施例の処理工程を示
す工程図であり、この場合の主処理ライン１０のエッチ
ング処理工程１５までは図１に示す処理工程と同様であ
るが、エッチング処理工程１５の次は洗浄処理工程１８
となっている。この洗浄処理工程１８では、複数枚の主
被処理物を一括して処理するバッチ処理がなされるよう
になっており、この洗浄処理としては、酸清浄法、アル
カリ洗浄法、水洗法、エッチング法等の化学的処理方法
と、超音波法等の物理的処理法があり、処理すべき表面
汚染に応じて任意に選択することができる。
す工程図であり、この場合の主処理ライン１０のエッチ
ング処理工程１５までは図１に示す処理工程と同様であ
るが、エッチング処理工程１５の次は洗浄処理工程１８
となっている。この洗浄処理工程１８では、複数枚の主
被処理物を一括して処理するバッチ処理がなされるよう
になっており、この洗浄処理としては、酸清浄法、アル
カリ洗浄法、水洗法、エッチング法等の化学的処理方法
と、超音波法等の物理的処理法があり、処理すべき表面
汚染に応じて任意に選択することができる。
【００４５】この工程の次には、ウエハはこれの中に不
純物を導入するためのイオン打ち込み(implantation)処
理工程１９に搬送される。このイオン打ち込み処理工程
１９は複数枚のウエハを一括して処理するバッチ処理と
なっている。
純物を導入するためのイオン打ち込み(implantation)処
理工程１９に搬送される。このイオン打ち込み処理工程
１９は複数枚のウエハを一括して処理するバッチ処理と
なっている。
【００４６】このイオン打ち込み処理工程１９の次は、
アニール処理工程２０であり、このアニール処理工程２
０では、イオン打ち込みが終了した後のウエハの熱処理
が行われる。アニール処理装置としては、レーザーアニ
ール処理装置、電子ビームアニール処理装置、フラッシ
ュランプアニール処理装置、熱放射アニール処理装置、
電気炉アニール処理装置等があり、任意のタイプの処理
装置が使用される。このアニール処理工程２０の次に
は、ウエハは低圧ＣＶＤ処理工程２１に搬送される。こ
の低圧ＣＶＤ処理工程２１は、低圧ＣＶＤ処理工程１３
と同様にバッチ処理による絶縁膜形成のための処理工程
であり、この処理工程の次のリソグラフィ処理工程２２
とエッチング処理工程２３では、前述した処理工程１
４，１５と同様の処理がなされる。
アニール処理工程２０であり、このアニール処理工程２
０では、イオン打ち込みが終了した後のウエハの熱処理
が行われる。アニール処理装置としては、レーザーアニ
ール処理装置、電子ビームアニール処理装置、フラッシ
ュランプアニール処理装置、熱放射アニール処理装置、
電気炉アニール処理装置等があり、任意のタイプの処理
装置が使用される。このアニール処理工程２０の次に
は、ウエハは低圧ＣＶＤ処理工程２１に搬送される。こ
の低圧ＣＶＤ処理工程２１は、低圧ＣＶＤ処理工程１３
と同様にバッチ処理による絶縁膜形成のための処理工程
であり、この処理工程の次のリソグラフィ処理工程２２
とエッチング処理工程２３では、前述した処理工程１
４，１５と同様の処理がなされる。
【００４７】このエッチング処理工程２３の次の工程
は、ＰＶＤ法つまり物理的蒸着法としてのスパッタリン
グ処理工程２４となっており、このスパッタリング処理
工程２４では主処理ライン１０を搬送されるウエハと副
処理ライン３０を搬送されるウエハとについて、枚葉処
理によってスパッタリング処理がなされる。したがっ
て、この処理工程は、主枚葉処理部および共用枚葉処理
部を構成している。このスパッタリング処理工程２４に
よりウエハには、アルミニウムあるいはその合金等から
なる導電膜による配線が形成される。このスパッタリン
グ処理方法としては、マグネトロンスパッタリング法、
反応性スパッタリング法が用いられる。
は、ＰＶＤ法つまり物理的蒸着法としてのスパッタリン
グ処理工程２４となっており、このスパッタリング処理
工程２４では主処理ライン１０を搬送されるウエハと副
処理ライン３０を搬送されるウエハとについて、枚葉処
理によってスパッタリング処理がなされる。したがっ
て、この処理工程は、主枚葉処理部および共用枚葉処理
部を構成している。このスパッタリング処理工程２４に
よりウエハには、アルミニウムあるいはその合金等から
なる導電膜による配線が形成される。このスパッタリン
グ処理方法としては、マグネトロンスパッタリング法、
反応性スパッタリング法が用いられる。
【００４８】この処理工程２４の次には、再度、リソグ
ラフィ処理工程２５とエッチング処理工程２６が枚葉処
理により行われ、次いで、洗浄処理工程２７がバッチ処
理によりなされる。この洗浄処理工程２７の次のプラズ
マＣＶＤ処理工程２８では、前述した低圧ＣＶＤ処理工
程１３，２０と同様に、絶縁膜の形成のための処理が行
われるが、このプラズマＣＶＤ処理工程２８では、減圧
下で反応性ガスのプラズマ放電分解によって薄膜を枚葉
処理により形成するようにしている。このプラズマＣＶ
Ｄ装置としては、高周波プラズマ、マイクロ波プラズ
マ、ＥＣＲプラズマ等の装置があり、これらの何れかが
使用される。したがって、このプラズマＣＶＤ処理工程
２８も、主枚葉処理部および共用枚葉処理部を構成して
いる。
ラフィ処理工程２５とエッチング処理工程２６が枚葉処
理により行われ、次いで、洗浄処理工程２７がバッチ処
理によりなされる。この洗浄処理工程２７の次のプラズ
マＣＶＤ処理工程２８では、前述した低圧ＣＶＤ処理工
程１３，２０と同様に、絶縁膜の形成のための処理が行
われるが、このプラズマＣＶＤ処理工程２８では、減圧
下で反応性ガスのプラズマ放電分解によって薄膜を枚葉
処理により形成するようにしている。このプラズマＣＶ
Ｄ装置としては、高周波プラズマ、マイクロ波プラズ
マ、ＥＣＲプラズマ等の装置があり、これらの何れかが
使用される。したがって、このプラズマＣＶＤ処理工程
２８も、主枚葉処理部および共用枚葉処理部を構成して
いる。
【００４９】上述した処理工程１１〜２８は、主被処理
物を処理するための主処理ライン１０を構成している
が、これらの処理工程が多数回種々の順序で繰り返され
てウエハの処理がなされる。
物を処理するための主処理ライン１０を構成している
が、これらの処理工程が多数回種々の順序で繰り返され
てウエハの処理がなされる。
【００５０】一方、図２に示す副処理ライン３０を構成
する処理工程３１〜３３は、図１に示す場合と同様の処
理を行っており、ホトエッチング処理工程を構成するす
るとともに副処理ライン３０をも構成するリソグラフィ
処理工程１４とエッチング処理工程１５が終了した後の
ウエハは、洗浄処理工程３５に搬送されて、ここで枚葉
処理によって洗浄処理される。
する処理工程３１〜３３は、図１に示す場合と同様の処
理を行っており、ホトエッチング処理工程を構成するす
るとともに副処理ライン３０をも構成するリソグラフィ
処理工程１４とエッチング処理工程１５が終了した後の
ウエハは、洗浄処理工程３５に搬送されて、ここで枚葉
処理によって洗浄処理される。
【００５１】この洗浄処理工程３５が終了した後の副被
処理物としてのウエハは、バッチ式の洗浄処理工程１８
に対応する枚葉式の洗浄処理工程に搬入されてここで洗
浄処理がなされた後に、バッチ処理によるイオン打ち込
み処理工程１９に対応する枚葉式のイオン打ち込み処理
工程３６に搬送されて、ここでイオンの打ち込みがなさ
れる。次いで、ウエハはバッチ処理されるアニール処理
工程２０に対応する枚葉式のアニール処理工程３７に搬
送され、ここでアニール処理が行われ、さらに、バッチ
式の低圧ＣＶＤ処理工程２１に対応する枚葉式の低圧Ｃ
ＶＤ処理工程３８に搬送されて、ここで枚葉処理により
絶縁膜の形成がなされる。
処理物としてのウエハは、バッチ式の洗浄処理工程１８
に対応する枚葉式の洗浄処理工程に搬入されてここで洗
浄処理がなされた後に、バッチ処理によるイオン打ち込
み処理工程１９に対応する枚葉式のイオン打ち込み処理
工程３６に搬送されて、ここでイオンの打ち込みがなさ
れる。次いで、ウエハはバッチ処理されるアニール処理
工程２０に対応する枚葉式のアニール処理工程３７に搬
送され、ここでアニール処理が行われ、さらに、バッチ
式の低圧ＣＶＤ処理工程２１に対応する枚葉式の低圧Ｃ
ＶＤ処理工程３８に搬送されて、ここで枚葉処理により
絶縁膜の形成がなされる。
【００５２】さらに、この低圧ＣＶＤ処理工程３８を終
了したウエハは、主枚葉処理部および共用枚葉処理部と
してのリソグラフィ処理工程２２〜エッチング処理工程
２６を終了した後に、洗浄処理工程２６に対応する洗浄
処理工程３９においてウエハは洗浄処理がなされる。
了したウエハは、主枚葉処理部および共用枚葉処理部と
してのリソグラフィ処理工程２２〜エッチング処理工程
２６を終了した後に、洗浄処理工程２６に対応する洗浄
処理工程３９においてウエハは洗浄処理がなされる。
【００５３】このように、処理工程３１〜３９と、リソ
グラフィ処理工程１４，２２，２５と、エッチィング処
理工程１５，２３，２６と、プラズマＣＶＤ処理工程２
８とにより副処理ライン３０が構成されており、この副
処理ライン３０を構成する複数の処理工程が多数回繰り
返されることにより、この副処理ライン３０を搬送され
るウエハに対する処理が完了する。
グラフィ処理工程１４，２２，２５と、エッチィング処
理工程１５，２３，２６と、プラズマＣＶＤ処理工程２
８とにより副処理ライン３０が構成されており、この副
処理ライン３０を構成する複数の処理工程が多数回繰り
返されることにより、この副処理ライン３０を搬送され
るウエハに対する処理が完了する。
【００５４】図２に示す処理工程を有する処理装置にあ
っても、図１に示す場合と同様に、主処理ライン１０を
完成品のウエハを量産するためのラインとして構築し、
副処理ライン３０をその完成品のウエハを試作するため
の処理ラインとして使用することができる。
っても、図１に示す場合と同様に、主処理ライン１０を
完成品のウエハを量産するためのラインとして構築し、
副処理ライン３０をその完成品のウエハを試作するため
の処理ラインとして使用することができる。
【００５５】さらに、主処理ライン１０で完成品のウエ
ハの処理を行いながら、副処理ライン３０ではこの完成
品のウエハとは相違した種類の試作品のウエハを処理す
るようにしても良く、主処理ライン１０でメモリー等の
汎用品用のウエハを処理する一方、副処理ライン３０で
ロジックもしくはゲートアレイ等のカスタム品ないしセ
ミカスタム品用のウエハを混流させて同時に処理するよ
うにしても良い。
ハの処理を行いながら、副処理ライン３０ではこの完成
品のウエハとは相違した種類の試作品のウエハを処理す
るようにしても良く、主処理ライン１０でメモリー等の
汎用品用のウエハを処理する一方、副処理ライン３０で
ロジックもしくはゲートアレイ等のカスタム品ないしセ
ミカスタム品用のウエハを混流させて同時に処理するよ
うにしても良い。
【００５６】図３は図１および図２に示したウエハ処理
工程を実行するために、クリーンルーム内にレイアウト
されたショップの具体例を示す図である。
工程を実行するために、クリーンルーム内にレイアウト
されたショップの具体例を示す図である。
【００５７】クリーンルーム内には、酸化処理領域４
１，低圧ＣＶＤ処理領域４２，アニール処理領域４３，
リソグラフィ処理領域４４，エッチング処理領域４５，
洗浄処理領域４６，スパッタリング処理領域４７，プラ
ズマＣＶＤ処理領域４８，イオン打ち込み処理領域４９
が配置されている。
１，低圧ＣＶＤ処理領域４２，アニール処理領域４３，
リソグラフィ処理領域４４，エッチング処理領域４５，
洗浄処理領域４６，スパッタリング処理領域４７，プラ
ズマＣＶＤ処理領域４８，イオン打ち込み処理領域４９
が配置されている。
【００５８】酸化処理領域４１には、複数台のバッチ式
酸化処理装置４１ａと１台の枚葉式酸化処理装置４１ｂ
とが設けられ、低圧ＣＶＤ処理領域４２には、複数台の
バッチ式低圧ＣＶＤ処理装置４２ａと１台の枚葉式低圧
ＣＶＤ処理装置４２ｂとが設けられ、さらにアニール処
理領域４３には、複数台のバッチ式アニール処理装置４
３ａと枚葉式アニール処理装置４３ｂが設けられてい
る。
酸化処理装置４１ａと１台の枚葉式酸化処理装置４１ｂ
とが設けられ、低圧ＣＶＤ処理領域４２には、複数台の
バッチ式低圧ＣＶＤ処理装置４２ａと１台の枚葉式低圧
ＣＶＤ処理装置４２ｂとが設けられ、さらにアニール処
理領域４３には、複数台のバッチ式アニール処理装置４
３ａと枚葉式アニール処理装置４３ｂが設けられてい
る。
【００５９】リソグラフィ処理領域４４には、全てが枚
葉式となった複数台のリソグラフィ処理装置４４ｂが設
けられ、同様に、エッチング処理領域４５には、全てが
枚葉式となった複数台のエッチング処理装置４５ｂが設
けられており、さらに洗浄処理領域４６には、複数台の
バッチ式洗浄処理装置４６ａと枚葉式洗浄処理装置４６
ｂとが設けられている。
葉式となった複数台のリソグラフィ処理装置４４ｂが設
けられ、同様に、エッチング処理領域４５には、全てが
枚葉式となった複数台のエッチング処理装置４５ｂが設
けられており、さらに洗浄処理領域４６には、複数台の
バッチ式洗浄処理装置４６ａと枚葉式洗浄処理装置４６
ｂとが設けられている。
【００６０】そして、スパッタリング処理領域４７に
は、全てが枚葉式となった複数台のスパッタリング処理
装置４７ｂが設けられ、プラズマＣＶＤ処理領域４８に
は、同様に、全てが枚葉式となった複数台のプラズマＣ
ＶＤ処理装置４８ｂが設けられ、イオン打ち込み処理領
域４９には、バッチ式イオン打ち込み装置４９ａと枚葉
式イオン打ち込み装置４９ｂとが設けられている。それ
ぞれの処理領域において、複数台のバッチ式の装置と複
数台の枚葉式の装置とが設けられているが、これは処理
能力を考慮したためであり、１台ずつ設けるようにして
も良い。
は、全てが枚葉式となった複数台のスパッタリング処理
装置４７ｂが設けられ、プラズマＣＶＤ処理領域４８に
は、同様に、全てが枚葉式となった複数台のプラズマＣ
ＶＤ処理装置４８ｂが設けられ、イオン打ち込み処理領
域４９には、バッチ式イオン打ち込み装置４９ａと枚葉
式イオン打ち込み装置４９ｂとが設けられている。それ
ぞれの処理領域において、複数台のバッチ式の装置と複
数台の枚葉式の装置とが設けられているが、これは処理
能力を考慮したためであり、１台ずつ設けるようにして
も良い。
【００６１】これらの各領域４１〜４９には、図示しな
い搬送ロボットないし作業者によりウエハが搬送される
ようになっており、図１および図２に示した主処理ライ
ン１０と副処理ライン３０が構成されている。したがっ
て、図２に示す主処理ライン１０の工程順でウエハを処
理する場合、つまり汎用品用のウエハを処理する場合に
は、図２に示す順序でウエハを搬送する。このウエハに
ついては、各処理領域４１〜４９のうちバッチ処理で処
理する処理装置を有する領域では、必ずバッチ処理で処
理する装置に搬送する。なお、図３にあっては、図１に
示す処理ラインのうち、主処理ライン１０のみが作図の
便宜から示されている。
い搬送ロボットないし作業者によりウエハが搬送される
ようになっており、図１および図２に示した主処理ライ
ン１０と副処理ライン３０が構成されている。したがっ
て、図２に示す主処理ライン１０の工程順でウエハを処
理する場合、つまり汎用品用のウエハを処理する場合に
は、図２に示す順序でウエハを搬送する。このウエハに
ついては、各処理領域４１〜４９のうちバッチ処理で処
理する処理装置を有する領域では、必ずバッチ処理で処
理する装置に搬送する。なお、図３にあっては、図１に
示す処理ラインのうち、主処理ライン１０のみが作図の
便宜から示されている。
【００６２】一方、副処理ライン３０の工程順でウエハ
を処理する場合、つまり試作品用のウエハあるいはカス
タム品用のウエハを処理する場合には、図示する順次で
ウエハを搬送することになるが、その場合には、枚葉処
理がなされる装置にウエハを搬送することになる。
を処理する場合、つまり試作品用のウエハあるいはカス
タム品用のウエハを処理する場合には、図示する順次で
ウエハを搬送することになるが、その場合には、枚葉処
理がなされる装置にウエハを搬送することになる。
【００６３】図１および図２に示す処理工程では、主処
理ライン１０と副処理ライン３０は、それぞれ同一の順
序でウエハに対する処理を行っているが、搬送経路を相
違させることによって、主処理ライン１０と副処理ライ
ン３０とを相互に相違させた順序で処理を行うようにし
ても良い。この処理方式は、特に、主処理ライン１０と
副処理ライン３０を共に作動させて、混流処理を行う場
合に適用される。
理ライン１０と副処理ライン３０は、それぞれ同一の順
序でウエハに対する処理を行っているが、搬送経路を相
違させることによって、主処理ライン１０と副処理ライ
ン３０とを相互に相違させた順序で処理を行うようにし
ても良い。この処理方式は、特に、主処理ライン１０と
副処理ライン３０を共に作動させて、混流処理を行う場
合に適用される。
【００６４】酸化処理領域４１のように１つの処理領域
に、主処理ライン１０を構成するバッチ式の処理装置と
副処理ライン３０を構成する枚葉式の処理装置とが共に
設けられている領域には、搬入端部にウエハを仕分けす
る分岐ステージ４１ｓ〜４３ｓ，４６ｓ，４９ｓが設け
られている。また、それぞれの処理領域において搬入さ
れたウエハを何れの装置によって処理するかは、図示し
ないホストコンピュータからの指令等により指示され
る。
に、主処理ライン１０を構成するバッチ式の処理装置と
副処理ライン３０を構成する枚葉式の処理装置とが共に
設けられている領域には、搬入端部にウエハを仕分けす
る分岐ステージ４１ｓ〜４３ｓ，４６ｓ，４９ｓが設け
られている。また、それぞれの処理領域において搬入さ
れたウエハを何れの装置によって処理するかは、図示し
ないホストコンピュータからの指令等により指示され
る。
【００６５】図４はクリーンルーム内にレイアウトされ
たショップの他の具体例を示す図であり、図３に示され
た部位と共通する部位には同一の符号が付されている。
たショップの他の具体例を示す図であり、図３に示され
た部位と共通する部位には同一の符号が付されている。
【００６６】図示するように、それぞれ枚葉式の処理装
置のみからなるリソグラフィ処理領域４４，エッチング
処理領域４５，スパッタリング処理領域４７，プラズマ
ＣＶＤ処理領域４８を内側として配列されている。そし
て、これらの領域を取り囲むように、酸化処理領域４
１，低圧ＣＶＤ処理領域４２，アニール処理処理領域４
３，洗浄処理領域４６，イオン打ち込み処理領域４９が
配置されている。これらの領域は、全てバッチ式の処理
装置が設けられており、それぞれの領域に隣接して枚葉
式の処理装置４１ｂ〜４３ｂ，４６ｂ，４９ｂが配置さ
れている。
置のみからなるリソグラフィ処理領域４４，エッチング
処理領域４５，スパッタリング処理領域４７，プラズマ
ＣＶＤ処理領域４８を内側として配列されている。そし
て、これらの領域を取り囲むように、酸化処理領域４
１，低圧ＣＶＤ処理領域４２，アニール処理処理領域４
３，洗浄処理領域４６，イオン打ち込み処理領域４９が
配置されている。これらの領域は、全てバッチ式の処理
装置が設けられており、それぞれの領域に隣接して枚葉
式の処理装置４１ｂ〜４３ｂ，４６ｂ，４９ｂが配置さ
れている。
【００６７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００６８】たとえば、被処理物の処理順序は図示した
処理順序に限定されることなく、任意の順序に設定する
ことが可能であり、主被処理物と副被処理物とで処理順
序を相違させるようにしても良い。
処理順序に限定されることなく、任意の順序に設定する
ことが可能であり、主被処理物と副被処理物とで処理順
序を相違させるようにしても良い。
【００６９】以上の説明では主として本発明者によって
なされた発明をその利用分野である半導体ウエハの処理
工程つまり前処理工程に適用した場合について説明した
が、これに限定されるものではなく、同一の処理をバッ
チ処理と枚葉処理とを区分けすることができる処理技術
に対してであれば、どのような被処理物に対しても適用
できる。
なされた発明をその利用分野である半導体ウエハの処理
工程つまり前処理工程に適用した場合について説明した
が、これに限定されるものではなく、同一の処理をバッ
チ処理と枚葉処理とを区分けすることができる処理技術
に対してであれば、どのような被処理物に対しても適用
できる。
【００７０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７１】(1).量産される被処理物を処理する主処理
ラインを構成する枚葉式の複数の処理部を利用して、試
作品の被処理物を処理することができるので、試作品を
全て枚葉式の処理部からなる処理部で処理するようにし
たことから、迅速に短時間で試作品を処理することがで
きる。
ラインを構成する枚葉式の複数の処理部を利用して、試
作品の被処理物を処理することができるので、試作品を
全て枚葉式の処理部からなる処理部で処理するようにし
たことから、迅速に短時間で試作品を処理することがで
きる。
【００７２】(2).したがって、副処理ラインでの試作結
果のデータを迅速に主処理ラインにフィードバックさせ
ることができ、主処理ラインの立ち上がりを迅速化させ
ることができる。
果のデータを迅速に主処理ラインにフィードバックさせ
ることができ、主処理ラインの立ち上がりを迅速化させ
ることができる。
【００７３】(3).主処理ラインにおいて完成品の被処理
物を処理しながら、副処理ラインでその完成品とは種類
の異なる試作品を処理することができるので、完成品と
これとは別種の試作品を同時に処理することができるこ
とになり、処理能率が大幅に向上する。
物を処理しながら、副処理ラインでその完成品とは種類
の異なる試作品を処理することができるので、完成品と
これとは別種の試作品を同時に処理することができるこ
とになり、処理能率が大幅に向上する。
【００７４】(4).主処理ラインと副処理ラインとにおい
てそれぞれ種類が異なる別の完成品を同時に混流させて
処理することができ、同一の処理装置を最大限利用して
効率良く複数の製品を処理することができる。
てそれぞれ種類が異なる別の完成品を同時に混流させて
処理することができ、同一の処理装置を最大限利用して
効率良く複数の製品を処理することができる。
【図１】本発明の一実施例の処理装置による処理工程の
一部を示す工程図である。
一部を示す工程図である。
【図２】本発明の他の実施例の処理工程の一部を示す工
程図である。
程図である。
【図３】本発明の一実施例の処理装置のレイアウトを示
す平面図である。
す平面図である。
【図４】本発明の他の実施例の処理装置のレイアウトを
示す平面図である。
示す平面図である。
１０ 主処理ライン ３０ 副処理ライン １１，１８，２７ バッチ式の洗浄処理工程 １２ バッチ式の酸化処理工程 １３，１６，２１ バッチ式の低圧ＣＶＤ処理工程 １４，１７，２２，２５ ソリグラフィ処理工程 １５，２３，２６ エッチング処理工程 １９ バッチ式のイオン打ち込み処理工程 ２０ バッチ式のアニール処理工程 ２４ バッチ式のスパッタリング処理工程 ２８ バッチ式のプラズマＣＶＤ処理工程 ３１，３５，３９ 枚葉式の洗浄処理工程 ３２ 枚葉式の酸化処理工程 ３３，３４，３８ 枚葉式の低圧ＣＶＤ処理工程 ３６ 枚葉式のイオン打ち込み処理工程 ３７ 枚葉式のアニール処理工程 ４１ 酸化処理領域 ４１ａ バッチ式酸化処理装置 ４１ｂ 枚葉式酸化処理装置 ４２ 低圧ＣＶＤ処理領域 ４２ａ バッチ式低圧ＣＶＤ処理装置 ４２ｂ 枚葉式低圧ＣＶＤ処理装置 ４３ アニール処理領域 ４３ａ バッチ式アニール処理領域 ４３ｂ 枚葉式アニール処理装置 ４４ リソグラフィ処理領域 ４４ｂ 枚葉式リソグラフィ処理装置 ４５ エッチング処理領域 ４５ｂ 枚葉式エッチング処理装置 ４６ 洗浄処理領域 ４６ａ バッチ式洗浄処理装置 ４６ｂ 枚葉式洗浄処理装置 ４７ スパッタリング処理領域 ４７ｂ 枚葉式スパッタリング処理装置 ４８ プラズマＣＶＤ処理領域 ４８ｂ 枚葉式プラズマＣＶＤ処理装置 ４９ イオン打ち込み処理領域 ４９ａ バッチ式イオン打ち込み処理装置 ４９ｂ 枚葉式イオン打ち込み処理装置
Claims (7)
- 【請求項１】 それぞれ複数枚の主被処理物を一括して
処理する複数の主一括処理部と、それぞれ最小単位枚数
の被処理物を処理する複数の主枚葉処理部とにより構成
され、前記主一括処理部と前記主枚葉処理部とに所定の
順序で搬送して主被処理物に所定の処理を行う主処理ラ
インと、 前記それぞれの主一括処理部に対応した処理を最小単位
枚数の副被処理物に対して施す複数の副処理部と前記主
枚葉処理部とにより構成され、前記副処理部と前記主枚
葉処理部とに所定の順序で副被処理物を搬送して前記主
被処理物に対応した処理を前記副被処理物について行う
副処理ラインとを有することを特徴とする処理装置。 - 【請求項２】 主被処理物とこれに相違した種類の副被
処理物とを混流させて処理する処理装置であって、 それぞれ複数枚の主被処理物を一括して処理する複数の
主被処理物専用処理部と、前記主被処理物を最小単位枚
数毎に区分して処理するとともに最小単位枚数の前記副
被処理物を処理する共用枚葉処理部とにより構成され、
前記主被処理物専用処理部と前記共用枚葉処理部とに前
記主被処理物を所定の順序で搬送して前記主被処理物に
所定の処理を行う主処理ラインと、 それぞれ最小単位枚数の副被処理物に対して所定の処理
を施す副被処理物専用処理部と前記共用枚葉処理部とに
より構成され、前記副被処理物専用処理部と前記共用枚
葉処理部とに前記副被処理物に所定の順序で搬送して前
記副被処理物に所定の処理を行う副処理ラインとを有
し、 前記主被処理物と前記副被処理物とを混流させて処理を
行うようにしたことを特徴とする処理装置。 - 【請求項３】 前記主被処理物は量産される半導体ウエ
ハであり、前記副被処理物は量産される前記半導体ウエ
ハの試作段階の半導体ウエハであることを特徴とする請
求項１記載の処理装置。 - 【請求項４】 前記主被処理物はメモリー等の汎用品用
の半導体ウエハであり、前記副被処理物はロジックもし
くはゲートアレイ等のカスタム品用の半導体ウエハまた
は前記汎用品用の半導体ウエハ以外の種類の試作用の半
導体ウエハであることを特徴とする請求項２記載の処理
装置。 - 【請求項５】 前記主一括処理部および主被処理物専用
処理部は、半導体ウエハの表面を酸化する酸化処理部お
よび半導体ウエハの表面に薄膜を形成する低圧ＣＶＤ処
理部等の成膜処理を行い、前記副処理部および前記副被
処理物専用処理部は、半導体ウエハの表面にリソグラフ
ィ処理およびエッチング処理を行うことを特徴とする請
求項１または２の何れかに記載の処理装置。 - 【請求項６】 それぞれ複数枚の被処理物を一括して処
理するバッチ式の複数の一括処理装置と、それぞれ最小
単位枚数の被処理物を処理する枚葉式の複数の枚葉処理
装置と、前記バッチ式の一括処理装置に対応して同様の
処理を行う枚葉式の副処理装置とを有する処理装置に対
して、前記枚葉処理装置と前記副処理装置とに所定の順
序で被処理物を搬送して全て枚葉式の処理装置において
被処理物を処理する処理工程を有する処理方法。 - 【請求項７】 それぞれ複数枚の主被処理物を一括して
処理する複数の主被処理物専用処理装置と、前記主被処
理物を最小単位枚数毎に区分して処理するとともに最小
単位枚数の副被処理物を処理する共用枚葉処理装置とに
より構成される主処理ラインに対して主被処理物を搬送
して所定の順序で前記主被処理物を処理する主被処理物
の主被処理物処理工程と、 前記主被処理専用処理装置に対応した処理を最小単位枚
数の副被処理物に対して施す副被処理物専用処理装置
と、前記共用枚葉処理装置とにより構成される副処理ラ
インに対して副処理物を搬送して所定の順序で前記副被
処理物を処理する副被処理物処理工程とを有し、前記主
被処理物と前記副被処理物とを混流させて処理を行うよ
うにしたことを特徴とする処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6002575A JPH07211605A (ja) | 1994-01-14 | 1994-01-14 | 処理装置および処理方法 |
| KR1019950000242A KR100331999B1 (ko) | 1994-01-14 | 1995-01-09 | 처리장치및처리방법 |
| US08/371,139 US6190424B1 (en) | 1994-01-14 | 1995-01-11 | Process for fabricating two different types of wafers in a semiconductor wafer production line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6002575A JPH07211605A (ja) | 1994-01-14 | 1994-01-14 | 処理装置および処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211605A true JPH07211605A (ja) | 1995-08-11 |
Family
ID=11533179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6002575A Pending JPH07211605A (ja) | 1994-01-14 | 1994-01-14 | 処理装置および処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6190424B1 (ja) |
| JP (1) | JPH07211605A (ja) |
| KR (1) | KR100331999B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261546A (ja) * | 2005-03-18 | 2006-09-28 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472327B2 (en) * | 1999-08-03 | 2002-10-29 | Advanced Micro Devices, Inc. | Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication |
| US6427095B1 (en) * | 2000-05-12 | 2002-07-30 | Advanced Micro Devices, Inc. | Universal multi-tool adapter for reconfiguring a wafer processing line |
| US8084400B2 (en) * | 2005-10-11 | 2011-12-27 | Intermolecular, Inc. | Methods for discretized processing and process sequence integration of regions of a substrate |
| KR100761576B1 (ko) * | 2004-12-24 | 2007-09-27 | 다이닛뽕스크린 세이조오 가부시키가이샤 | 기판 처리장치 |
| US7902063B2 (en) * | 2005-10-11 | 2011-03-08 | Intermolecular, Inc. | Methods for discretized formation of masking and capping layers on a substrate |
| EP1994550A4 (en) * | 2006-02-10 | 2012-01-11 | Intermolecular Inc | METHOD AND DEVICE FOR COMBINATORY VARIANT MATERIALS, UNIT PROCESS AND PROCESS PROCESS |
| US7738987B2 (en) * | 2006-11-28 | 2010-06-15 | Tokyo Electron Limited | Device and method for controlling substrate processing apparatus |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089862A (en) * | 1986-05-12 | 1992-02-18 | Warner Jr Raymond M | Monocrystalline three-dimensional integrated circuit |
| US5264712A (en) * | 1989-03-20 | 1993-11-23 | Hitachi, Ltd. | Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same |
| US5024570A (en) * | 1988-09-14 | 1991-06-18 | Fujitsu Limited | Continuous semiconductor substrate processing system |
| US5076205A (en) * | 1989-01-06 | 1991-12-31 | General Signal Corporation | Modular vapor processor system |
| US4954453A (en) * | 1989-02-24 | 1990-09-04 | At&T Bell Laboratories | Method of producing an article comprising a multichip assembly |
| US5198387A (en) * | 1989-12-01 | 1993-03-30 | Texas Instruments Incorporated | Method and apparatus for in-situ doping of deposited silicon |
| JPH03218029A (ja) * | 1990-01-23 | 1991-09-25 | Toshiba Corp | 半導体素子の組立装置 |
| CA2017720C (en) * | 1990-05-29 | 1999-01-19 | Luc Ouellet | Sog with moisture-resistant protective capping layer |
| DE69123175T2 (de) * | 1990-05-31 | 1997-04-03 | Canon Kk | Verfahren zur Verdrahtung einer Halbleiterschaltung |
| US5495417A (en) * | 1990-08-14 | 1996-02-27 | Kabushiki Kaisha Toshiba | System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line |
| US5399531A (en) * | 1990-12-17 | 1995-03-21 | United Micrpelectronics Corporation | Single semiconductor wafer transfer method and plural processing station manufacturing system |
| US5256204A (en) * | 1991-12-13 | 1993-10-26 | United Microelectronics Corporation | Single semiconductor water transfer method and manufacturing system |
| US5697749A (en) * | 1992-07-17 | 1997-12-16 | Tokyo Electron Kabushiki Kaisha | Wafer processing apparatus |
| DE69304038T2 (de) * | 1993-01-28 | 1996-12-19 | Applied Materials Inc | Vorrichtung für ein Vakuumverfahren mit verbessertem Durchsatz |
| US5607009A (en) * | 1993-01-28 | 1997-03-04 | Applied Materials, Inc. | Method of heating and cooling large area substrates and apparatus therefor |
| US5358901A (en) * | 1993-03-01 | 1994-10-25 | Motorola, Inc. | Process for forming an intermetallic layer |
| US5513594A (en) * | 1993-10-20 | 1996-05-07 | Mcclanahan; Adolphus E. | Clamp with wafer release for semiconductor wafer processing equipment |
| US5450326A (en) * | 1994-07-06 | 1995-09-12 | Harris Corporation | Graphical display discriminant factor indicator for anomaly identification in semiconductor manufacture batch process |
-
1994
- 1994-01-14 JP JP6002575A patent/JPH07211605A/ja active Pending
-
1995
- 1995-01-09 KR KR1019950000242A patent/KR100331999B1/ko not_active Expired - Fee Related
- 1995-01-11 US US08/371,139 patent/US6190424B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261546A (ja) * | 2005-03-18 | 2006-09-28 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034401A (ko) | 1995-12-28 |
| KR100331999B1 (ko) | 2002-11-22 |
| US6190424B1 (en) | 2001-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746308B1 (en) | Dynamic lot allocation based upon wafer state characteristics, and system for accomplishing same | |
| CN108374157B (zh) | 优化的低能量/高生产率沉积系统 | |
| JPH03161929A (ja) | 連続処理エッチング方法及びその装置 | |
| KR20020010603A (ko) | 반도체 장치의 제조 방법 및 그 제조 라인 | |
| US20040216770A1 (en) | Process for rinsing and drying substrates | |
| JPWO2022150270A5 (ja) | ||
| JPH07211605A (ja) | 処理装置および処理方法 | |
| US20030136513A1 (en) | Semiconductor manufacturing apparatus | |
| KR100525274B1 (ko) | 피처리체의 데드로크판정방법, 피처리체의 데드로크회피방법 및 처리장치 | |
| CN1328759C (zh) | 半导体组件的多重间隙壁宽度的制造方法 | |
| KR101072282B1 (ko) | 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
| JP2004349508A (ja) | 基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法 | |
| KR101072330B1 (ko) | 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
| JP2000228376A (ja) | 粒状体に対するプラズマ処理方法およびプラズマ処理装置 | |
| WO2024067526A1 (zh) | 量子器件的制备方法、超导电路及量子芯片 | |
| JP2000068356A (ja) | 半導体装置の製造方法および製造装置 | |
| US6589875B1 (en) | Method of selectively processing wafer edge regions to increase wafer uniformity, and system for accomplishing same | |
| JPH06302667A (ja) | チャンバシステム | |
| US7378289B1 (en) | Method for forming photomask having test patterns in blading areas | |
| JPH0766265A (ja) | 製造装置 | |
| KR20020088001A (ko) | 반도체 소자 검사 시스템 | |
| US20030141605A1 (en) | Method of forming identifying mark on semiconductor wafer | |
| JP4005388B2 (ja) | 基板処理システム | |
| WO2004038780A1 (ja) | 半導体製造装置システム及びそれを用いた半導体装置の製造方法 | |
| JP4121770B2 (ja) | フォトマスク製造用べーキング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050607 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050701 |