JPH07211631A - 多層レジストパターン形成方法 - Google Patents
多層レジストパターン形成方法Info
- Publication number
- JPH07211631A JPH07211631A JP6192712A JP19271294A JPH07211631A JP H07211631 A JPH07211631 A JP H07211631A JP 6192712 A JP6192712 A JP 6192712A JP 19271294 A JP19271294 A JP 19271294A JP H07211631 A JPH07211631 A JP H07211631A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- resist pattern
- pattern according
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 電子ビームの露光の際、電荷蓄積効果を防止
し、整列検出誤差を低減して整列度を向上させることが
でき、シリ化工程を適用して解象度を向上させることが
できる多層レジストパターン形成方法を提供する。 【構成】 基板だけでなく、下部レジスト膜にも整列マ
ークを形成し、下部レジスト膜，中間絶縁層，上部レジ
スト膜等の表面を（＋）イオンで帯電させ、上部レジス
ト膜の露光後シリ化工程を行う。
し、整列検出誤差を低減して整列度を向上させることが
でき、シリ化工程を適用して解象度を向上させることが
できる多層レジストパターン形成方法を提供する。 【構成】 基板だけでなく、下部レジスト膜にも整列マ
ークを形成し、下部レジスト膜，中間絶縁層，上部レジ
スト膜等の表面を（＋）イオンで帯電させ、上部レジス
ト膜の露光後シリ化工程を行う。
Description
【０００１】
【産業上の利用分野】本発明は、写真エッチング工程に
関し、特に多層レジストの解像度と整列度を向上させ、
電子ビーム露光の際、電荷蓄積効果を防止することがで
きる多層レジストパターン形成方法に関する。
関し、特に多層レジストの解像度と整列度を向上させ、
電子ビーム露光の際、電荷蓄積効果を防止することがで
きる多層レジストパターン形成方法に関する。
【０００２】
【従来の技術】集積回路を作成するデザインルール（ｄ
ｅｓｉｇｎ ｒｕｌｅ）が、きびしくなるにつれ、半導
体素子の平面に存在する段差がパターン形成時の制約原
因となる。電子ビーム専用の単層レジストを用いた写真
エッチング工程により、段差を有する高集積の半導体素
子をパターニングする場合、ドライエッチングについて
の耐性が減少し、基板反射による散乱効果によって解像
度が低下していた。したがって単層レジストを用いる素
子までも、多層レジストを用いる写真エッチング工程に
より解象することとなった。
ｅｓｉｇｎ ｒｕｌｅ）が、きびしくなるにつれ、半導
体素子の平面に存在する段差がパターン形成時の制約原
因となる。電子ビーム専用の単層レジストを用いた写真
エッチング工程により、段差を有する高集積の半導体素
子をパターニングする場合、ドライエッチングについて
の耐性が減少し、基板反射による散乱効果によって解像
度が低下していた。したがって単層レジストを用いる素
子までも、多層レジストを用いる写真エッチング工程に
より解象することとなった。
【０００３】段差問題を解消するために、２層または３
層レジストを用いた多層レジスト工程が開発された。Ｍ
ＬＲ工程技術は米国特許５，１６９，４９４号、同４，
８２６，９４３号、同４，８９１，３０３号によく開示
されている。
層レジストを用いた多層レジスト工程が開発された。Ｍ
ＬＲ工程技術は米国特許５，１６９，４９４号、同４，
８２６，９４３号、同４，８９１，３０３号によく開示
されている。
【０００４】図１〜図４は従来のＭＬＲ工程を示したも
のである。まず、整列マーク（ａｌｉｇｎｍｅｎｔ ｍ
ａｒｋ）１２と段差を有する複数のセルパターン１４が
形成されたセル部分とを基板１０上に下部蒸着膜１５を
蒸着し、その絶縁膜１５上に下層レジスト膜１６、層間
絶縁膜１７および上層レジスト膜１８を順次塗布してＭ
ＬＲ膜１９を形成する（図１）。下部蒸着膜１５はポリ
シリコン膜、金属膜または酸化膜のような絶縁膜であ
る。ＭＬＲ膜１９を露光し現像して上層レジスト膜１
８′を形成する（図２）。上層レジストパターン１８′
をマスクとして中間絶縁膜１７をエッチングして、中間
絶縁膜パターン１７′を形成し（図３）、中間絶縁膜パ
ターン１７′をマスクとして下層レジスト膜１５をエッ
チングして下層レジストパターン１６′を形成する（図
４）。よってＭＬＲ膜パターン１９′が得られる。この
ＭＬＲ膜パターン１９′をマスクとして下部層である蒸
着膜１５をエッチングする。この時上層レジストパター
ン１８′は下層レジスト膜１６のエッチング時に全部除
去される。
のである。まず、整列マーク（ａｌｉｇｎｍｅｎｔ ｍ
ａｒｋ）１２と段差を有する複数のセルパターン１４が
形成されたセル部分とを基板１０上に下部蒸着膜１５を
蒸着し、その絶縁膜１５上に下層レジスト膜１６、層間
絶縁膜１７および上層レジスト膜１８を順次塗布してＭ
ＬＲ膜１９を形成する（図１）。下部蒸着膜１５はポリ
シリコン膜、金属膜または酸化膜のような絶縁膜であ
る。ＭＬＲ膜１９を露光し現像して上層レジスト膜１
８′を形成する（図２）。上層レジストパターン１８′
をマスクとして中間絶縁膜１７をエッチングして、中間
絶縁膜パターン１７′を形成し（図３）、中間絶縁膜パ
ターン１７′をマスクとして下層レジスト膜１５をエッ
チングして下層レジストパターン１６′を形成する（図
４）。よってＭＬＲ膜パターン１９′が得られる。この
ＭＬＲ膜パターン１９′をマスクとして下部層である蒸
着膜１５をエッチングする。この時上層レジストパター
ン１８′は下層レジスト膜１６のエッチング時に全部除
去される。
【０００５】
【発明が解決しようとする課題】しかしながら、電子ビ
ームを直接書入れてパターンを形成する場合の従来のＭ
ＬＲ工程は、層間絶縁膜１７のエッチングの際、電荷蓄
積効果が発生して下層レジストパターンに影響が及ぶ。
したがってＭＬＲパターン１９′の線幅が変化し、フィ
ールド偏差およびラインブリッジ等が惹起され、これに
より解像度が低下されるという問題点がある。
ームを直接書入れてパターンを形成する場合の従来のＭ
ＬＲ工程は、層間絶縁膜１７のエッチングの際、電荷蓄
積効果が発生して下層レジストパターンに影響が及ぶ。
したがってＭＬＲパターン１９′の線幅が変化し、フィ
ールド偏差およびラインブリッジ等が惹起され、これに
より解像度が低下されるという問題点がある。
【０００６】また、従来ＭＬＲ工程は露光用整列マーク
１２が下層レジスト膜１６の下方に位置するので、上層
レジスト膜を塗布した状態において、キー整列を行うこ
ととなる。したがって整列マーク１２を検出するために
は、基板１０に照射された単色光は基板１０上に形成さ
れたＭＬＲ層１９によって多重干渉を起こして最後の反
射光は検出誤差を発生し、信号歪みを招く原因となる。
多重干渉は膜厚さおよび膜間の屈折率等によって異なる
から反射光の強度および位相は段差状態に依存する。
１２が下層レジスト膜１６の下方に位置するので、上層
レジスト膜を塗布した状態において、キー整列を行うこ
ととなる。したがって整列マーク１２を検出するために
は、基板１０に照射された単色光は基板１０上に形成さ
れたＭＬＲ層１９によって多重干渉を起こして最後の反
射光は検出誤差を発生し、信号歪みを招く原因となる。
多重干渉は膜厚さおよび膜間の屈折率等によって異なる
から反射光の強度および位相は段差状態に依存する。
【０００７】したがって、マスク整列時の膜厚さの依存
性の面から、反射防止膜をレジスト上に形成することに
より光透過率を高める方法も提案された。その一例とし
て米国特許４，５５７，７９７号に開示されたものがあ
る。すなわち照射される光波長をλ、レジスト光の屈折
係数をｎとすれば、反射防止膜の屈折率ｎ′がｎに近接
すると、反射率を低めることができ、膜厚さがｋ・λ／
４ｎ′（ｋは奇数）に近接すれば近接するほど、信号検
出に効果的である。
性の面から、反射防止膜をレジスト上に形成することに
より光透過率を高める方法も提案された。その一例とし
て米国特許４，５５７，７９７号に開示されたものがあ
る。すなわち照射される光波長をλ、レジスト光の屈折
係数をｎとすれば、反射防止膜の屈折率ｎ′がｎに近接
すると、反射率を低めることができ、膜厚さがｋ・λ／
４ｎ′（ｋは奇数）に近接すれば近接するほど、信号検
出に効果的である。
【０００８】又、多層レジスト膜に適用する際、整列度
の向上のために他の方法を適用することもある。電子ビ
ームの露光時に、電荷蓄積効果を防止するために、３つ
の方法のＭＬＲ工程が米国特許４，６８３，０２４号、
同５，０３０，５４９号、同４，６４２，６７２号に開
示された。すなわち、ＭＬＲ層の中間絶縁膜を樹脂をス
ピン塗布することによりＣＤ減少を防止するものであ
り、もう１つは高分子有機質レジスト膜の表面を金属の
ような還元性物質で処理して高分子有機質レジスト膜に
パターン形成の際、電荷蓄積効果を防止する方法であ
る。また整合マークを金属膜で形成させて電荷蓄積効果
を防止する方法である。本発明は、上記問題点を解消す
るためのもので、電子ビームの露光の際、電荷蓄積効果
を防止し、整列検出誤差を低減して整列度を向上させる
ことができ、シリ化工程（ｓｉｌｙｌａｔｉｏｎ ｐｒ
ｏｃｅｓｓ）を適用して解像度を向上させることができ
る多層レジストパターン形成方法を提供することを目的
とする。
の向上のために他の方法を適用することもある。電子ビ
ームの露光時に、電荷蓄積効果を防止するために、３つ
の方法のＭＬＲ工程が米国特許４，６８３，０２４号、
同５，０３０，５４９号、同４，６４２，６７２号に開
示された。すなわち、ＭＬＲ層の中間絶縁膜を樹脂をス
ピン塗布することによりＣＤ減少を防止するものであ
り、もう１つは高分子有機質レジスト膜の表面を金属の
ような還元性物質で処理して高分子有機質レジスト膜に
パターン形成の際、電荷蓄積効果を防止する方法であ
る。また整合マークを金属膜で形成させて電荷蓄積効果
を防止する方法である。本発明は、上記問題点を解消す
るためのもので、電子ビームの露光の際、電荷蓄積効果
を防止し、整列検出誤差を低減して整列度を向上させる
ことができ、シリ化工程（ｓｉｌｙｌａｔｉｏｎ ｐｒ
ｏｃｅｓｓ）を適用して解像度を向上させることができ
る多層レジストパターン形成方法を提供することを目的
とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、表面上に段差状の複数のセルパ
ターンを有するセル部が形成されたシリコン基板上に、
１次整列マークを形成するステップと、シリコン基板上
に下部蒸着膜を形成するステップと、下部蒸着膜上に下
部レジスト膜を塗布するステップと、下部レジスト膜を
部分露光し現像して１次整列マークに対応する２次整列
マークを形成するステップと、下部レジスト膜上に中間
絶縁層を形成するステップと、中間絶縁層を陽（＋）イ
オンに帯電するステップと、上部レジスト膜を露光し、
この露光部分に潜像イメージパターンを形成するステッ
プと、シリ化工程により上部レジスト膜の表面にシリ化
層を形成するステップと、上部レジスト膜をＯ2 ＲＩＥ
法によりエッチングして上部レジストパターンを形成す
るステップと、シリ化層を除去するステップと、上部レ
ジストパターンをマスクとして中間絶縁層をパターニン
グするステップと、パターニングされた中間絶縁層をマ
スクとして下部レジスト膜をエッチングしてＭＬＲパタ
ーンを形成するステップと、を含んで構成する多層レジ
ストパターン形成方法が提供される。
めに、本発明によれば、表面上に段差状の複数のセルパ
ターンを有するセル部が形成されたシリコン基板上に、
１次整列マークを形成するステップと、シリコン基板上
に下部蒸着膜を形成するステップと、下部蒸着膜上に下
部レジスト膜を塗布するステップと、下部レジスト膜を
部分露光し現像して１次整列マークに対応する２次整列
マークを形成するステップと、下部レジスト膜上に中間
絶縁層を形成するステップと、中間絶縁層を陽（＋）イ
オンに帯電するステップと、上部レジスト膜を露光し、
この露光部分に潜像イメージパターンを形成するステッ
プと、シリ化工程により上部レジスト膜の表面にシリ化
層を形成するステップと、上部レジスト膜をＯ2 ＲＩＥ
法によりエッチングして上部レジストパターンを形成す
るステップと、シリ化層を除去するステップと、上部レ
ジストパターンをマスクとして中間絶縁層をパターニン
グするステップと、パターニングされた中間絶縁層をマ
スクとして下部レジスト膜をエッチングしてＭＬＲパタ
ーンを形成するステップと、を含んで構成する多層レジ
ストパターン形成方法が提供される。
【００１０】
【実施例】以下、本発明の多層レジストパターン形成方
法の実施例を図面に基づいて詳述する。図５〜図１２
は、本発明の第１実施例による多層レジストパターンの
形成工程図である。１次整列マーク２２を有する整列部
２１と、段差状の複数のセルパターン２４を有するセル
部２３とが表面に形成されたシリコン基板２０の上に金
属膜または絶縁膜のような下部蒸着膜２５を蒸着する。
法の実施例を図面に基づいて詳述する。図５〜図１２
は、本発明の第１実施例による多層レジストパターンの
形成工程図である。１次整列マーク２２を有する整列部
２１と、段差状の複数のセルパターン２４を有するセル
部２３とが表面に形成されたシリコン基板２０の上に金
属膜または絶縁膜のような下部蒸着膜２５を蒸着する。
【００１１】下部蒸着膜２５上に下部レジスト膜２６を
２００００Å程度厚で塗布する（図５）。下部レジスト
膜２６はパターン感光可能の有機質レジスト膜である。
露光用マスク２７を整列した後セル部２３を遮光膜２８
で遮蔽した状態で、下部レジスト膜２６を部分露光し現
像する。したがって整列部２１に対応する下部レジスト
膜２６の表面には凹凸面を有する２次整列マーク２９が
形成される（図６）。中間絶縁層３０として、ＳＯＧ膜
やＰＥＯＸＩＤＥ膜を基板全面に１５００Å程度厚で塗
布する。
２００００Å程度厚で塗布する（図５）。下部レジスト
膜２６はパターン感光可能の有機質レジスト膜である。
露光用マスク２７を整列した後セル部２３を遮光膜２８
で遮蔽した状態で、下部レジスト膜２６を部分露光し現
像する。したがって整列部２１に対応する下部レジスト
膜２６の表面には凹凸面を有する２次整列マーク２９が
形成される（図６）。中間絶縁層３０として、ＳＯＧ膜
やＰＥＯＸＩＤＥ膜を基板全面に１５００Å程度厚で塗
布する。
【００１２】電子ビームの露光時に電荷蓄積効果を防止
するために、Ｏ2（＋） アッシング（ａｓｈｉｎｇ）を
３００〜７００ｍＴ気圧、１００〜７００Ｗ高周波パワ
ーおよび２５℃の温度条件で施す。ここに、Ｏ2 + の代
わりにＨ+ も用いられる。また、この場合のイオン注入
条件は、１０〜７０ＫｅＶの加速電圧と１×１０14〜１
×１０18ions／cm2 のドーズ量である。中間絶縁層３０
の表面は（＋）帯電性を有することとなる（図７）。
するために、Ｏ2（＋） アッシング（ａｓｈｉｎｇ）を
３００〜７００ｍＴ気圧、１００〜７００Ｗ高周波パワ
ーおよび２５℃の温度条件で施す。ここに、Ｏ2 + の代
わりにＨ+ も用いられる。また、この場合のイオン注入
条件は、１０〜７０ＫｅＶの加速電圧と１×１０14〜１
×１０18ions／cm2 のドーズ量である。中間絶縁層３０
の表面は（＋）帯電性を有することとなる（図７）。
【００１３】上部レジスト膜３１を中間絶縁層３０上に
塗布してＭＬＲ膜３２を形成し（図８）、遮光膜を用い
ず、露光用マスク３３だけを用いて露光する（図９）。
上部レジスト膜３１は露光部分３１−１と非露光部分３
１−２とに分けられ、セル部２３および整列部２１の該
当パターン部分、すなわち露光部分３１−１には潜像イ
メージパターン３４が形成される。上部レジスト膜３１
はパターン感光可能のポジチブ有機質レジスト膜であ
る。
塗布してＭＬＲ膜３２を形成し（図８）、遮光膜を用い
ず、露光用マスク３３だけを用いて露光する（図９）。
上部レジスト膜３１は露光部分３１−１と非露光部分３
１−２とに分けられ、セル部２３および整列部２１の該
当パターン部分、すなわち露光部分３１−１には潜像イ
メージパターン３４が形成される。上部レジスト膜３１
はパターン感光可能のポジチブ有機質レジスト膜であ
る。
【００１４】露光した後、ＨＭＤＳ（ｈｅｘａ ｍｅｔ
ｈｙｌ ｄｉｓｉｌａｚａｎｅ）の雰囲気においてシリ
化工程を行う（図１０）。シリコン原子が、露光された
レジスト膜３１−１の表面に拡散されてシリ化層３５が
形成する。このシリ化工程の目的は上部レジスト膜３１
の解像度を改善しようとすることである。シリ化層３５
はシリコン含有層として、Ｏ2 乾式エッチングの際エッ
チングマスクとして用いる。
ｈｙｌ ｄｉｓｉｌａｚａｎｅ）の雰囲気においてシリ
化工程を行う（図１０）。シリコン原子が、露光された
レジスト膜３１−１の表面に拡散されてシリ化層３５が
形成する。このシリ化工程の目的は上部レジスト膜３１
の解像度を改善しようとすることである。シリ化層３５
はシリコン含有層として、Ｏ2 乾式エッチングの際エッ
チングマスクとして用いる。
【００１５】Ｏ2 ＲＩＥ法により非露光されたレジスト
膜３１−２をドライエッチングして上部レジストパター
ン３１′を形成する（図１１）。シリコン含有層である
シリ化層３５はＯ2 乾式エッチングの際、酸化膜に変化
されてＯ2 ＲＩＥに対する抵抗性が増大し、これにより
シリ化層３５はエッチングマスクとして用いて露光され
たレジスト膜３１−１を除いた非露光部分３１−２のみ
が選択的に除去される。
膜３１−２をドライエッチングして上部レジストパター
ン３１′を形成する（図１１）。シリコン含有層である
シリ化層３５はＯ2 乾式エッチングの際、酸化膜に変化
されてＯ2 ＲＩＥに対する抵抗性が増大し、これにより
シリ化層３５はエッチングマスクとして用いて露光され
たレジスト膜３１−１を除いた非露光部分３１−２のみ
が選択的に除去される。
【００１６】シリ化層３５を除去し、上部レジストパタ
ーン３１′をマスクとして中間絶縁層３０をエッチング
し（図１２）、中間絶縁層３０をマスクとして下部レジ
スト膜２６をエッチングしてＭＬＲパターン３２′を形
成する。
ーン３１′をマスクとして中間絶縁層３０をエッチング
し（図１２）、中間絶縁層３０をマスクとして下部レジ
スト膜２６をエッチングしてＭＬＲパターン３２′を形
成する。
【００１７】したがって、シリコン基板２０上に整列マ
ーク２２を形成するだけでなく、この整列マーク２２に
対応する下部レジスト膜２６の表面上にも整列マーク２
９を形成して、上部レジスト膜を塗布した後、整列の際
２個の整列マークが全て整列可能となって整列度を向上
させる。また中間絶縁層３０の表面に（＋）帯電性を有
するから電子ビームの露光時に電荷蓄積効果が防止され
る。そして、シリ化工程により上部レジスト膜上にシリ
化層を形成することにより解像度が向上する。
ーク２２を形成するだけでなく、この整列マーク２２に
対応する下部レジスト膜２６の表面上にも整列マーク２
９を形成して、上部レジスト膜を塗布した後、整列の際
２個の整列マークが全て整列可能となって整列度を向上
させる。また中間絶縁層３０の表面に（＋）帯電性を有
するから電子ビームの露光時に電荷蓄積効果が防止され
る。そして、シリ化工程により上部レジスト膜上にシリ
化層を形成することにより解像度が向上する。
【００１８】図１４〜図２２は、本発明の第２実施例に
よる多層レジストパターンの形成工程図である。この方
法は、第１実施例のものに類似であるので、同部分につ
いて同符号を付けて説明する。シリコン基板２０上に整
列マーク２２を有する整列部２１を形成し、かつセル部
２３内においても整列マーク２２′を有する整列部２
１′を形成する（図１４）。
よる多層レジストパターンの形成工程図である。この方
法は、第１実施例のものに類似であるので、同部分につ
いて同符号を付けて説明する。シリコン基板２０上に整
列マーク２２を有する整列部２１を形成し、かつセル部
２３内においても整列マーク２２′を有する整列部２
１′を形成する（図１４）。
【００１９】したがって、シリコン基板２０上の整列部
２１の整列マーク２２に対応する下部レジスト膜２６の
表面上にも整列マーク２９を形成し、かつセル部２３お
よびセル部２３内の整列部２１′に対応する下部レジス
ト膜２６の表面においても整列部２９−１，２９−２を
形成する（図１５）。すなわち第２実施例においては、
ブレード２８を用いずに、露光用マスク２７のみを用い
て下部レジスト膜２６を露光し現像して下部レジスト膜
２６の表面に整列マーク２９，２９−１，２９−２を形
成する。下部レジスト膜を形成した後の工程は、第１実
施例の場合と同様である。第２実施例では、セル部２３
内にも整列マーク２２′を形成することにより整列検出
の誤差をさらに減少させることができるから、第１実施
例より微細パターン形成に有利である。
２１の整列マーク２２に対応する下部レジスト膜２６の
表面上にも整列マーク２９を形成し、かつセル部２３お
よびセル部２３内の整列部２１′に対応する下部レジス
ト膜２６の表面においても整列部２９−１，２９−２を
形成する（図１５）。すなわち第２実施例においては、
ブレード２８を用いずに、露光用マスク２７のみを用い
て下部レジスト膜２６を露光し現像して下部レジスト膜
２６の表面に整列マーク２９，２９−１，２９−２を形
成する。下部レジスト膜を形成した後の工程は、第１実
施例の場合と同様である。第２実施例では、セル部２３
内にも整列マーク２２′を形成することにより整列検出
の誤差をさらに減少させることができるから、第１実施
例より微細パターン形成に有利である。
【００２０】図２３〜３１は、本発明の第３実施例によ
る多層レジストパターンの形成工程図である。この方法
においても、同部分について同符号を付けて説明する。
整列マーク２２を有する整列部２１と、段差状の複数の
セルパターン２４を有するセル部２３が表面上に形成さ
れたシリコン基板２０上に、下部蒸着膜２５を蒸着す
る。下部蒸着膜２５上に下部レジスト膜２６を塗布する
（図２３）。露光用マスク２７を整列させた後ブレード
２８を用いて選択的に露光し現像して整列マーク２２に
対応する下部レジスト膜２６の表面にのみ、整列マーク
２９を形成する（図２４）。
る多層レジストパターンの形成工程図である。この方法
においても、同部分について同符号を付けて説明する。
整列マーク２２を有する整列部２１と、段差状の複数の
セルパターン２４を有するセル部２３が表面上に形成さ
れたシリコン基板２０上に、下部蒸着膜２５を蒸着す
る。下部蒸着膜２５上に下部レジスト膜２６を塗布する
（図２３）。露光用マスク２７を整列させた後ブレード
２８を用いて選択的に露光し現像して整列マーク２２に
対応する下部レジスト膜２６の表面にのみ、整列マーク
２９を形成する（図２４）。
【００２１】そして、下部レジスト膜２６の表面に整列
マーク２９を形成した後下部レジスト膜２６の表面を
（＋）イオンで帯電させる（図２５）。中間絶縁層３０
を塗布し、その上に上部レジスト膜３１を塗布する（図
２６）。この後工程は第１実施例の場合と同様である。
第３実施例において、中間絶縁層３０の表面を（＋）イ
オンで帯電させる代わりに、下部レジスト膜２６の表面
を（＋）イオンで帯電させて、電子ビームの露光時に電
荷蓄積効果を低減させてもよい。
マーク２９を形成した後下部レジスト膜２６の表面を
（＋）イオンで帯電させる（図２５）。中間絶縁層３０
を塗布し、その上に上部レジスト膜３１を塗布する（図
２６）。この後工程は第１実施例の場合と同様である。
第３実施例において、中間絶縁層３０の表面を（＋）イ
オンで帯電させる代わりに、下部レジスト膜２６の表面
を（＋）イオンで帯電させて、電子ビームの露光時に電
荷蓄積効果を低減させてもよい。
【００２２】図３２〜図４１は、本発明の第４実施例に
よる多層レジストパターンの形成工程図である。この方
法においても、同部分について同符号をつけて説明す
る。シリコン基板２０上の整列マーク２２に対応する下
部レジスト膜２６の表面上に、整列マーク２９を形成し
た後（図３３）、下部レジスト膜２６の表面を（＋）イ
オンで帯電させる（図３４）。かつ下部レジスト膜２６
の表面上に中間絶縁層３０を蒸着し、この中間絶縁層３
０の表面にも（＋）イオンで帯電させる（図３５）。第
４実施例においては、下部レジスト膜２６のみならず、
中間絶縁層３０の表面も（＋）イオンで帯電させること
により、電子ビームの露光時に電荷蓄積効果を防止す
る。
よる多層レジストパターンの形成工程図である。この方
法においても、同部分について同符号をつけて説明す
る。シリコン基板２０上の整列マーク２２に対応する下
部レジスト膜２６の表面上に、整列マーク２９を形成し
た後（図３３）、下部レジスト膜２６の表面を（＋）イ
オンで帯電させる（図３４）。かつ下部レジスト膜２６
の表面上に中間絶縁層３０を蒸着し、この中間絶縁層３
０の表面にも（＋）イオンで帯電させる（図３５）。第
４実施例においては、下部レジスト膜２６のみならず、
中間絶縁層３０の表面も（＋）イオンで帯電させること
により、電子ビームの露光時に電荷蓄積効果を防止す
る。
【００２３】図４２〜図５０は、本発明の第５実施例に
よる多層レジストパターンの形成工程図である。この方
法においても、同部分について同符号を付けて説明す
る。上部レジスト膜３１を中間絶縁層３０上に形成して
ＭＬＲ膜３２を形成した後（図４４）、その表面を
（＋）イオンで帯電させる（図４５）。この後の工程は
第１実施例の場合と同様である。第５実施例において
は、上部レジスト膜３１の表面を（＋）イオンで帯電さ
せることにより、電子ビームの露光時に電荷蓄積効果を
防止する。
よる多層レジストパターンの形成工程図である。この方
法においても、同部分について同符号を付けて説明す
る。上部レジスト膜３１を中間絶縁層３０上に形成して
ＭＬＲ膜３２を形成した後（図４４）、その表面を
（＋）イオンで帯電させる（図４５）。この後の工程は
第１実施例の場合と同様である。第５実施例において
は、上部レジスト膜３１の表面を（＋）イオンで帯電さ
せることにより、電子ビームの露光時に電荷蓄積効果を
防止する。
【００２４】図５１〜５９は、本発明の第６実施例によ
る多層レジストパターンの形成工程図である。この方法
においても、同部分について同符号を付けて説明する。
中間絶縁層３０の表面を（＋）イオンで帯電させ（図５
３）、中間絶縁層３０上に上部レジスト膜３１を塗布し
てＭＬＲ膜３２を形成した後、上部レジスト膜３１の表
面も（＋）イオンで帯電させる（図５４）。この後の工
程は第１実施例の場合と同様である。第６実施例は第５
実施例に類似し、中間絶縁層３０および上部レジスト膜
３１の表面を（＋）イオンで帯電させることにより、電
子ビームの露光時に電荷蓄積効果を防止する。
る多層レジストパターンの形成工程図である。この方法
においても、同部分について同符号を付けて説明する。
中間絶縁層３０の表面を（＋）イオンで帯電させ（図５
３）、中間絶縁層３０上に上部レジスト膜３１を塗布し
てＭＬＲ膜３２を形成した後、上部レジスト膜３１の表
面も（＋）イオンで帯電させる（図５４）。この後の工
程は第１実施例の場合と同様である。第６実施例は第５
実施例に類似し、中間絶縁層３０および上部レジスト膜
３１の表面を（＋）イオンで帯電させることにより、電
子ビームの露光時に電荷蓄積効果を防止する。
【００２５】前述した各実施例においては、ポジチブ有
機質レジスト膜の場合について説明したが、これのみに
限られず、ネガチブ有機質レジスト膜を用いることもあ
る。この時非露光部分３１−２に潜像イメージパターン
３４が形成され、非露光部分３１−２の表面にシリ化層
３５が形成され、Ｏ2 ＲＩＥ乾式エッチングの際露光部
分３１−１が選択的に除去される。
機質レジスト膜の場合について説明したが、これのみに
限られず、ネガチブ有機質レジスト膜を用いることもあ
る。この時非露光部分３１−２に潜像イメージパターン
３４が形成され、非露光部分３１−２の表面にシリ化層
３５が形成され、Ｏ2 ＲＩＥ乾式エッチングの際露光部
分３１−１が選択的に除去される。
【００２６】前記下部レジスト膜に整列マークを形成す
る工程と、上層レジスト膜のパターンを形成する工程の
際、紫外線（ＵＶ）および遠紫外線に露光する場合に
は、露光用マスク２７，３３を用い、中間絶縁層および
上，下部レジスト膜３０，２６，３１を（＋）イオンで
帯電しなくてもよい。しかし電子ビームの露光時には、
露光用マスク２７，３３を用いず、直接書入れし、前述
した実施例のように、露光時の電荷蓄積効果を防ぐため
に、中間絶縁層および上，下部レジスト膜３０，２６の
表面を（＋）イオンで帯電させる。
る工程と、上層レジスト膜のパターンを形成する工程の
際、紫外線（ＵＶ）および遠紫外線に露光する場合に
は、露光用マスク２７，３３を用い、中間絶縁層および
上，下部レジスト膜３０，２６，３１を（＋）イオンで
帯電しなくてもよい。しかし電子ビームの露光時には、
露光用マスク２７，３３を用いず、直接書入れし、前述
した実施例のように、露光時の電荷蓄積効果を防ぐため
に、中間絶縁層および上，下部レジスト膜３０，２６の
表面を（＋）イオンで帯電させる。
【００２７】
【発明の効果】以上説明したように、本発明の多層レジ
ストパターン形成方法によれば、次のような効果が得ら
れる。１．基板のみならず、下部レジスト膜にも整列マ
ークを形成することにより、最後の上部レジスト膜の露
光の際、マルチキー（ｍｕｌｔｉ−ｋｅｙ）整列が可能
であり、整列検出誤差を減らして整列度を向上させる。
２．下部レジスト膜、中間絶縁層、上部レジスト膜また
は下部レジスト膜と中間絶縁層および上部レジスト膜の
表面を（＋）イオンで帯電させ中性化させることによ
り、電子ビームの露光時に電荷蓄積効果を防止する。
３．上部レジスト膜の露光後、シリ化工程を行って解像
度およびプロフィールを改善し、集積度向上に効果的で
ある。
ストパターン形成方法によれば、次のような効果が得ら
れる。１．基板のみならず、下部レジスト膜にも整列マ
ークを形成することにより、最後の上部レジスト膜の露
光の際、マルチキー（ｍｕｌｔｉ−ｋｅｙ）整列が可能
であり、整列検出誤差を減らして整列度を向上させる。
２．下部レジスト膜、中間絶縁層、上部レジスト膜また
は下部レジスト膜と中間絶縁層および上部レジスト膜の
表面を（＋）イオンで帯電させ中性化させることによ
り、電子ビームの露光時に電荷蓄積効果を防止する。
３．上部レジスト膜の露光後、シリ化工程を行って解像
度およびプロフィールを改善し、集積度向上に効果的で
ある。
【図１】 従来多層レジストパターンの形成工程図であ
る。
る。
【図２】 従来多層レジストパターンの形成工程図であ
る。
る。
【図３】 従来多層レジストパターンの形成工程図であ
る。
る。
【図４】 従来多層レジストパターンの形成工程図であ
る。
る。
【図５】 本発明の第１実施例による多層レジストパタ
ーンの形成工程図である。
ーンの形成工程図である。
【図６】 本発明の第１実施例による多層レジストパタ
ーンの形成工程図である。
ーンの形成工程図である。
【図７】 本発明の第１実施例による多層レジストパタ
ーンの形成工程図である。
ーンの形成工程図である。
【図８】 本発明の第１実施例による多層レジストパタ
ーンの形成工程図である。
ーンの形成工程図である。
【図９】 本発明の第１実施例による多層レジストパタ
ーンの形成工程図である。
ーンの形成工程図である。
【図１０】 本発明の第１実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１１】 本発明の第１実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１２】 本発明の第１実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１３】 本発明の第１実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１４】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１５】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１６】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１７】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１８】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図１９】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２０】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２１】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２２】 本発明の第２実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２３】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２４】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２５】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２６】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２７】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２８】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図２９】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３０】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３１】 本発明の第３実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３２】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３３】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３４】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３５】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３６】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３７】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３８】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図３９】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４０】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４１】 本発明の第４実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４２】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４３】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４４】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４５】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４６】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４７】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４８】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図４９】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５０】 本発明の第５実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５１】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５２】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５３】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５４】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５５】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５６】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５７】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５８】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
【図５９】 本発明の第６実施例による多層レジストパ
ターンの形成工程図である。
ターンの形成工程図である。
２０…シリコン基板、２１…整列部、２２，２９…整列
マーク、２３…セル部、２４…セルパターン、２５…下
部蒸着膜、２６…下部レジスト膜、２７，３３…露光用
マスク、２８…遮光膜、３０…中間絶縁層、３１…上部
レジスト膜、３２…ＭＬＲ膜、３２′…ＭＬＲパター
ン、３４…潜像イメージパターン、３５…シリ化層。
マーク、２３…セル部、２４…セルパターン、２５…下
部蒸着膜、２６…下部レジスト膜、２７，３３…露光用
マスク、２８…遮光膜、３０…中間絶縁層、３１…上部
レジスト膜、３２…ＭＬＲ膜、３２′…ＭＬＲパター
ン、３４…潜像イメージパターン、３５…シリ化層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フン・ホ 大韓民国・ソウル−シ・ソンドン−グ・ヘ ンダン−ドン 328−89 (72)発明者 ヨン・ジン・ソン 大韓民国・ソウル−シ・ガンドン−グ・サ ンイル・ドン 476・ズンアンヒッツアパ ートメント １−605
Claims (33)
- 【請求項１】 表面上に段差状の複数のセルパターン
（２４）を有するセル部（２３）が形成されたシリコン
基板（２０）上に、１次整列マークを形成するステップ
と、 シリコン基板（２０）上に下部蒸着膜（２５）を形成す
るステップと、 下部蒸着膜（２５）上に下部レジスト膜（２６）を塗布
するステップと、 下部レジスト膜（２６）を露光し現像して２次整列マー
クを形成するステップと、 下部レジスト膜（２６）上に中間絶縁層（３０）を形成
するステップと、 中間絶縁層（３０）上に上部レジスト膜（３１）を塗布
してＭＬＲ膜（３２）を形成するステップと、 上部レジスト膜（３１）を露光し、この露光部分（３１
−１）に潜像イメージパターン（３４）を形成するステ
ップと、 シリ化工程により上部レジスト膜（３１）の表面にシリ
化層（３５）を形成するステップと、 上部レジスト膜（３１）をエッチングして上部レジスト
パターン（３１′）を形成するステップと、 シリ化層（３５）を除去するステップと、 上部レジストパターン（３１′）をマスクとして中間絶
縁層（３０）をパターニングするステップと、 パターニングされた中間絶縁層（３０）をマスクとして
下部レジスト膜（２６）をエッチングしてＭＬＲパター
ン（３２′）を形成するステップと、を含んで構成する
ことを特徴とする多層レジストパターン形成方法。 - 【請求項２】 下部レジスト膜（２６）は、パターン感
光可能の有機質レジスト膜であることを特徴とする請求
項１記載の多層レジストパターン形成方法。 - 【請求項３】 １次整列マーク（２２）を、基板（２
０）上の他方にのみ形成することを特徴とする請求項１
記載の多層レジストパターン形成方法。 - 【請求項４】 １次整列マーク（２２）を、基板（２
０）上の他方に形成すると共に、かつ他の１次整列マー
ク（２２′）をシリコン基板（２０）上の上部セル（２
３′）内に形成することを特徴とする請求項１記載の多
層レジストパターン形成方法。 - 【請求項５】 下部蒸着膜（２５）は、金属膜または絶
縁膜のいずれかが用いられることを特徴とする請求項１
記載の多層レジストパターン形成方法。 - 【請求項６】 下部レジスト膜（２６）を部分露光する
ために、遮光膜（２８）が用いられることを特徴とする
請求項１記載の多層レジストパターン形成方法。 - 【請求項７】 ２次整列マーク（２９）は、基板（２
０）上に形成された１つ以上の１次整列マーク（２２）
に対応する下部レジスト膜（２６）の表面に形成される
ことを特徴とする請求項１記載の多層レジストパターン
形成方法。 - 【請求項８】 ２次整列マーク（２９）は、凹凸面有す
ることを特徴とする請求項７記載の多層レジストパター
ン形成方法。 - 【請求項９】 中間絶縁層（３０）として、ＳＯＧ膜ま
たはＰＥＯＸＩＤＥ膜のいずれかを用いることを特徴と
する請求項１記載の多層レジストパターン形成方法。 - 【請求項１０】 上部レジスト膜（３１）は、パターン
感光可能の有機質レジスト膜であることを特徴とする請
求項１記載の多層レジストパターン形成方法。 - 【請求項１１】 上，下部レジスト膜（３１，２６）の
露光の際、紫外線（ＵＶ）または遠紫外線のいずれかに
よって露光することを特徴とする請求項１記載の多層レ
ジストパターン形成方法。 - 【請求項１２】 上，下部レジスト膜（３１，２６）の
露光の際、露光用マスク（３３，２７）をそれぞれ用い
ることを特徴とする請求項１１記載の多層レジストパタ
ーン形成方法。 - 【請求項１３】 上，下部レジスト膜（３１，２６）の
露光の際、電子ビームを直接書き込んで露光することを
特徴とする請求項１記載の多層レジストパターン形成方
法。 - 【請求項１４】 電子ビームの露光の際、電荷蓄積効果
を防止するために、中間絶縁層（３０）として（＋）イ
オンを注入して表面を（＋）イオンで帯電させる工程
を、さらに含むことを特徴とする請求項１３記載の多層
レジストパターン形成方法。 - 【請求項１５】 中間絶縁層（３０）に注入される
（＋）イオンは、Ｏ2 イオンであることを特徴とする請
求項１４記載の多層レジストパターン形成方法。 - 【請求項１６】 Ｏ2 イオン注入は、３００〜７００ｍ
Ｔ気圧、１００〜７００Ｗ高周波パワーおよび２５℃の
温度条件において施すことを特徴とする請求項１５記載
の多層レジストパターン形成方法。 - 【請求項１７】 中間絶縁層（３０）に注入される
（＋）イオンは、Ｈ2 イオンであることを特徴とする請
求項１４記載の多層レジストパターン形成方法。 - 【請求項１８】 Ｈ+ イオン注入は、１０〜７０ＫｅＶ
の加速電圧と１×１０14〜１×１０18ions／cm2 のドー
ズ量の条件で施すことを特徴とする請求項１７記載の多
層レジストパターン形成方法。 - 【請求項１９】 下部レジスト膜（２６）に（＋）イオ
ンを注入して表面を（＋）イオンで帯電させるステップ
が、さらに含まれることを特徴とする請求項１３記載の
多層レジストパターン形成方法。 - 【請求項２０】 上部レジスト膜（３１）に（＋）イオ
ンを注入して表面を（＋）イオンで帯電させるステップ
が、さらに含まれることを特徴とする請求項１３記載の
多層レジストパターン形成方法。 - 【請求項２１】 下部レジスト膜（２６）に（＋）イオ
ンを注入して表面を（＋）イオンで帯電させるステップ
と、 中間絶縁層（３０）に（＋）イオンを注入して表面を
（＋）イオンで帯電させるステップが、さらに含まれる
ことを特徴とする請求項１３記載の多層レジストパター
ン形成方法。 - 【請求項２２】 下部レジスト膜（２６）に（＋）イオ
ンを注入して表面を（＋）イオンで帯電させるステップ
と、 上部レジスト膜（３１）に（＋）イオンを注入して表面
を（＋）イオンで帯電させるステップが、さらに含まれ
ることを特徴とする請求項１３記載の多層レジストパタ
ーン形成方法。 - 【請求項２３】 シリ化層（３５）を形成するためのシ
リ化工程を、ＨＭＤＳの雰囲気において行うことを特徴
とする請求項１記載の多層レジストパターン形成方法。 - 【請求項２４】 シリ化層（３５）は、シリコンが上部
レジスト膜（３１）の露光部分（３１−１）にのみ拡散
されて露光部分（３１−１）の表面上に形成されること
を特徴とする請求項２３記載の多層レジストパターン形
成方法。 - 【請求項２５】 シリ化層（３５）は、シリコン含有層
であることを特徴とする請求項１記載の多層レジストパ
ターン形成方法。 - 【請求項２６】 露光部分（３１−１）を除いた上部レ
ジスト膜（３１）をＯ2 ＲＩＥ法により、乾式エッチン
グすることを特徴とする請求項１記載の多層レジストパ
ターン形成方法。 - 【請求項２７】 上部レジスト膜（３１）のＯ2 ＲＩＥ
エッチングの際、シリコン含有層のシリ化層（３５）が
酸化膜に変化することを特徴とする請求項２６記載の多
層レジストパターン形成方法。 - 【請求項２８】 上部レジスト膜（３１）のＯ2 ＲＩＥ
エッチングの際、酸化膜からなるシリ化層（３５）がエ
ッチングマスクとして用いられることを特徴とする請求
項２７記載の多層レジストパターン形成方法。 - 【請求項２９】 段差状の複数のセルパターン（２４）
を有するセル部（２３）が形成されたシリコン基板（２
０）上に１次整列マーク（２２）を形成するステップ
と、 シリコン基板（２０）上に下部蒸着膜（２５）を形成す
るステップと、 下部蒸着膜（２５）上に下部レジスト膜（２６）を塗布
するステップと、 下部レジスト膜（２６）を部分露光し現像して２次整列
マーク（２９）を形成するステップと、 下部レジスト膜（２６）上に中間絶縁層（３０）を形成
するステップと、 中間絶縁層（３０）上に上部レジスト膜（３１）を塗布
してＭＬＲ膜（３２）を形成するステップと、 上部レジスト膜（３１）を露光し、非露光部分（３１−
２）に潜像イメージパターン（３４）を形成するステッ
プと、 シリ化工程により上部レジスト膜（３１）の表面にシリ
化層（３５）を形成するステップと、 上部レジスト膜（３１）をエッチングして上部レジスト
パターン（３１′）を形成するステップと、 シリ化層（３５）を除去するステップと、 上部レジストパターン（３１′）をマスクとして中間絶
縁層（３０）をパターニングするステップと、 パターニングされた中間絶縁層（３０）をマスクとして
下部レジスト膜（２６）をエッチングしてＭＬＲパター
ン（３２′）を形成するステップと、を含んで構成する
ことを特徴とする多層レジストパターン形成方法。 - 【請求項３０】 上，下部レジスト膜（３１）は、パタ
ーン感光可能のネガチブ有機質レジスト膜を用いること
を特徴とする請求項２９記載の多層レジストパターン形
成方法。 - 【請求項３１】 シリ化層（３５）を形成するためのシ
リ化工程を、ＨＭＤＳの雰囲気において行うことを特徴
とする請求項２９記載の多層レジストパターン形成方
法。 - 【請求項３２】 シリ化層（３５）は、シリコンがレジ
スト膜（３１）の非露光部分（３１−２）にのみ拡散さ
れて非露光部分（３１−２）の表面に形成されることを
特徴とする請求項３１記載の多層レジストパターン形成
方法。 - 【請求項３３】 非露光部分（３１−２）を除いた上部
レジスト膜（３１）をＯ2 ＲＩＥ法により、乾式エッチ
ングすることを特徴とする請求項２９記載の多層レジス
トパターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR429/1994 | 1994-01-12 | ||
| KR1019940000429A KR970009858B1 (ko) | 1994-01-12 | 1994-01-12 | 다층 레지스트 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07211631A true JPH07211631A (ja) | 1995-08-11 |
| JP2707416B2 JP2707416B2 (ja) | 1998-01-28 |
Family
ID=19375534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6192712A Expired - Fee Related JP2707416B2 (ja) | 1994-01-12 | 1994-07-26 | 多層レジストパターン形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5700626A (ja) |
| JP (1) | JP2707416B2 (ja) |
| KR (1) | KR970009858B1 (ja) |
| DE (1) | DE4410274C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278434A (ja) * | 2009-05-29 | 2010-12-09 | Asml Netherlands Bv | ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法 |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576915B1 (en) * | 1998-02-12 | 2003-06-10 | Mcintyre Peter M. | Method and system for electronic pasteurization |
| US6410453B1 (en) * | 1999-09-02 | 2002-06-25 | Micron Technology, Inc. | Method of processing a substrate |
| US6873087B1 (en) | 1999-10-29 | 2005-03-29 | Board Of Regents, The University Of Texas System | High precision orientation alignment and gap control stages for imprint lithography processes |
| JP2002194547A (ja) * | 2000-06-08 | 2002-07-10 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
| US6956757B2 (en) * | 2000-06-22 | 2005-10-18 | Contour Semiconductor, Inc. | Low cost high density rectifier matrix memory |
| SG142150A1 (en) | 2000-07-16 | 2008-05-28 | Univ Texas | High-resolution overlay alignment systems for imprint lithography |
| KR100827741B1 (ko) | 2000-07-17 | 2008-05-07 | 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 | 임프린트 리소그래피 공정을 위한 자동 유체 분배 방법 및시스템 |
| JP2004505273A (ja) | 2000-08-01 | 2004-02-19 | ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム | 転写リソグラフィのための透明テンプレートと基板の間のギャップおよび配向を高精度でセンシングするための方法 |
| CN100365507C (zh) | 2000-10-12 | 2008-01-30 | 德克萨斯州大学系统董事会 | 用于室温下低压微刻痕和毫微刻痕光刻的模板 |
| US6964793B2 (en) | 2002-05-16 | 2005-11-15 | Board Of Regents, The University Of Texas System | Method for fabricating nanoscale patterns in light curable compositions using an electric field |
| TW488080B (en) * | 2001-06-08 | 2002-05-21 | Au Optronics Corp | Method for producing thin film transistor |
| US6541397B1 (en) | 2002-03-29 | 2003-04-01 | Applied Materials, Inc. | Removable amorphous carbon CMP stop |
| US7037639B2 (en) | 2002-05-01 | 2006-05-02 | Molecular Imprints, Inc. | Methods of manufacturing a lithography template |
| US6926929B2 (en) | 2002-07-09 | 2005-08-09 | Molecular Imprints, Inc. | System and method for dispensing liquids |
| US6908861B2 (en) | 2002-07-11 | 2005-06-21 | Molecular Imprints, Inc. | Method for imprint lithography using an electric field |
| US6932934B2 (en) | 2002-07-11 | 2005-08-23 | Molecular Imprints, Inc. | Formation of discontinuous films during an imprint lithography process |
| US7019819B2 (en) | 2002-11-13 | 2006-03-28 | Molecular Imprints, Inc. | Chucking system for modulating shapes of substrates |
| US7077992B2 (en) | 2002-07-11 | 2006-07-18 | Molecular Imprints, Inc. | Step and repeat imprint lithography processes |
| US6900881B2 (en) | 2002-07-11 | 2005-05-31 | Molecular Imprints, Inc. | Step and repeat imprint lithography systems |
| US6916584B2 (en) | 2002-08-01 | 2005-07-12 | Molecular Imprints, Inc. | Alignment methods for imprint lithography |
| US7027156B2 (en) | 2002-08-01 | 2006-04-11 | Molecular Imprints, Inc. | Scatterometry alignment for imprint lithography |
| US7070405B2 (en) | 2002-08-01 | 2006-07-04 | Molecular Imprints, Inc. | Alignment systems for imprint lithography |
| US7071088B2 (en) | 2002-08-23 | 2006-07-04 | Molecular Imprints, Inc. | Method for fabricating bulbous-shaped vias |
| US8349241B2 (en) | 2002-10-04 | 2013-01-08 | Molecular Imprints, Inc. | Method to arrange features on a substrate to replicate features having minimal dimensional variability |
| US6929762B2 (en) | 2002-11-13 | 2005-08-16 | Molecular Imprints, Inc. | Method of reducing pattern distortions during imprint lithography processes |
| US6980282B2 (en) * | 2002-12-11 | 2005-12-27 | Molecular Imprints, Inc. | Method for modulating shapes of substrates |
| US6871558B2 (en) | 2002-12-12 | 2005-03-29 | Molecular Imprints, Inc. | Method for determining characteristics of substrate employing fluid geometries |
| US7452574B2 (en) | 2003-02-27 | 2008-11-18 | Molecular Imprints, Inc. | Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer |
| US7186656B2 (en) | 2004-05-21 | 2007-03-06 | Molecular Imprints, Inc. | Method of forming a recessed structure employing a reverse tone process |
| US7323417B2 (en) * | 2004-09-21 | 2008-01-29 | Molecular Imprints, Inc. | Method of forming a recessed structure employing a reverse tone process |
| US7179396B2 (en) | 2003-03-25 | 2007-02-20 | Molecular Imprints, Inc. | Positive tone bi-layer imprint lithography method |
| US7122079B2 (en) | 2004-02-27 | 2006-10-17 | Molecular Imprints, Inc. | Composition for an etching mask comprising a silicon-containing material |
| US7396475B2 (en) | 2003-04-25 | 2008-07-08 | Molecular Imprints, Inc. | Method of forming stepped structures employing imprint lithography |
| US7157036B2 (en) | 2003-06-17 | 2007-01-02 | Molecular Imprints, Inc | Method to reduce adhesion between a conformable region and a pattern of a mold |
| US7136150B2 (en) | 2003-09-25 | 2006-11-14 | Molecular Imprints, Inc. | Imprint lithography template having opaque alignment marks |
| US7090716B2 (en) | 2003-10-02 | 2006-08-15 | Molecular Imprints, Inc. | Single phase fluid imprint lithography method |
| US8211214B2 (en) | 2003-10-02 | 2012-07-03 | Molecular Imprints, Inc. | Single phase fluid imprint lithography method |
| US8076386B2 (en) | 2004-02-23 | 2011-12-13 | Molecular Imprints, Inc. | Materials for imprint lithography |
| US7906180B2 (en) | 2004-02-27 | 2011-03-15 | Molecular Imprints, Inc. | Composition for an etching mask comprising a silicon-containing material |
| US7205244B2 (en) | 2004-09-21 | 2007-04-17 | Molecular Imprints | Patterning substrates employing multi-film layers defining etch-differential interfaces |
| US7241395B2 (en) * | 2004-09-21 | 2007-07-10 | Molecular Imprints, Inc. | Reverse tone patterning on surfaces having planarity perturbations |
| US7547504B2 (en) | 2004-09-21 | 2009-06-16 | Molecular Imprints, Inc. | Pattern reversal employing thick residual layers |
| US7041604B2 (en) * | 2004-09-21 | 2006-05-09 | Molecular Imprints, Inc. | Method of patterning surfaces while providing greater control of recess anisotropy |
| US7252777B2 (en) * | 2004-09-21 | 2007-08-07 | Molecular Imprints, Inc. | Method of forming an in-situ recessed structure |
| WO2006060757A2 (en) | 2004-12-01 | 2006-06-08 | Molecular Imprints, Inc. | Eliminating printability of sub-resolution defects in imprint lithography |
| US7256131B2 (en) | 2005-07-19 | 2007-08-14 | Molecular Imprints, Inc. | Method of controlling the critical dimension of structures formed on a substrate |
| US20070077763A1 (en) * | 2005-09-30 | 2007-04-05 | Molecular Imprints, Inc. | Deposition technique to planarize a multi-layer structure |
| WO2008059440A2 (en) * | 2006-11-14 | 2008-05-22 | Nxp B.V. | Double patterning for lithography to increase feature spatial density |
| WO2011024289A1 (ja) * | 2009-08-28 | 2011-03-03 | 富士通株式会社 | 光学部品製造方法および光学部品製造装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948924A (ja) * | 1982-09-14 | 1984-03-21 | Nec Corp | 電子線露光用位置合せマ−ク |
| US4557797A (en) * | 1984-06-01 | 1985-12-10 | Texas Instruments Incorporated | Resist process using anti-reflective coating |
| US4683024A (en) * | 1985-02-04 | 1987-07-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Device fabrication method using spin-on glass resins |
| SE448404B (sv) * | 1985-02-04 | 1987-02-16 | Probe Hb | Anordning for temporer sammankoppling av ett metinstrument med en elektronisk enhet |
| EP0255303B1 (en) * | 1986-07-25 | 1989-10-11 | Oki Electric Industry Company, Limited | Negative resist material, method for its manufacture and method for using it |
| US4891303A (en) * | 1988-05-26 | 1990-01-02 | Texas Instruments Incorporated | Trilayer microlithographic process using a silicon-based resist as the middle layer |
| JP2532589B2 (ja) * | 1988-06-29 | 1996-09-11 | 松下電器産業株式会社 | 微細パタ―ン形成方法 |
| US5169494A (en) * | 1989-03-27 | 1992-12-08 | Matsushita Electric Industrial Co., Ltd. | Fine pattern forming method |
| DD293901A5 (de) * | 1990-04-24 | 1991-09-12 | Fotochem Werke Berlin Veb | Negativfotoresist mit trockener entwicklung |
-
1994
- 1994-01-12 KR KR1019940000429A patent/KR970009858B1/ko not_active Expired - Lifetime
- 1994-03-24 DE DE4410274A patent/DE4410274C2/de not_active Expired - Fee Related
- 1994-07-26 JP JP6192712A patent/JP2707416B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-01 US US08/673,476 patent/US5700626A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278434A (ja) * | 2009-05-29 | 2010-12-09 | Asml Netherlands Bv | ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5700626A (en) | 1997-12-23 |
| DE4410274A1 (de) | 1995-08-31 |
| DE4410274C2 (de) | 1995-12-07 |
| JP2707416B2 (ja) | 1998-01-28 |
| KR970009858B1 (ko) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07211631A (ja) | 多層レジストパターン形成方法 | |
| US5275896A (en) | Single-alignment-level lithographic technique for achieving self-aligned features | |
| US5656397A (en) | Mask having a phase shifter and method of manufacturing same | |
| US5989788A (en) | Method for forming resist patterns having two photoresist layers and an intermediate layer | |
| KR0170253B1 (ko) | 실리레이션을 이용한 사진식각방법 | |
| US5308721A (en) | Self-aligned method of making phase-shifting lithograhic masks having three or more phase-shifts | |
| TW497165B (en) | Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor | |
| US4373018A (en) | Multiple exposure microlithography patterning method | |
| JP3373147B2 (ja) | フォトレジスト膜及びそのパターン形成方法 | |
| US5338626A (en) | Fabrication of phase-shifting lithographic masks | |
| JP4389242B2 (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
| US6576405B1 (en) | High aspect ratio photolithographic method for high energy implantation | |
| JP2910157B2 (ja) | フオトレジストコントラストの最適化方法 | |
| JP2000315684A (ja) | エッチング方法 | |
| JP3415335B2 (ja) | 多段エッチング型基板の製造方法 | |
| US4476216A (en) | Method for high resolution lithography | |
| JP3047832B2 (ja) | 半導体装置の製造方法 | |
| US8475976B2 (en) | Method of fabricating integrated circuit using alternating phase-shift mask and phase-shift trim mask | |
| TWI298422B (en) | Optical proximity correction photomasks | |
| JPH07226356A (ja) | 多層レジストを利用したパターン形成方法 | |
| US5882825A (en) | Production method of a phase shift photomask having a phase shift layer comprising SOG | |
| CN112946995B (zh) | 掩膜版以及半导体结构的形成方法 | |
| JP3046631B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| KR0125315B1 (ko) | 다층 레지스트 미세패턴 형성방법 | |
| JPH03765B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |