JPH07211697A - 金属配線形成方法及び半導体装置の製造方法 - Google Patents
金属配線形成方法及び半導体装置の製造方法Info
- Publication number
- JPH07211697A JPH07211697A JP380094A JP380094A JPH07211697A JP H07211697 A JPH07211697 A JP H07211697A JP 380094 A JP380094 A JP 380094A JP 380094 A JP380094 A JP 380094A JP H07211697 A JPH07211697 A JP H07211697A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- metal film
- pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 積層金属配線の形成方法及びそれを用いた半
導体装置の製造方法にに関し、配線上の絶縁膜のクラッ
ク及び配線のコロージョンを防止し製造歩留り及び信頼
性を向上する。 【構成】 絶縁性基体１上に第１の金属膜２を形成し、
第１の金属膜２上に該第１の金属膜に対してエッチング
の選択性が得られる第２の金属膜３を形成し、第２の金
属膜２上に配線パターンに対応するパターン形状を有す
るレジストパターン４を形成し、第１の異方性ドライエ
ッチング手段により第２、第１の金属膜２，３を一括パ
ターニングしてレジストパターン４に整合する第１、第
２の金属膜パターン2P,3P の積層パターンを形成し、レ
ジストと第２の金属に対して選択的にエッチング性を有
する第２の異方性ドライエッチング手段によりレジスト
パターン４の外周面を後退させながら第２の金属膜パタ
ーン3Pの側壁面を順テーパ状7Aにエッチングする工程を
有する。
導体装置の製造方法にに関し、配線上の絶縁膜のクラッ
ク及び配線のコロージョンを防止し製造歩留り及び信頼
性を向上する。 【構成】 絶縁性基体１上に第１の金属膜２を形成し、
第１の金属膜２上に該第１の金属膜に対してエッチング
の選択性が得られる第２の金属膜３を形成し、第２の金
属膜２上に配線パターンに対応するパターン形状を有す
るレジストパターン４を形成し、第１の異方性ドライエ
ッチング手段により第２、第１の金属膜２，３を一括パ
ターニングしてレジストパターン４に整合する第１、第
２の金属膜パターン2P,3P の積層パターンを形成し、レ
ジストと第２の金属に対して選択的にエッチング性を有
する第２の異方性ドライエッチング手段によりレジスト
パターン４の外周面を後退させながら第２の金属膜パタ
ーン3Pの側壁面を順テーパ状7Aにエッチングする工程を
有する。
Description
【０００１】
【産業上の利用分野】本発明は金属配線形成方法及び該
金属配線形成方法を用いた半導体装置の製造方法に係
り、特に２種の金属による積層金属配線の形成方法及び
該積層配線の形成方法を用いた半導体装置の製造方法に
関する。
金属配線形成方法を用いた半導体装置の製造方法に係
り、特に２種の金属による積層金属配線の形成方法及び
該積層配線の形成方法を用いた半導体装置の製造方法に
関する。
【０００２】近年、半導体装置の高集積化により、それ
ら半導体装置に配設される金属配線は、微細且つ高密度
化され、且つ配線金属の拡散による素子劣化を防止する
ためバリアメタルを含んだ積層金属配線が多く用いられ
るようになっている。
ら半導体装置に配設される金属配線は、微細且つ高密度
化され、且つ配線金属の拡散による素子劣化を防止する
ためバリアメタルを含んだ積層金属配線が多く用いられ
るようになっている。
【０００３】そして、上記金属配線の微細且つ高密度化
に際しては、金属配線の低抵抗化及び断面形状の制御が
当該半導体装置の性能及び信頼性を高めるうえに重要な
課題となっている。
に際しては、金属配線の低抵抗化及び断面形状の制御が
当該半導体装置の性能及び信頼性を高めるうえに重要な
課題となっている。
【０００４】
【従来の技術】逆スタガード型薄膜トランジスタ（ＴＦ
Ｔ）に用いられるゲート配線（電極）には主たる導電金
属のアルミニウム（アルミニウムを主成分とする合金を
含む）(Al)膜上にバリアメタルとなるチタン(Ti)膜が積
層された２種金属の積層金属配線が用いられている。
Ｔ）に用いられるゲート配線（電極）には主たる導電金
属のアルミニウム（アルミニウムを主成分とする合金を
含む）(Al)膜上にバリアメタルとなるチタン(Ti)膜が積
層された２種金属の積層金属配線が用いられている。
【０００５】上記のように２種の金属が積層されてなる
２層金属ゲート配線は、従来、以下に図３を参照して述
べる方法により形成されていた。 図３(a) 参照 即ち、先ず、ガラス板等の絶縁性基体51上に主たる導電
金属の前記Al膜52をスパッタ法等で形成し、次いでこの
Al膜52上にバリアメタルとなる前記Ti膜53をスパッタ法
等で形成し、次いで、フォトリソグラフィ技術を用い前
記Ti膜53上に前記ゲート配線に対応するパターン形状を
有するレジストパターン54を形成する。
２層金属ゲート配線は、従来、以下に図３を参照して述
べる方法により形成されていた。 図３(a) 参照 即ち、先ず、ガラス板等の絶縁性基体51上に主たる導電
金属の前記Al膜52をスパッタ法等で形成し、次いでこの
Al膜52上にバリアメタルとなる前記Ti膜53をスパッタ法
等で形成し、次いで、フォトリソグラフィ技術を用い前
記Ti膜53上に前記ゲート配線に対応するパターン形状を
有するレジストパターン54を形成する。
【０００６】図３(b) 参照 次いで、上記レジストパターン54をマスクにし、エッチ
ングガスに塩素(Cl)系のガスを用いる異方性のリアクテ
ィブイオンエッチング(RIE) 手段によりTi膜53とAl膜52
を前記ゲート配線パターンの形状に一括パターニングす
る。52P 及び53P は前記パターニングがなされたAl膜パ
ターン及びTi膜パターンを示す。
ングガスに塩素(Cl)系のガスを用いる異方性のリアクテ
ィブイオンエッチング(RIE) 手段によりTi膜53とAl膜52
を前記ゲート配線パターンの形状に一括パターニングす
る。52P 及び53P は前記パターニングがなされたAl膜パ
ターン及びTi膜パターンを示す。
【０００７】ここで、レジストパターン54、Ti膜パター
ン53P 、Al膜パターン521Pの表出面にはエッチングガス
に含まれるClが多量に吸着される。 図３(c) 参照 次いで、上記RIE 処理に際してレジストパターン54やAl
膜パターン52P 及びTi膜パターン53P の側壁面に吸着さ
れたClが加水分解して生ずる塩酸(HCl) によるAl膜パタ
ーン52P のコロージョンを防止するために、前記RIE 処
理と同一装置内で上記RIE 処理に引き続いて酸素(O2)プ
ラズマによるアッシング処理を行って、Clを吸着したレ
ジストパターン54を速やかに除去すると同時に、Al膜パ
ターン52P 及びTi膜パターン53P の側壁面に吸着された
Clを除去した後、装置から取り出して、Al膜パターン52
P 上にTi膜パターン53P が積層されてなる２層金属ゲー
ト配線55の形成が完了する方法であった。
ン53P 、Al膜パターン521Pの表出面にはエッチングガス
に含まれるClが多量に吸着される。 図３(c) 参照 次いで、上記RIE 処理に際してレジストパターン54やAl
膜パターン52P 及びTi膜パターン53P の側壁面に吸着さ
れたClが加水分解して生ずる塩酸(HCl) によるAl膜パタ
ーン52P のコロージョンを防止するために、前記RIE 処
理と同一装置内で上記RIE 処理に引き続いて酸素(O2)プ
ラズマによるアッシング処理を行って、Clを吸着したレ
ジストパターン54を速やかに除去すると同時に、Al膜パ
ターン52P 及びTi膜パターン53P の側壁面に吸着された
Clを除去した後、装置から取り出して、Al膜パターン52
P 上にTi膜パターン53P が積層されてなる２層金属ゲー
ト配線55の形成が完了する方法であった。
【０００８】
【発明が解決しようとする課題】しかし上記従来の方法
によると、図３(b) を参照して述べたように上層のTi膜
52と下層のAl膜53とが共にレジストパターン54に整合し
てRIE 手段により一括パターニングされるので、形成さ
れる２層金属ゲート配線55はその側壁面がほぼ垂直に切
り立った断面形状になる。
によると、図３(b) を参照して述べたように上層のTi膜
52と下層のAl膜53とが共にレジストパターン54に整合し
てRIE 手段により一括パターニングされるので、形成さ
れる２層金属ゲート配線55はその側壁面がほぼ垂直に切
り立った断面形状になる。
【０００９】そのために、問題点を示す図４のように、
上記２層金属ゲート配線55の形成面上を覆って気相成長
手段によりゲート絶縁膜56を形成した際、このゲート絶
縁膜56に前記配線55の急峻な段差部57に対応して逆テー
パ状の段差部58が形成され、この絶縁膜段差58のコーナ
部から配線段差のコーナ部に向かうクラック59が発生し
て、ゲート絶縁膜56の絶縁耐圧が劣化するという問題が
生じていた。
上記２層金属ゲート配線55の形成面上を覆って気相成長
手段によりゲート絶縁膜56を形成した際、このゲート絶
縁膜56に前記配線55の急峻な段差部57に対応して逆テー
パ状の段差部58が形成され、この絶縁膜段差58のコーナ
部から配線段差のコーナ部に向かうクラック59が発生し
て、ゲート絶縁膜56の絶縁耐圧が劣化するという問題が
生じていた。
【００１０】また、上記従来の方法においては、図３
(b) を参照して述べたように上層のTi膜53と下層のAl膜
52とがCl系のエッチングガスを用いて一括パターニング
された状態で２層金属ゲート配線55のパターニングが完
了するので、パターン形成が完了したゲート配線55の側
壁面には多量のClが吸着された状態で維持される。その
ため、上記パターニング完了後に行われる図３(c) で示
したO2プラズマによるアッシング処理のみでは上記２層
ゲート金属配線55の側壁面に吸着されたClが十分に除去
てきれず、残留したClによりゲート金属配線55を構成す
るAl膜パターン52にコロージョンが発生し、このAlのコ
ロージョンに起因して生ずるゲート金属配線55の欠陥に
より当該ＴＦＴの歩留りや信頼性が低下するという問題
があった。
(b) を参照して述べたように上層のTi膜53と下層のAl膜
52とがCl系のエッチングガスを用いて一括パターニング
された状態で２層金属ゲート配線55のパターニングが完
了するので、パターン形成が完了したゲート配線55の側
壁面には多量のClが吸着された状態で維持される。その
ため、上記パターニング完了後に行われる図３(c) で示
したO2プラズマによるアッシング処理のみでは上記２層
ゲート金属配線55の側壁面に吸着されたClが十分に除去
てきれず、残留したClによりゲート金属配線55を構成す
るAl膜パターン52にコロージョンが発生し、このAlのコ
ロージョンに起因して生ずるゲート金属配線55の欠陥に
より当該ＴＦＴの歩留りや信頼性が低下するという問題
があった。
【００１１】そこで従来は、上記ゲート金属配線55のパ
ターニング後に直ちに水蒸気(H2O)によるプラズマ処理
や、水洗処理等を追加実施してゲート金属配線55の側壁
面に吸着されているClの除去がなされているが、この方
法でも上記Clの除去は十分ではなく、前記コロージョン
による歩留りや信頼性の低下を十分に防止することはで
きなかった。また上記工程を追加実施することによる工
程の複雑化も問題であった。
ターニング後に直ちに水蒸気(H2O)によるプラズマ処理
や、水洗処理等を追加実施してゲート金属配線55の側壁
面に吸着されているClの除去がなされているが、この方
法でも上記Clの除去は十分ではなく、前記コロージョン
による歩留りや信頼性の低下を十分に防止することはで
きなかった。また上記工程を追加実施することによる工
程の複雑化も問題であった。
【００１２】そこで本発明は、側壁面が順テーパを有し
て形成され、且つ工程を複雑化することなくコロージョ
ンの発生が防止される積層金属配線の形成方法を提供
し、積層金属配線が配設される半導体装置の性能及び信
頼性を向上することを目的とする。
て形成され、且つ工程を複雑化することなくコロージョ
ンの発生が防止される積層金属配線の形成方法を提供
し、積層金属配線が配設される半導体装置の性能及び信
頼性を向上することを目的とする。
【００１３】
【課題を解決するための手段】上記課題の解決は、２種
の金属が積層された積層金属配線を形成するに際して、
絶縁性基体上に第１の金属膜を形成する工程と、該第１
の金属膜上に該第１の金属膜に対してエッチングの選択
性が得られる第２の金属膜を形成する工程と、該第２の
金属膜上に配線パターンに対応するパターン形状を有す
るレジストパターンを形成する工程と、該レジストパタ
ーンをマスクにし第１の異方性ドライエッチング手段に
より該第２、第１の金属膜を一括パターニングし、該レ
ジストパターンに整合する第１、第２の金属膜パターン
の積層パターンを形成する工程と、該レジストパターン
をマスクにし、該レジストと該第２の金属に対して選択
的にエッチング性を有する第２の異方性ドライエッチン
グ手段により該レジストパターンの外周面を後退させな
がら該第２の金属膜パターンの側壁面を順テーパ状にエ
ッチングする工程とを有する本発明による金属配線形成
方法、若しくは上記金属配線形成方法を積層配線の形成
に用いた本発明による半導体装置の製造方法によって達
成される。
の金属が積層された積層金属配線を形成するに際して、
絶縁性基体上に第１の金属膜を形成する工程と、該第１
の金属膜上に該第１の金属膜に対してエッチングの選択
性が得られる第２の金属膜を形成する工程と、該第２の
金属膜上に配線パターンに対応するパターン形状を有す
るレジストパターンを形成する工程と、該レジストパタ
ーンをマスクにし第１の異方性ドライエッチング手段に
より該第２、第１の金属膜を一括パターニングし、該レ
ジストパターンに整合する第１、第２の金属膜パターン
の積層パターンを形成する工程と、該レジストパターン
をマスクにし、該レジストと該第２の金属に対して選択
的にエッチング性を有する第２の異方性ドライエッチン
グ手段により該レジストパターンの外周面を後退させな
がら該第２の金属膜パターンの側壁面を順テーパ状にエ
ッチングする工程とを有する本発明による金属配線形成
方法、若しくは上記金属配線形成方法を積層配線の形成
に用いた本発明による半導体装置の製造方法によって達
成される。
【００１４】
【作用】図１は本発明に係る金属配線形成方法の原理説
明用工程断面図である。本発明に係る２種の金属の積層
された積層金属配線の形成方法においては、図１(a) に
示すように、絶縁性基体１上に第１の金属膜２と該第１
の金属膜２に対してエッチングの選択性が得られる第２
の金属膜３を積層形成した後、この第２の金属膜３上に
配線パターンに対応するパターン形状を有するレジスト
パターン４を形成し、次いで、図１(b) に示すように、
前記レジストパターン４をマスクにし第２の金属膜３及
び第１の金属膜２の両方に対してエッチング性を有する
エッチングガスを用いた異方性のドライエッチング手段
により第２の金属膜３及び第１の金属膜２を一括パター
ニングして、側壁面がレジストパターン４の側壁面に整
合してほぼ垂直に形成された第１の金属膜パターン2Pと
第２の金属膜パターン3Pとの積層金属膜パターン５を形
成し、次いで、再度前記レジストパターン４をマスクに
し、レジストと第２の金属膜に対して選択的にエッチン
グ性を有し第１の金属に対してエッチング性を持たない
エッチングガスを用いた異方性のドライエッチング手段
により、図１(c) に示すように、前記レジストパターン
４の外周面をエッチング後退させながら第２の金属膜パ
ターン3Pのエッチングを行い、第２の金属膜パターン3P
の側壁面に順テーパ7Aを形成する。
明用工程断面図である。本発明に係る２種の金属の積層
された積層金属配線の形成方法においては、図１(a) に
示すように、絶縁性基体１上に第１の金属膜２と該第１
の金属膜２に対してエッチングの選択性が得られる第２
の金属膜３を積層形成した後、この第２の金属膜３上に
配線パターンに対応するパターン形状を有するレジスト
パターン４を形成し、次いで、図１(b) に示すように、
前記レジストパターン４をマスクにし第２の金属膜３及
び第１の金属膜２の両方に対してエッチング性を有する
エッチングガスを用いた異方性のドライエッチング手段
により第２の金属膜３及び第１の金属膜２を一括パター
ニングして、側壁面がレジストパターン４の側壁面に整
合してほぼ垂直に形成された第１の金属膜パターン2Pと
第２の金属膜パターン3Pとの積層金属膜パターン５を形
成し、次いで、再度前記レジストパターン４をマスクに
し、レジストと第２の金属膜に対して選択的にエッチン
グ性を有し第１の金属に対してエッチング性を持たない
エッチングガスを用いた異方性のドライエッチング手段
により、図１(c) に示すように、前記レジストパターン
４の外周面をエッチング後退させながら第２の金属膜パ
ターン3Pのエッチングを行い、第２の金属膜パターン3P
の側壁面に順テーパ7Aを形成する。
【００１５】このようにすることによって、図１(d) に
示すように、上記レジストパターン４を除去して得られ
る積層金属配線5Lは、ほぼ垂直な側壁面を有する第１の
金属膜パターン2Pと側壁面に順テーパ7Aを有する第２の
金属膜パターン3Pとが積層された構造となり、上部が順
テーパ7Aを有する山型に形成される。
示すように、上記レジストパターン４を除去して得られ
る積層金属配線5Lは、ほぼ垂直な側壁面を有する第１の
金属膜パターン2Pと側壁面に順テーパ7Aを有する第２の
金属膜パターン3Pとが積層された構造となり、上部が順
テーパ7Aを有する山型に形成される。
【００１６】従って、図１(e) に示すように、この積層
金属配線5Lの配設面上に気相成長により絶縁膜６を形成
した際、その絶縁膜６に積層金属配線5Lの段差に対応し
て形成される段差部８は、前記第２の金属膜パターン3P
の側壁面の順テーパ7Aに沿った緩やかな順テーパ状の斜
面7Bを有する山型になり、該段差部８における絶縁膜６
のクラック発生は防止される。
金属配線5Lの配設面上に気相成長により絶縁膜６を形成
した際、その絶縁膜６に積層金属配線5Lの段差に対応し
て形成される段差部８は、前記第２の金属膜パターン3P
の側壁面の順テーパ7Aに沿った緩やかな順テーパ状の斜
面7Bを有する山型になり、該段差部８における絶縁膜６
のクラック発生は防止される。
【００１７】また、本発明の方法においては、第１の金
属膜にAl（Al合金を含む) を第２の金属膜にTiをそれぞ
れ用いて積層金属配線を形成する際に、上層のTi膜をテ
ーパ状に選択エッチングするエッチングガスにレジスト
がエッチングされ且つAlがエッチングされないSF6 とO2
との混合ガスを用いることにより、先に上層のTi膜と下
層のAl膜とを一括パターニングした際にAl膜パターンの
側壁面に吸着されたClは、前記エッチングガス中のSF6
に含まれる弗素(F) によって置換除去される。従ってAl
膜パターンのコロージョンは防止され、配線形成の歩留
り及び配線の信頼性は向上する。
属膜にAl（Al合金を含む) を第２の金属膜にTiをそれぞ
れ用いて積層金属配線を形成する際に、上層のTi膜をテ
ーパ状に選択エッチングするエッチングガスにレジスト
がエッチングされ且つAlがエッチングされないSF6 とO2
との混合ガスを用いることにより、先に上層のTi膜と下
層のAl膜とを一括パターニングした際にAl膜パターンの
側壁面に吸着されたClは、前記エッチングガス中のSF6
に含まれる弗素(F) によって置換除去される。従ってAl
膜パターンのコロージョンは防止され、配線形成の歩留
り及び配線の信頼性は向上する。
【００１８】
【実施例】以下本発明に係る金属配線形成方法と該金属
配線形成方法を用いた半導体装置の製造方法を、該半導
体装置の製造方法のＴＦＴを製造する際の一実施例につ
いて、図２の工程断面図を参照し具体的に説明する。な
お全図を通じ同一対象物は同一符合で示す。
配線形成方法を用いた半導体装置の製造方法を、該半導
体装置の製造方法のＴＦＴを製造する際の一実施例につ
いて、図２の工程断面図を参照し具体的に説明する。な
お全図を通じ同一対象物は同一符合で示す。
【００１９】図２(a) 参照 本発明の方法により、例えば、主たる導電層のAl（Alを
主成分とする合金を含む）とバリアメタルのTiとが積層
された積層金属ゲート配線を有するＴＦＴを形成するに
際しては、先ず、絶縁基体であるガラス板11上に上記配
線の主たる導電層となる厚さ 150nm程度のAl（Alを主成
分とする合金を含む）膜12をスパッタ法等により形成
し、次いでこのAl膜12上にスパッタ法等によりバリアメ
タルとなる厚さ100nm 程度のTi膜13を形成し、次いでこ
のTi膜13上に従来と同様のフォトリソグラフィ手段を用
いゲート配線パターンに対応するパターン形状を有する
レジストパターン14を形成する。
主成分とする合金を含む）とバリアメタルのTiとが積層
された積層金属ゲート配線を有するＴＦＴを形成するに
際しては、先ず、絶縁基体であるガラス板11上に上記配
線の主たる導電層となる厚さ 150nm程度のAl（Alを主成
分とする合金を含む）膜12をスパッタ法等により形成
し、次いでこのAl膜12上にスパッタ法等によりバリアメ
タルとなる厚さ100nm 程度のTi膜13を形成し、次いでこ
のTi膜13上に従来と同様のフォトリソグラフィ手段を用
いゲート配線パターンに対応するパターン形状を有する
レジストパターン14を形成する。
【００２０】図２(b) 参照 次いで、上記レジストパターン14をマスクにし第１のRI
E 処理により上記Ti膜13とAl膜12を一括パターニング
し、側壁面が前記レジストパターン14の側壁面に整合し
てほぼ垂直なAl膜パターン12P とTi膜パターン13P との
積層パターン15を形成する。
E 処理により上記Ti膜13とAl膜12を一括パターニング
し、側壁面が前記レジストパターン14の側壁面に整合し
てほぼ垂直なAl膜パターン12P とTi膜パターン13P との
積層パターン15を形成する。
【００２１】なお、上記Ti膜13とAl膜12とを一括パター
ニングする際の第１のRIE 処理の条件は、例えば次の通
りである。 ここで、レジストパターン14、Ti膜パターン13P 、Alパ
ターン12P の表出面には、エッチングガスに含まれるCl
が多量に吸着される。
ニングする際の第１のRIE 処理の条件は、例えば次の通
りである。 ここで、レジストパターン14、Ti膜パターン13P 、Alパ
ターン12P の表出面には、エッチングガスに含まれるCl
が多量に吸着される。
【００２２】図２(c) 参照 次いで、レジスト及びTiが選択的にエッチングされAlが
エッチングされない６弗化硫黄(SF6) とO2との混合ガス
をエッチングガスに用いた第２のRIE 処理により、前記
レジストパターン14を再度エッチングマスクに用いてTi
膜パターン13Pのエッチングを行う。このエッチングに
よって、レジストパターン14はエッチングされてその外
周面が順次後退し、それに伴って下部のTi膜パターン13
P は上面の周辺部から順次エッチングされ、Ti膜パター
ン13P の側壁面に順テーパ17A が形成される。エッチン
グ条件は例えば次の通りである。
エッチングされない６弗化硫黄(SF6) とO2との混合ガス
をエッチングガスに用いた第２のRIE 処理により、前記
レジストパターン14を再度エッチングマスクに用いてTi
膜パターン13Pのエッチングを行う。このエッチングに
よって、レジストパターン14はエッチングされてその外
周面が順次後退し、それに伴って下部のTi膜パターン13
P は上面の周辺部から順次エッチングされ、Ti膜パター
ン13P の側壁面に順テーパ17A が形成される。エッチン
グ条件は例えば次の通りである。
【００２３】 なおこの条件で、順テーパ17A の角度は60度前後に形成
される。
される。
【００２４】また、この第２のRIE 処理において、前記
第１のRIE 処理によりAl膜パターン12P 、Ti膜パターン
13P 及びレジストパターン14等の表出面に吸着されたCl
は、エッチングガスのプラズマ中に形成される弗素イオ
ン(F+ ) により置換されてエッチングガス中に放出さ
れ、エッチングガスと共に排出除去される。
第１のRIE 処理によりAl膜パターン12P 、Ti膜パターン
13P 及びレジストパターン14等の表出面に吸着されたCl
は、エッチングガスのプラズマ中に形成される弗素イオ
ン(F+ ) により置換されてエッチングガス中に放出さ
れ、エッチングガスと共に排出除去される。
【００２５】図２(d) 参照 次いで、通常のO2プラズマを用いるアッシング処理等に
よりレジストパターン14を除去し、ほぼ垂直な側壁面を
有するAl膜パターン12P 上に約60度程度の立ち上がり角
度の順テーパ17A を有する斜面状の側壁面を備えたTi膜
パターン13P が積層された２層金属ゲート配線15L が形
成される。
よりレジストパターン14を除去し、ほぼ垂直な側壁面を
有するAl膜パターン12P 上に約60度程度の立ち上がり角
度の順テーパ17A を有する斜面状の側壁面を備えたTi膜
パターン13P が積層された２層金属ゲート配線15L が形
成される。
【００２６】なお、このゲート配線15L は前記のように
F+ との置換により表面に吸着されていたClが除去され
ているので、大気中に出しても急速にコロージョンが発
生するようなことはない。
F+ との置換により表面に吸着されていたClが除去され
ているので、大気中に出しても急速にコロージョンが発
生するようなことはない。
【００２７】図２(e) 参照 次いで、上記２層金属ゲート配線15L を有するガラス板
11上に、通常のCVD 法により厚さ 400nm程度の例えば窒
化シリコン(Si3N4) からなるゲート絶縁膜16を形成し、
次いで上記ゲート絶縁膜16形成面上に通常のCVD 法によ
りチャネル層となる厚さ10nm程度のノンドープのアモル
ファスシリコン(a-Si)膜20を形成し、次いでこのa-Si膜
20上に通常のCVD 法により厚さ 150nm程度のSi3N4 膜を
形成し、次いでこのSi3N4 膜上に通常のリソグラフィ手
段により前記ゲート配線15L の上部をゲート配線15L に
沿って覆うレジストパターンを形成し、このレジストパ
ターンをマスクにし例えばウェットエッチング手段によ
り前記Si3N4 膜をパターニングし、マスクのレジストパ
ターンを除去し、前記チャネルになるa-Si膜20上にゲー
ト配線15L の上部をゲート配線15L にそって覆うSi3N4
保護パターン21を形成する。
11上に、通常のCVD 法により厚さ 400nm程度の例えば窒
化シリコン(Si3N4) からなるゲート絶縁膜16を形成し、
次いで上記ゲート絶縁膜16形成面上に通常のCVD 法によ
りチャネル層となる厚さ10nm程度のノンドープのアモル
ファスシリコン(a-Si)膜20を形成し、次いでこのa-Si膜
20上に通常のCVD 法により厚さ 150nm程度のSi3N4 膜を
形成し、次いでこのSi3N4 膜上に通常のリソグラフィ手
段により前記ゲート配線15L の上部をゲート配線15L に
沿って覆うレジストパターンを形成し、このレジストパ
ターンをマスクにし例えばウェットエッチング手段によ
り前記Si3N4 膜をパターニングし、マスクのレジストパ
ターンを除去し、前記チャネルになるa-Si膜20上にゲー
ト配線15L の上部をゲート配線15L にそって覆うSi3N4
保護パターン21を形成する。
【００２８】図２(f) 参照 次いで、上記工程を経た基板上にCVD 法によりコンタク
ト層となる60nm程度の厚さのｎ+ 型 a-Si 膜を形成し、
次いでスパッタ法等により前記ｎ+ 型 a-Si 膜上に厚さ
80nm程度のTi膜及び厚さ50nm程度のAl膜を順次積層形成
し、次いで通常のレジストプロセス及びRIE 処理により
上記ｎ+ 型 a-Si 膜を前記 Si3N4保護パターン21の上部
でソース領域側とドレイン領域側に分離すると共に周辺
部を画定除去し、前記ノンドープの a-Si 膜20からなる
チャネル層上に上記ｎ+ 型 a-Si膜からなるソースコン
タクト層22S 若しくはドレインコンタクト層22D を介し
て上記Ti膜とAl膜との積層構造を有するソース電極23S
及びドレイン電極22D を形成し、本発明に係る金属配線
形成方法による２層金属ゲート配線15L を備えたＴＦＴ
が完成する。
ト層となる60nm程度の厚さのｎ+ 型 a-Si 膜を形成し、
次いでスパッタ法等により前記ｎ+ 型 a-Si 膜上に厚さ
80nm程度のTi膜及び厚さ50nm程度のAl膜を順次積層形成
し、次いで通常のレジストプロセス及びRIE 処理により
上記ｎ+ 型 a-Si 膜を前記 Si3N4保護パターン21の上部
でソース領域側とドレイン領域側に分離すると共に周辺
部を画定除去し、前記ノンドープの a-Si 膜20からなる
チャネル層上に上記ｎ+ 型 a-Si膜からなるソースコン
タクト層22S 若しくはドレインコンタクト層22D を介し
て上記Ti膜とAl膜との積層構造を有するソース電極23S
及びドレイン電極22D を形成し、本発明に係る金属配線
形成方法による２層金属ゲート配線15L を備えたＴＦＴ
が完成する。
【００２９】なお、上記実施例においては、ＴＦＴの２
層金属ゲート配線をAl（Alを主成分とする合金を含む）
とTiにより構成し、第１のRIE 処理にCl系のエッチング
ガスをまた第２のRIE 処理に弗素化合物と酸素の混合ガ
スをそれぞれ用いたが、本発明の適用される積層金属配
線は上記構成に限られるものではなく、従って第１、第
２のRIE 処理に用いるエッチングガスも上記に限られる
ものではない。
層金属ゲート配線をAl（Alを主成分とする合金を含む）
とTiにより構成し、第１のRIE 処理にCl系のエッチング
ガスをまた第２のRIE 処理に弗素化合物と酸素の混合ガ
スをそれぞれ用いたが、本発明の適用される積層金属配
線は上記構成に限られるものではなく、従って第１、第
２のRIE 処理に用いるエッチングガスも上記に限られる
ものではない。
【００３０】
【発明の効果】以上説明したように本発明に係る金属配
線形成方法によれば配線の側壁面を順テーパを有する斜
面状に形成することができるので、該金属配線上に形成
する絶縁膜の配線段差部におけるクラックの発生は回避
され、該絶縁膜の絶縁耐圧の劣化が防止される。また本
発明に係る金属配線形成方法によればパターニング完了
時の金属配線（例えばAl膜を含む配線）の表面に腐食性
ガス（例えばCl）が吸着されていることがなくなるの
で、該金属配線のコロージョンが防止される。
線形成方法によれば配線の側壁面を順テーパを有する斜
面状に形成することができるので、該金属配線上に形成
する絶縁膜の配線段差部におけるクラックの発生は回避
され、該絶縁膜の絶縁耐圧の劣化が防止される。また本
発明に係る金属配線形成方法によればパターニング完了
時の金属配線（例えばAl膜を含む配線）の表面に腐食性
ガス（例えばCl）が吸着されていることがなくなるの
で、該金属配線のコロージョンが防止される。
【００３１】従って、上記金属配線形成方法を用いる本
発明の半導体装置の製造方法によれば、配線上の絶縁膜
のクラックによる絶縁耐圧の劣化や金属配線のコロージ
ョンによる断線が防止されるので、２種金属積層構造の
電極配線を有する半導体装置の製造歩留り及び信頼性が
向上する。
発明の半導体装置の製造方法によれば、配線上の絶縁膜
のクラックによる絶縁耐圧の劣化や金属配線のコロージ
ョンによる断線が防止されるので、２種金属積層構造の
電極配線を有する半導体装置の製造歩留り及び信頼性が
向上する。
【図１】 本発明に係る金属配線形成方法の原理説明用
工程断面図
工程断面図
【図２】 本発明に係る半導体装置の製造方法の一実施
例の工程断面図
例の工程断面図
【図３】 従来の金属配線形成方法の工程断面図
【図４】 従来の問題点を示す模式断面図
１ 絶縁性基体 ２ 第１の金属膜 2P 第１の金属膜パターン ３ 第２の金属膜 3P 第２の金属膜パターン ４ レジストパターン ５ 積層金属膜パターン 5L 積層金属配線 ６ 絶縁膜 7A 順テーパ 7B 順テーパを有する斜面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｎ
Claims (5)
- 【請求項１】 ２種の金属が積層された積層金属配線を
形成するに際して、 絶縁性基体(1) 上に第１の金属膜(2) を形成する工程
と、 該第１の金属膜(2) 上に該第１の金属膜に対してエッチ
ングの選択性が得られる第２の金属膜(2) を形成する工
程と、 該第２の金属膜(2) 上に配線パターンに対応するパター
ン形状を有するレジストパターン(4) を形成する工程
と、 該レジストパターン(4) をマスクにし第１の異方性ドラ
イエッチング手段により該第２、第１の金属膜(3,2) を
一括パターニングし、該レジストパターン(4)に整合す
る第１、第２の金属膜パターン(2P,3P) の積層パターン
を形成する工程と、 該レジストパターン(4) をマスクにし、該レジストパタ
ーン(4) を構成するレジストと該第２の金属に対して選
択的にエッチング性を有する第２の異方性ドライエッチ
ング手段により該レジストパターン(4) の外周面を後退
させながら該第２の金属膜パターン(3P)の側壁面を順テ
ーパ状(7A)にエッチングする工程とを有することを特徴
とする金属配線形成方法。 - 【請求項２】 前記第１の金属膜に塩素系のエッチング
ガスでエッチングされ弗素系のエッチングガスではエッ
チングされない金属膜を用い、前記第２の金属膜に塩素
系及び弗素系のエッチングガスでエッチングされる金属
膜を用いることを特徴とする請求項１記載の金属配線形
成方法。 - 【請求項３】 前記第１の金属膜がアルミニウム膜若し
くはアルミニウムを主成分とする合金膜からなり、前記
第２の金属膜がチタン膜よりなることを特徴とする請求
項１または２記載の金属配線形成方法。 - 【請求項４】 前記第１の異方性ドライエッチングにお
けるエッチングガスが３塩化硼素と塩素との混合ガスか
らなり、前記第２の異方性ドライエッチングにおけるエ
ッチングガスが６弗化硫黄と酸素との混合ガスからなる
請求項１、２または３記載の金属配線形成方法。 - 【請求項５】 請求項１、２、３または４記載の金属配
線形成方法を用いて金属配線を形成する工程を含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP380094A JPH07211697A (ja) | 1994-01-19 | 1994-01-19 | 金属配線形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP380094A JPH07211697A (ja) | 1994-01-19 | 1994-01-19 | 金属配線形成方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211697A true JPH07211697A (ja) | 1995-08-11 |
Family
ID=11567280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP380094A Withdrawn JPH07211697A (ja) | 1994-01-19 | 1994-01-19 | 金属配線形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211697A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461466B1 (ko) * | 2001-11-13 | 2004-12-13 | 엘지.필립스 엘시디 주식회사 | 금속배선용 절연막 및 그것을 포함하는 평판표시장치 |
| JP2005252188A (ja) * | 2004-03-08 | 2005-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電気光学装置 |
| JP2006216936A (ja) * | 2005-12-16 | 2006-08-17 | Mitsubishi Electric Corp | 液晶表示装置とその製造方法およびそれに用いられるｔｆｔアレイ基板 |
| WO2010058528A1 (ja) * | 2008-11-20 | 2010-05-27 | シャープ株式会社 | 半導体層およびその形成方法 |
| CN103295970A (zh) * | 2013-06-05 | 2013-09-11 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
-
1994
- 1994-01-19 JP JP380094A patent/JPH07211697A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461466B1 (ko) * | 2001-11-13 | 2004-12-13 | 엘지.필립스 엘시디 주식회사 | 금속배선용 절연막 및 그것을 포함하는 평판표시장치 |
| JP2005252188A (ja) * | 2004-03-08 | 2005-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電気光学装置 |
| JP2006216936A (ja) * | 2005-12-16 | 2006-08-17 | Mitsubishi Electric Corp | 液晶表示装置とその製造方法およびそれに用いられるｔｆｔアレイ基板 |
| WO2010058528A1 (ja) * | 2008-11-20 | 2010-05-27 | シャープ株式会社 | 半導体層およびその形成方法 |
| JPWO2010058528A1 (ja) * | 2008-11-20 | 2012-04-19 | シャープ株式会社 | 半導体層およびその形成方法 |
| US8415673B2 (en) | 2008-11-20 | 2013-04-09 | Sharp Kabushiki Kaisha | Thin film transistor and semiconductor layer |
| CN103295970A (zh) * | 2013-06-05 | 2013-09-11 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
| US9543338B2 (en) | 2013-06-05 | 2017-01-10 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0987745B1 (en) | Metallization etching method using a hard mask layer | |
| US5767015A (en) | Metal plug with adhesion layer | |
| KR20080086686A (ko) | 반도체 소자의 제조방법 | |
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| US6268287B1 (en) | Polymerless metal hard mask etching | |
| CN110600388A (zh) | 改善铝焊盘结晶缺陷的方法 | |
| CN1162844A (zh) | 半导体存储器及其制造方法 | |
| US7012029B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| US6214725B1 (en) | Etching method | |
| JPH07211697A (ja) | 金属配線形成方法及び半導体装置の製造方法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
| JP2858837B2 (ja) | 半導体装置の製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| US6177337B1 (en) | Method of reducing metal voids in semiconductor device interconnection | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| US20100248456A1 (en) | Method of manufacturing semiconductor device | |
| JPH05183058A (ja) | 半導体装置の製造方法 | |
| JP3258077B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2708019B2 (ja) | コンタクトホール形成方法 | |
| JP2708018B2 (ja) | コンタクトホール形成方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| JPH0864583A (ja) | チタンナイトライド又はチタンオキシナイトライドの残渣除去方法 | |
| JP3022716B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |