JPH07211709A - 機械的応力を低減された層の形成方法 - Google Patents

機械的応力を低減された層の形成方法

Info

Publication number
JPH07211709A
JPH07211709A JP6337240A JP33724094A JPH07211709A JP H07211709 A JPH07211709 A JP H07211709A JP 6337240 A JP6337240 A JP 6337240A JP 33724094 A JP33724094 A JP 33724094A JP H07211709 A JPH07211709 A JP H07211709A
Authority
JP
Japan
Prior art keywords
layer
partial
partial layer
layers
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6337240A
Other languages
English (en)
Inventor
Markus Biebl
ビーブル マルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH07211709A publication Critical patent/JPH07211709A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0163—Controlling internal stress of deposited layers
    • B81C2201/0167—Controlling internal stress of deposited layers by adding further layers of materials having complementary strains, i.e. compressive or tensile strain

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 特にマイクロメカニズム装置の構造物を形成
するのに使用できる、許容し得ない熱負荷を回避して形
成される機械的応力を低減された層を提供する。 【構成】 少なくとも２つの部分層１３、１４から１つ
の層１５を組合せて形成し、その際第１の部分層１３を
基板１１、１２の上に施し、第２の部分層１４を第１の
部分層１３の上に施し、第１の部分層１３及び第２の部
分層１４を第１の部分層１３及び第２の部分層１４のス
トレス勾配がほぼ相殺されるように互いに調整する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は機械的応力を低減された
層を製造する方法に関する。
【０００２】
【従来の技術】半導体技術分野において層を製造する場
合層内に機械的応力がしばしば生じる。これらの機械的
応力は選択された析出条件に関係する。これらの機械的
応力はしばしばストレスといわれる。層全体の機械的応
力といわれる絶対ストレスと、層内の機械的応力といわ
れ曲げモーメントを来すストレス勾配とは区別されてい
る。
【０００３】この種の機械的応力は特にポリシリコン、
ＳｉＯ2 、Ｓｉ3Ｎ4 及び金属からなる層を形成する際
に観察されるものである。
【０００４】機械的応力は層内の拡散プロセスに影響を
及ぼす。従って拡散源として例えばポリシリコンからな
るドープされた層を使用する場合ポリシリコン層の機械
的応力は著しく妨げになる。
【０００５】マイクロメカニズム技術分野では層の構造
化及び部分的アンダーエッチングにより支持部を介して
基板と接続されている片持ち式構造が形成される。この
マイクロメカニズム装置は電子評価装置と共に基板上に
集積可能であることから、シリコン処理技術をベースと
するマイクロメカニズム装置はセンサ技術において益々
重要になってきている。同様に片持ち式構造を形成する
際構造物が形成される層内の機械的応力は著しい妨げと
なる。絶対ストレスはこれらの装置内ではストレスの緩
和に適した構造物の懸垂方式により補正することができ
るが、しかしストレス勾配は片持ち式構造に曲げを来
し、これを使用できなくさせる。
【０００６】層内の機械的応力を低減させるため層をド
ーピングし、次いで熱処理することが公知である（例え
ばグッケル（Ｈ．Ｇｕｃｋｅｌ）その他による「センサ
及びアクチュエータ（Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔ
ｕａｔｏｒｓ）２０」（１９８９年）、第１１７〜１２
２頁の「表面の平坦なポリシリコン膜からのマイクロメ
カニックデバイスの製造（Ｆａｂｒｉｃａｔｉｏｎ ｏ
ｆ Ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ Ｄｅｖｉｃｅｓ
ｆｒｏｍ Ｐｏｌｙｓｉｌｉｃｏｎ Ｆｉｌｍｓ ｗ
ｉｔｈ Ｓｍｏｏｔｈ Ｓｕｒｆａｃｅｓ）」参照）。
応力を効果的に除くには現在のエレクトロニクスプロセ
スに使用できる熱負荷をはるかに超えた熱勘定が必要で
ある。従ってこの方法はマイクロエレクトロニクスに使
用するには適していない。
【０００７】
【発明が解決しようとする課題】本発明の課題は、許容
し得ない熱負荷を回避して機械的応力を低減された層を
形成する方法を提供することにある。
【０００８】
【課題を解決するための手段】この課題は本発明によ
り、少なくとも第１の部分層及び第２の部分層から１つ
の層を組合せて形成し、その際第１の部分層を基板の上
に施し、第２の部分層を第１の部分層の上に施し、第１
の部分層及び第２の部分層を第１の部分層のストレス勾
配及び第２の部分層のストレス勾配がほぼ相殺されるよ
うに互いに調整することにより解決される。
【０００９】本発明方法では層は少なくとも第１の部分
層と第２の部分層から組合せて形成される。その際第１
の部分層及び第２の部分層は、ストレス勾配が双方の層
内でほぼ相殺されるように互いに調整される。それによ
り部分層の曲げモーメントは相殺される。この層から後
に形成される片持ち式構造の歪みはそれにより回避され
る。このことは例えば第１の部分層が引張り応力下にま
た第２の部分層がそれに相応する圧縮応力下に析出され
ることにより行われる。両部分層内の適切なストレス勾
配により生じる力モーメントが形成された層の中間面で
零となることが本発明方法の重要な点である。
【００１０】第１の部分層は例えば機械的引張り応力を
示すＳｉ3Ｎ4から形成され、第２の部分層は機械的圧縮
応力を示すＳｉＯ2から形成される。また第１の部分層
は例えば引張り応力下又は圧縮応力下にタングステンの
析出により形成され、第２の部分層は圧縮応力下又は引
張り応力下にタングステンの析出により形成される。
【００１１】ポリシリコンからなる層を形成するのに第
１の部分層はポリシリコンから、第２の部分層は非晶質
シリコンから形成すると有利である。この場合第１の部
分層と第２の部分層との間に例えばＳｉＯ2からなる補
助層を形成することは非晶質層のエピタキシャル成長を
回避するのに有利である。次いで両方の部分層を熱処理
することにより非晶質シリコンからなる第２の部分層か
ら多結晶シリコンが生じる。それに必要とされる熱負荷
はマイクロエレクトロニクスの製造工程に耐え得るもの
である。
【００１２】３層以上の部分層から１つの層を組合わせ
て形成することも本発明の枠内にある。この場合機械的
応力の勾配の平均化が起こる。本発明により部分層は生
じる力モーメントが形成された層の中間面で零となるよ
うに互いに調整される。
【００１３】本発明方法により製造される層は特に拡散
源として適している。更にこの層はマイクロメカニズム
装置を形成するための出発点としても適している。
【００１４】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
【００１５】図１に示すように基板１１の上に犠牲層１
２が施される。基板１１は例えばシリコンウェハ又はＳ
ＯＩ基板である。犠牲層１２は例えばＳｉＯ2からな
り、例えば１μｍの厚さに析出される。
【００１６】犠牲層１２の表面上に第１の部分層１３が
施される。この第１の部分層１３の上に第２の部分層１
４が施される。第１の部分層１３及び第２の部分層１４
は合せて１つの層１５を構成する。
【００１７】第１の部分層１３は例えばタングステンか
ら析出され、その際第１の部分層１３の析出は圧縮応力
状態で行われる。第２の部分層１４は例えば同様にタン
グステンから形成され、その際第２の部分層の析出は引
張り応力状態で行われる。第１の部分層１３と第２の部
分層１４内の機械的応力は相殺され、その結果層１５の
中間面の力モーメントは零となる。
【００１８】層１５はマイクロメカニズム装置の片持ち
式構造を形成するのに適している。そのため層１５はま
ず構造化され、片持ち式構造１５１の形状が基板１１の
表面と平行な面に設定される（図２参照）。それにはマ
スク及び犠牲層１２に対する選択的エッチング処理が使
用される。
【００１９】次いで犠牲層１２が片持ち式構造１５１及
び基板１１に対して選択的に例えば緩衝されたフッ化水
素酸でエッチングされる。その際犠牲層１２は部分的に
片持ち式構造１５１の下でも除去され、従ってこの層は
僅かに支持部１２１を介して基板１１と固く接続される
（図３参照）。
【００２０】本発明の別の実施例では図４に示すように
基板２１の上に犠牲層２２が施される。基板２１は例え
ばシリコンウェハ又はＳＯＩ基板である。犠牲層２２は
例えばＳｉＯ2からなり、例えば１μｍの厚さに施され
る。
【００２１】犠牲層２２の上に第１の部分層２３が施さ
れる。この第１の部分層２３の上に補助層２４が施され
る。補助層２４の上に第２の部分層２５が施される。第
２の部分層２５の上に補助層２６が施される。補助層２
６の上に第３の部分層２７が施される。第３の部分層２
７の上に補助層２８が施される。補助層２８の上に第４
の部分層２９が施される。第１の部分層２３、補助層２
４、第２の部分層２５、補助層２６、第３の部分層２
７、補助層２８及び第４の部分層２９は組合されて機械
的応力を低減された１つの層３０を形成する。
【００２２】第１の部分層２３は例えば多結晶シリコン
からなり犠牲層２２の上に施される。次いでＳｉＯ2か
らなり例えば０．１〜３ｎｍの厚さの補助層２４が形成
される。補助層２４は例えば大気中での適当な待機時
間、酸化洗い又は高められた温度での酸化により形成さ
れる。同様に第２の部分層２５が多結晶シリコンから形
成される。補助層２４は結晶核形成及び第２の部分層２
５の成長のために犠牲層２２のような適当な前提条件を
提供するので、第２の部分層２５は第１の部分層２３と
同様に成長する。従って第２の部分層２５内のストレス
勾配は第１の部分層２３内のストレス勾配に相当する。
【００２３】同様に補助層２６はＳｉＯ2からなり約
０．１〜３ｎｍの厚さに形成される。その上に第３の部
分層２７が同様に多結晶シリコンから析出され、その際
第３の部分層２７の成長は第２の部分層２５並びに第１
の部分層２３の成長に相当するものである。第３の部分
層２７の上にＳｉＯ2からなり０．１〜３ｎｍの厚さの
補助層２８が施される。同様に補助層２８の上に第４の
部分層２９が多結晶シリコンから成長させられる。
【００２４】第１の部分層２３、第２の部分層２５、第
３の部分層２７及び第４の部分層２９が比較可能の条件
下に成長させられているため、ストレス勾配は全ての部
分層において等しい。
【００２５】ポリシリコンからなる層の成長時にその下
方部分内に層の析出中に更に成長を競り合うために多数
の小さな結晶子の成長が起こる。このことは例えば２０
０〜２０００ｎｍの厚さを有する多結晶シリコン層内に
最初の約１００ｎｍの段階で強い圧縮ストレスを来す。
この圧縮ストレスは上方へ向かって減少する。
【００２６】本発明方法では各部分層２３、２５、２
７、２９内のこのストレス勾配は、上下に互いに析出さ
れた部分層がストレス勾配の平均化をもたらすことから
補正される。適切な条件下により多くの部分層がポリシ
リコンから析出されればされるほど、個々の部分層の機
械的応力は層３０内で益々良好に補正される。
【００２７】本発明の他の実施例では、第１の部分層２
３及び第３の部分層２７は多結晶シリコンから析出され
る。それに対して第２の部分層２５及び第４の部分層２
９は非晶質シリコンから析出される。また補助層２４、
２６、２８はＳｉＯ2から０．１〜３ｎｍの厚さに析出
される。多結晶シリコンの析出の際に層内に圧縮ストレ
スが生じる。それに対して非晶質シリコンの析出の際に
は層内に引張りストレスが生じる。補助層２４、２６、
２８はシリコンの成長時にエピタキシャル成長が起こら
ないことを保証する。層３０の熱処理により第２の部分
層２５及び第４の部分層２９は非晶質シリコンから多結
晶シリコンに変換される。
【００２８】層３０の電気抵抗を調整するためドーパン
トが部分層２３、２５、２７、２９内に注入される。こ
れはそれぞれ相応する部分層の析出後に行われてもまた
層３０全体の完成後に行われてもよい。層３０は同じ厚
さの唯一つのポリシリコン層に相応する層抵抗を有する
ため、ＳｉＯ2からなる補助層２４、２６、２８を熱処
理により裂開すると有利である。この種の熱処理は例え
ば約１０００℃でのＲＯＡ熱処理であり、プロセスに互
換性を有する。
【００２９】層３０はマイクロメカニズム装置内に片持
ち式構造を形成するのに適している。そのため層３０は
構造化され、その結果片持ち式構造３０１が生じる。こ
れはマスク法及び犠牲層２２に対する選択的エッチング
により行われる（図５参照）。次いで犠牲層２２は片持
ち式構造３０１及び基板２１に対して選択して行われる
例えば緩衝されたフッ化水素酸での異方性エッチング処
理で部分的に除去され、その結果犠牲層２２から支持部
２２１だけが残され、この支持部を介して片持ち式構造
３０１は基板２１と接続される（図６参照）。片持ち式
構造３０１の形成前又は形成後に基板２１内にマイクロ
メカニズム装置の電子制御デバイスを形成してもよい。
【００３０】第１の部分層２３、第２の部分層２５、第
３の部分層２７及び第４の部分層２９は５０ｎｍ〜１μ
ｍの厚さに形成すると有利である。
【図面の簡単な説明】
【図１】本発明の一実施例を示す２つの部分層から組合
わされて形成された層を有する基板の断面図。
【図２】犠牲層上の２つの部分層からなる層を構造化し
た工程の断面図。
【図３】基板と構造化されて形成された片持ち式構造が
支持部で接続された工程の断面図。
【図４】本発明の別の実施例を示す４つの部分層の各々
の間に補助層が施された工程の断面図。
【図５】４つの部分層を組合わせて形成された層からマ
イクロメカニズム構造（片持ち式構造）を形成した工程
の断面図。
【図６】犠牲層を構造化した支持部で片持ち式構造と基
板が接続された工程の断面図。
【符号の説明】
１１ 基板 １２ 犠牲層 １５ 層 １３ 第１の部分層 １４ 第２の部分層 １５１ 構造化層 １２１ 支持部 ３０ 層 ２１ 基板 ２２ 犠牲層 ２３ 第１の部分層 ２５ 第２の部分層 ２７ 第３の部分層 ２９ 第４の部分層 ２４、２６、２８ 補助層 ３０１ 片持ち式構造 ２２１ 支持部

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも第１の部分層（１３）及び第
    ２の部分層（１４）から１つの層（１５）を組合せて形
    成し、その際第１の部分層（１３）を基板（１１、１
    ２）の上に施し、第２の部分層（１４）を第１の部分層
    （１３）の上に施し、第１の部分層（１３）及び第２の
    部分層（１４）を第１の部分層（１３）のストレス勾配
    及び第２の部分層（１４）のストレス勾配がほぼ相殺さ
    れるように互いに調整することを特徴とする機械的応力
    を低減された層の形成方法。
  2. 【請求項２】 ３つ以上の部分層（２３、２５、２７、
    ２９）からなる層（３０）を組合せて形成することを特
    徴とする請求項１記載の方法。
  3. 【請求項３】 それぞれ２つの隣合う部分層（２３、２
    ５）の間にこれらの部分層（２３、２５）よりも薄い補
    助層（２４）を形成することを特徴とする請求項１又は
    ２記載の方法。
  4. 【請求項４】 多結晶及び／又は非晶質シリコンからな
    る部分層（２３、２５、２７、２９）を形成し、部分層
    （２３、２５、２７、２９）を注入によりドープし、部
    分層（２３、２５、２７、２９）を熱処理工程で回復さ
    せ、ＳｉＯ2からなる補助層（２４、２６、２８）を形
    成することを特徴とする請求項３記載の方法。
  5. 【請求項５】 補助層を熱処理工程により裂開させるこ
    とを特徴とする請求項４記載の方法。
  6. 【請求項６】 部分層（１３、１４）を金属の析出によ
    り形成し、その際析出条件により各部分層（１３、１
    ４）内のストレス勾配を求め、これとは反対向きのスト
    レス勾配を有する隣合う部分層（１３、１４）を形成す
    ることを特徴とする請求項１ないし３の１つに記載の方
    法。
  7. 【請求項７】 タングステン又はケイ化物からなる部分
    層（１３、１４）を形成することを特徴とする請求項６
    記載の方法。
  8. 【請求項８】 部分層（１３、１４）をＳｉＯ2 とＳｉ
    3Ｎ4 から交互に形成し、その際ＳｉＯ2 からなる部分
    層は機械的圧縮応力下でまたＳｉ3Ｎ4からなる部分層は
    機械的引張り応力下で形成することを特徴とする請求項
    １ないし３の１つに記載の方法。
  9. 【請求項９】 基板（１１）の上にこの基板（１１）及
    び機械的応力を低減された層（１５）に対して選択的に
    エッチング可能の犠牲層（１２）を施し、機械的応力を
    低減された層（１５）を犠牲層（１２）の表面上に形成
    して構造化し、犠牲層（１２）を選択的エッチングによ
    り部分的に除去し、それにより構造化された層（１５
    １）を少なくとも１つの支持部（１２１）を介して基板
    （１１）と接続することを特徴とする請求項１ないし８
    の１つに記載の方法。
  10. 【請求項１０】 １つの層（１５）を構成する部分層
    （１３、１４）が共通側面を有するように層（１５）を
    構造化することを特徴とする請求項９記載の方法。
JP6337240A 1994-01-04 1994-12-26 機械的応力を低減された層の形成方法 Pending JPH07211709A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4400119 1994-01-04
DE4400119.3 1994-01-04

Publications (1)

Publication Number Publication Date
JPH07211709A true JPH07211709A (ja) 1995-08-11

Family

ID=6507456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6337240A Pending JPH07211709A (ja) 1994-01-04 1994-12-26 機械的応力を低減された層の形成方法

Country Status (4)

Country Link
US (1) US5753134A (ja)
EP (1) EP0663692B1 (ja)
JP (1) JPH07211709A (ja)
DE (1) DE59409157D1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658698A (en) * 1994-01-31 1997-08-19 Canon Kabushiki Kaisha Microstructure, process for manufacturing thereof and devices incorporating the same
DE4445177C5 (de) * 1994-11-22 2015-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen
EP0758080B1 (de) * 1995-08-09 1998-09-30 Siemens Aktiengesellschaft Mikromechanisches Bauelement mit perforierter, spannungsfreier Membran
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
US6268068B1 (en) 1998-10-06 2001-07-31 Case Western Reserve University Low stress polysilicon film and method for producing same
JP2000183346A (ja) 1998-12-15 2000-06-30 Toshiba Corp 半導体装置及びその製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
CN1252837C (zh) * 2000-04-26 2006-04-19 奥斯兰姆奥普托半导体股份有限两合公司 在GaN基板上的发光二极管芯片和用GaN基板上的发光二极管芯片制造发光二极管元件的方法
EP1277240B1 (de) * 2000-04-26 2015-05-20 OSRAM Opto Semiconductors GmbH Verfahren zur Herstellung eines lichtmittierenden Halbleiterbauelements
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
TWI289944B (en) * 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
US6632374B1 (en) * 2000-09-28 2003-10-14 Xerox Corporation Method for an optical switch on a silicon on insulator substrate
US6504643B1 (en) * 2000-09-28 2003-01-07 Xerox Corporation Structure for an optical switch on a substrate
US6632373B1 (en) * 2000-09-28 2003-10-14 Xerox Corporation Method for an optical switch on a substrate
DE60116969T2 (de) * 2000-09-28 2006-07-27 Xerox Corp. Herstellung einer Spiegelstruktur
DE10206711B4 (de) * 2002-02-18 2012-02-23 Siemens Ag Mikromechanisches Bauelement
US20040007733A1 (en) * 2002-06-26 2004-01-15 Macronix International Co., Ltd. Floating gate memory cell and forming method
US6872972B2 (en) * 2003-07-16 2005-03-29 Macronix International Co., Ltd. Method for forming silicon film with changing grain size by thermal process
US7470462B2 (en) * 2004-02-20 2008-12-30 Rochester Institute Of Technology Method to control residual stress in a film structure and a system thereof
DE102005046156B3 (de) * 2005-09-27 2007-05-31 Siemens Ag Vorrichtung mit Funktionselement und Verfahren zum Herstellen der Vorrichtung
JP4929753B2 (ja) * 2006-02-22 2012-05-09 オムロン株式会社 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ
KR100888145B1 (ko) 2007-02-22 2009-03-13 성균관대학교산학협력단 무응력 연성회로기판 제조 장치 및 방법
DE102007062707A1 (de) * 2007-12-27 2009-07-02 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US9068278B2 (en) * 2008-12-08 2015-06-30 Alta Devices, Inc. Multiple stack deposition for epitaxial lift off
US8846500B2 (en) 2010-12-13 2014-09-30 Semiconductor Components Industries, Llc Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith
DE102017209173A1 (de) 2017-05-31 2018-12-06 Robert Bosch Gmbh Polykristallines Material mit geringer mechanischer Verspannung; Verfahren zum Erzeugen eines polykristallinen Materials
US10242929B1 (en) * 2017-11-30 2019-03-26 Semiconductor Components Industries, Llc Method of forming a multilayer structure for reducing defects in semiconductor devices and structure
US12040241B2 (en) * 2019-12-13 2024-07-16 Xidian University Package structure for semiconductor device and preparation method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339303A (en) * 1981-01-12 1982-07-13 Kollmorgen Technologies Corporation Radiation stress relieving of sulfone polymer articles
JPS63136521A (ja) * 1986-11-27 1988-06-08 Sharp Corp Ｘ線リソグラフイ−用マスク
KR910006741B1 (ko) * 1988-07-28 1991-09-02 재단법인 한국전자통신연구소 비정질 탄소 지지막을 이용한 x-선 리소그라피 마스크의 제조방법
US5059556A (en) * 1988-09-28 1991-10-22 Siemens-Bendix Automotive Electronics, L.P. Low stress polysilicon microstructures
GB8921722D0 (en) * 1989-09-26 1989-11-08 British Telecomm Micromechanical switch
US4980018A (en) * 1989-11-14 1990-12-25 Intel Corporation Plasma etching process for refractory metal vias
US4980020A (en) * 1989-12-22 1990-12-25 Texas Instruments Incorporated Local interconnect etch technique
US5154810A (en) * 1991-01-29 1992-10-13 Optical Coating Laboratory, Inc. Thin film coating and method
JPH05102326A (ja) * 1991-09-13 1993-04-23 Nec Corp 半導体装置
US5241864A (en) * 1992-06-17 1993-09-07 Motorola, Inc. Double pinned sensor utilizing a tensile film

Also Published As

Publication number Publication date
EP0663692A3 (de) 1997-03-12
EP0663692A2 (de) 1995-07-19
DE59409157D1 (de) 2000-03-30
US5753134A (en) 1998-05-19
EP0663692B1 (de) 2000-02-23

Similar Documents

Publication Publication Date Title
JPH07211709A (ja) 機械的応力を低減された層の形成方法
TWI474397B (zh) Method for forming silicon oxide film of SOI wafer
EP1041621A3 (en) Multilayered wafer with thrick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof
US6689669B2 (en) High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane
JPH0799190A (ja) 半導体素子フィールド酸化膜の製造方法
Chen et al. Control of stress in highly doped polysilicon multi-layer diaphragm structure
EP1482069A1 (en) Method for producing polycrystalline silicon germanium suitable for micromachining
US7754617B2 (en) Polysilicon deposition and anneal process enabling thick polysilicon films for MEMS applications
JPH097946A (ja) 多結晶シリコン膜の製造方法
JPH01136328A (ja) 半導体基板の製造方法
US6605319B1 (en) Use of integrated polygen deposition and RTP for microelectromechanical systems
JP4476549B2 (ja) 薄膜構造体の製造方法、及び加速度センサの製造方法
JP4943172B2 (ja) シリコンエピタキシャル膜を有するｓｏｓ基板の形成法
JP2866485B2 (ja) 半導体薄膜素子の製造方法
US7176540B2 (en) Method for producing micromechanical structures and a micromechanical structure
JPH08255882A (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP2000091176A (ja) 基板張り合わせ方法
CN120024866A (zh) 用于无支撑地布置的硅结构的应力补偿方法、半导体元件和传感器
JP2000150379A (ja) 結晶質半導体層を有する積層体の製造方法
JP2001054900A (ja) マイクロメカニズムの構成部材を製造するための方法
JPS63260014A (ja) 炭化珪素単結晶薄膜の形成方法
JPH02238663A (ja) 半導体装置の製造方法
EP1473383B1 (en) Method for producing polycrystalline silicon germanium suitable for micromachining
JPH09301796A (ja) 微小機械およびその製造方法
JPH05226307A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030904