JPH07211774A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH07211774A JPH07211774A JP6003740A JP374094A JPH07211774A JP H07211774 A JPH07211774 A JP H07211774A JP 6003740 A JP6003740 A JP 6003740A JP 374094 A JP374094 A JP 374094A JP H07211774 A JPH07211774 A JP H07211774A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- oxide film
- selective oxidation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】選択酸化により素子分離シリコン酸化膜を形成
する際に発生するバーズビークの小さく、かつ、MOS
トランジスタに現われる狭チャネル効果の小さな半導体
装置の製造方法を提供する。
【構成】選択酸化のマスクとなるシリコン窒化膜3を逆
テーパー形状とし、そのシリコン窒化膜をマスクとしチ
ャネルストッパー6を導入し、選択酸化する。
【効果】シリコン窒化膜が逆テーパー形状であるため、
垂直形状のシリコン窒化膜の場合よりも、シリコン酸化
膜がシリコン窒化膜の下に喰い込んで成長しようとする
バーズビークの形成を抑えることができる。また、チャ
ネルストッパーはシリコン窒化膜とパッド酸化膜の接し
ている位置よりも内側にあるため、トランジスタのMO
Sトランジスタのチャネルとなる領域にせりだしが減少
し、MOSトランジスタのVthが上昇するといった狭
チャネル効果が現れ難くなる。
(57) [Abstract] [Purpose] The bird's beak generated when the element isolation silicon oxide film is formed by selective oxidation is small and the MOS
Provided is a method for manufacturing a semiconductor device having a small narrow channel effect that appears in a transistor. [Structure] The silicon nitride film 3 serving as a mask for selective oxidation is formed into an inverse taper shape, and the silicon nitride film is used as a mask to introduce a channel stopper 6 for selective oxidation. [Effect] Since the silicon nitride film has a reverse taper shape,
It is possible to suppress the formation of bird's beaks in which the silicon oxide film bites under the silicon nitride film and grows as compared with the case of the vertically-shaped silicon nitride film. Also, since the channel stopper is inside the position where the silicon nitride film and the pad oxide film are in contact with each other, the MO
It is difficult for the narrow channel effect such as the protrusion to be reduced in the region serving as the channel of the S transistor and the increase in Vth of the MOS transistor.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に選択酸化による素子分離領域の製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing an element isolation region by selective oxidation.
【0002】[0002]
【従来の技術】半導体基板上に選択酸化により形成した
素子分離領域を具備する半導体装置の従来の製造方法を
図2(a)〜図2(c)を用いて説明する。2. Description of the Related Art A conventional method of manufacturing a semiconductor device having an element isolation region formed by selective oxidation on a semiconductor substrate will be described with reference to FIGS. 2 (a) to 2 (c).
【0003】半導体基板1上にパッドシリコン酸化膜2
およびシリコン窒化膜3を形成する。次に、フォトリソ
グラフィーにより能動領域上にフォトレジストを残し、
これをマスクとして、素子分離領域上の前記シリコン窒
化膜を除去する。そして、前記シリコン窒化膜をマスク
としてチャネルストッパー5となる不純物を導入する。
そして、前記フォトレジストを剥離する。この状態を示
す図が図2(a)である。A pad silicon oxide film 2 is formed on a semiconductor substrate 1.
And the silicon nitride film 3 is formed. Next, leave the photoresist on the active area by photolithography,
Using this as a mask, the silicon nitride film on the element isolation region is removed. Then, using the silicon nitride film as a mask, impurities serving as channel stoppers 5 are introduced.
Then, the photoresist is peeled off. FIG. 2A is a diagram showing this state.
【0004】そして、前記シリコン窒化膜をマスクとし
て素子分離領域を選択酸化し、フィールド酸化膜4を形
成する。この状態を示す図が図2(b)である。Then, the element isolation region is selectively oxidized using the silicon nitride film as a mask to form a field oxide film 4. FIG. 2B shows this state.
【0005】最後に、前記シリコン窒化膜を除去するこ
とにより半導体基板上に選択酸化により形成した素子分
離領域を具備する半導体装置を製造していた。なお、図
2(c)は、この状態を示している。Finally, a semiconductor device having an element isolation region formed by selective oxidation on a semiconductor substrate by removing the silicon nitride film was manufactured. Note that FIG. 2C shows this state.
【0006】[0006]
【発明が解決しようとする課題】従来の技術において
は、選択酸化により素子分離フィールド酸化膜を形成す
る際、素子分離のシリコン酸化膜がシリコン窒化膜の下
に喰い込んで成長するため、バーズビークが形成されて
しまう。このバーズビークはLSIの集積化にとって大
きな障害となっている。In the prior art, when the element isolation field oxide film is formed by selective oxidation, the silicon oxide film for element isolation bites under the silicon nitride film and grows. Will be formed. This bird's beak is a major obstacle to LSI integration.
【0007】また、素子分離フィールド酸化膜を形成す
る際、チャネルストッパーとして導入した不純物がトラ
ンジスタのMOSトランジスタのチャネルとなる領域に
せりだしてくるため、MOSトランジスタのVthが上
昇するといった狭チャネル効果が現れ、微細化の妨げと
なる。Further, when the element isolation field oxide film is formed, the impurities introduced as the channel stoppers are extruded into the region serving as the channel of the MOS transistor of the transistor, so that the narrow channel effect such as the increase of Vth of the MOS transistor is produced. Appears and hinders miniaturization.
【0008】そこで、本発明はこれらの課題を解決しよ
うとするものであり、その目的とするところは、MOS
トランジスタの狭チャネル効果が小さく、しかも、バー
ズビークの小さな素子分離酸化膜を具備する半導体装置
の製造方法を提供するところにある。Therefore, the present invention is intended to solve these problems, and an object of the present invention is to provide a MOS.
An object of the present invention is to provide a method for manufacturing a semiconductor device having an element isolation oxide film having a small bird's beak and a small narrow channel effect of a transistor.
【0009】[0009]
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基板上に選択酸化により形成した
素子分離領域を具備する半導体装置の製造方法におい
て、半導体基板上にパッドシリコン酸化膜を形成する工
程と、前記シリコン酸化膜上にシリコン窒化膜を形成す
る工程と、前記半導体基板の素子分離領域上の前記シリ
コン窒化膜を除去し、能動領域上に逆テーパー形状に前
記シリコン窒化膜を残す工程と、前記シリコン窒化膜を
マスクとしてチャネルストッパーとなる不純物を導入す
る工程と、前記半導体基板の素子分離領域を選択酸化す
ることによりフィールド酸化膜を形成する工程と、前記
シリコン窒化膜を除去する工程を具備することを特徴と
する。A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having an element isolation region formed on a semiconductor substrate by selective oxidation, wherein a pad silicon oxide film is formed on the semiconductor substrate. Forming step, forming a silicon nitride film on the silicon oxide film, removing the silicon nitride film on the element isolation region of the semiconductor substrate, and forming the silicon nitride film in an inverse tapered shape on the active region. A step of leaving, a step of introducing impurities serving as a channel stopper using the silicon nitride film as a mask, a step of forming a field oxide film by selectively oxidizing the element isolation region of the semiconductor substrate, and a step of removing the silicon nitride film It is characterized by comprising a step of
【0010】[0010]
【実施例】本発明の半導体装置の製造方法の一実施例
を、図1(a)〜図1(c)に基づき説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method of manufacturing a semiconductor device of the present invention will be described with reference to FIGS. 1 (a) to 1 (c).
【0011】まず、半導体基板上1に100オングスト
ローム〜500オングストロームのパッドシリコン酸化
膜2を800℃から900℃のウエット酸素中で約10
分〜40分、熱酸化することにより形成し、さらに、1
000オングストローム〜2000オングストロームの
シリコン窒化膜3をSiH2Cl2とNH3のガスを用い
た化学的気相成長法により形成する。First, a pad silicon oxide film 2 having a thickness of 100 Å to 500 Å is formed on a semiconductor substrate 1 in wet oxygen at 800 ° C. to 900 ° C. for about 10 minutes.
Formed by thermal oxidation for 1 to 40 minutes, and further 1
A silicon nitride film 3 having a thickness of 000 angstroms to 2000 angstroms is formed by a chemical vapor deposition method using a gas of SiH 2 Cl 2 and NH 3 .
【0012】そして、フォトリソグラフィにより能動領
域上にフォトレジストを残し、フィールド領域の前記シ
リコン窒化膜をプラズマエッチング装置を用いたドライ
エッチングにより、逆テーパー形状になるように除去
し、フォトレジストを剥離する。Then, the photoresist is left on the active region by photolithography, the silicon nitride film in the field region is removed by dry etching using a plasma etching device so as to have an inverse taper shape, and the photoresist is peeled off. .
【0013】この際のエッチング条件としては、約50
cc/分の流量のCF4ガスを用い、通常、約300W
のRFパワーを用いるところを、約100WのRFパワ
ーと低めに設定し、さらに、通常、約0.1Tarrの
圧力で処理するところを、約0.2Tarrとする。な
お、この時、処理温度は20度〜60度に保っておくこ
とを忘れてはならない。このような条件でシリコン窒化
膜をエッチング処理することにより、エッチング形状が
垂直となるところを、逆テーパーとなるシリコン窒化膜
のエッチング形状を得ることができる。The etching condition at this time is about 50.
using cc / min flow rate CF 4 gas, usually about 300W
The RF power of about 100 W is set to a low RF power of about 100 W, and about 0.2 Tarr is usually processed at a pressure of about 0.1 Tarr. At this time, it should be remembered that the processing temperature is kept at 20 to 60 degrees. By etching the silicon nitride film under such conditions, it is possible to obtain an etching shape of the silicon nitride film having an inverse taper where the etching shape is vertical.
【0014】そして、前記シリコン窒化膜をマスクとし
て、チャネルストッパー6となる不純物をイオン注入法
により導入する。N型のMOSトランジスタを形成する
場合は、BあるいはBF2を20keV〜40keVの
加速エネルギーで1×1014〜1×1015イオン注入す
る。この時、窒化膜が逆テーパー形状になっているた
め、チャネルストッパーは、シリコン窒化膜とパッド酸
化膜の接している位置よりも内側にある。この状態を示
す図が図1(a)である。Then, using the silicon nitride film as a mask, impurities to serve as the channel stopper 6 are introduced by ion implantation. When forming an N-type MOS transistor, 1 × 10 14 to 1 × 10 15 ions are implanted with B or BF 2 at an acceleration energy of 20 keV to 40 keV. At this time, since the nitride film has a reverse taper shape, the channel stopper is inside the position where the silicon nitride film and the pad oxide film are in contact with each other. A diagram showing this state is shown in FIG.
【0015】そして、約1000℃のウェット酸素中で
約2時間、熱酸化することにより、約5000オングス
トロームから7000オングストロームの素子分離フィ
ールド酸化膜4を選択的に形成する。この状態を示す図
が図1(b)である。Then, by performing thermal oxidation in wet oxygen at about 1000 ° C. for about 2 hours, the element isolation field oxide film 4 of about 5000 Å to 7000 Å is selectively formed. FIG. 1B is a diagram showing this state.
【0016】選択酸化の際に発生するバーズビークの長
さは、シリコン窒化膜が厚くなると、減少する。シリコ
ン窒化膜を厚くすると、シリコン窒化膜エッジ近傍、言
い替えるならば、バーズビークの発生する箇所での応力
が増加し、シリコン窒化膜の下側への酸化の進行が抑制
されるためである。本発明の場合、選択酸化の際のマス
クとなるシリコン窒化膜が逆テーパー形状となってい
る。そのため、選択酸化の初期(酸化時間が短い時)に
おいては、シリコン窒化膜エッジの応力が、その逆テー
パー形状の分だけ強くなっている。これは、逆テーパー
形状のシリコン窒化膜が、シリコン窒化膜のエッジにお
いては、シリコン窒化膜厚を厚くしたのと同様の効果を
持つためである。よって、垂直形状のシリコン窒化膜よ
りも、シリコン酸化膜がシリコン窒化膜の下に喰い込ん
で成長しようとするバーズビークの形成を抑えることが
可能となっている。なお、選択酸化が進行する(バーズ
ビークがシリコン窒化膜の下に食い込む)にしたがい、
応力の中心は窒化膜エッジの内側へ移動するため、窒化
膜エッジでの応力は減少する。The length of the bird's beak generated during the selective oxidation decreases as the silicon nitride film becomes thicker. This is because if the silicon nitride film is thickened, the stress in the vicinity of the edge of the silicon nitride film, in other words, at the place where the bird's beak is generated is increased, and the progress of oxidation to the lower side of the silicon nitride film is suppressed. In the case of the present invention, the silicon nitride film serving as a mask at the time of selective oxidation has an inverse taper shape. Therefore, at the initial stage of selective oxidation (when the oxidation time is short), the stress at the edge of the silicon nitride film is increased by the amount of the inverse taper shape. This is because the reverse taper-shaped silicon nitride film has the same effect as the thickened silicon nitride film at the edge of the silicon nitride film. Therefore, it is possible to suppress the formation of bird's beaks in which the silicon oxide film bites under the silicon nitride film to grow, rather than the vertical silicon nitride film. As the selective oxidation progresses (bird's beak digs under the silicon nitride film),
Since the center of stress moves to the inside of the nitride film edge, the stress at the nitride film edge decreases.
【0017】よって、シリコン窒化膜を逆テーパー形状
にした場合、選択酸化により発生するバーズビーク5
が、選択酸化初期において抑えられているため、シリコ
ン窒化膜が垂直形状であるものに比べて、小さくなって
いることは言うまでもない。しかも、シリコン窒化膜厚
が厚くしてバーズビークを減少させているのではないた
め、結晶欠陥の発生も少ない。Therefore, when the silicon nitride film is formed into an inverse taper shape, bird's beak 5 generated by selective oxidation
However, it is needless to say that the silicon nitride film is smaller than that in the vertical shape because it is suppressed in the initial stage of selective oxidation. Moreover, since the bird's beak is not reduced by increasing the silicon nitride film thickness, the occurrence of crystal defects is small.
【0018】また、この選択酸化の際にチャネルストッ
パーが広がるが、チャネルストッパーはシリコン窒化膜
とパッド酸化膜の接している位置よりもよりも内側にあ
るため、トランジスタのMOSトランジスタのチャネル
となる領域にせりだしが減少し、MOSトランジスタの
Vthが上昇するといった狭チャネル効果が現れ難くな
る。Further, the channel stopper spreads during this selective oxidation, but since the channel stopper is inside the position where the silicon nitride film and the pad oxide film are in contact with each other, the region which becomes the channel of the MOS transistor of the transistor is formed. The narrow channel effect such that the amount of protrusion is reduced and the Vth of the MOS transistor is increased becomes difficult to appear.
【0019】そして、図1(c)のように、前記シリコ
ン窒化膜を熱燐酸により剥離することにより素子分離シ
リコン酸化膜を形成する。Then, as shown in FIG. 1C, an element isolation silicon oxide film is formed by stripping the silicon nitride film with hot phosphoric acid.
【0020】[0020]
【発明の効果】以上に述べたように本発明によれば、選
択酸化の際のマスクとなるシリコン窒化膜が逆テーパー
形状であるため、パッド酸化膜を抑えるシリコン窒化膜
の力が、シリコン窒化膜のエッジにおいて、その逆テー
パー形状の分だけ強くなっている。そのため、垂直形状
のシリコン窒化膜の場合よりも、シリコン酸化膜がシリ
コン窒化膜の下に喰い込んで成長しようとするバーズビ
ークの形成を抑えることができる。As described above, according to the present invention, since the silicon nitride film serving as a mask at the time of selective oxidation has an inverse taper shape, the force of the silicon nitride film for suppressing the pad oxide film is At the edge of the film, the reverse taper shape makes it stronger. Therefore, it is possible to suppress the formation of bird's beaks which the silicon oxide film tries to dig under the silicon nitride film to grow, as compared with the case of the vertically-shaped silicon nitride film.
【0021】また、本発明によれば、チャネルストッパ
ーはシリコン窒化膜とパッド酸化膜の接している位置よ
りもよりも内側にあるため、トランジスタのMOSトラ
ンジスタのチャネルとなる領域にせりだしが減少し、M
OSトランジスタのVthが上昇するといった狭チャネ
ル効果が現れ難くなる。Further, according to the present invention, since the channel stopper is located inside the position where the silicon nitride film and the pad oxide film are in contact with each other, the protrusion in the channel region of the MOS transistor of the transistor is reduced. , M
A narrow channel effect such as an increase in Vth of the OS transistor is less likely to appear.
【図1】本発明の半導体装置の製造方法の一実施例を示
す図。FIG. 1 is a diagram showing an embodiment of a method for manufacturing a semiconductor device of the present invention.
【図2】従来の半導体装置の製造方法を示す図。FIG. 2 is a diagram showing a conventional method for manufacturing a semiconductor device.
1 半導体基板 2 パッド酸化膜 3 シリコン酸化膜 4 フィールド酸化膜 5 バーズビーク 6 チャネルストッパー 1 semiconductor substrate 2 pad oxide film 3 silicon oxide film 4 field oxide film 5 bird's beak 6 channel stopper
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/08 A 9170−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 27/08 A 9170-4M
Claims (1)
子分離領域を具備する半導体装置の製造方法において、 半導体基板上にパッドシリコン酸化膜を形成する工程
と、 前記シリコン酸化膜上にシリコン窒化膜を形成する工程
と、 前記半導体基板の素子分離領域上の前記シリコン窒化膜
を除去し、能動領域上に逆テーパー形状に前記シリコン
窒化膜を残す工程と、 前記シリコン窒化膜をマスクとしてチャネルストッパー
となる不純物を導入する工程と、 前記半導体基板の素子分離領域を選択酸化することによ
りフィールド酸化膜を形成する工程と、 前記シリコン窒化膜を除去する工程を具備することを特
徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device comprising an element isolation region formed by selective oxidation on a semiconductor substrate, the step of forming a pad silicon oxide film on the semiconductor substrate, and a silicon nitride film on the silicon oxide film. And a step of removing the silicon nitride film on the element isolation region of the semiconductor substrate and leaving the silicon nitride film in an inverse taper shape on the active region, and a channel stopper using the silicon nitride film as a mask. A step of introducing an impurity, a step of forming a field oxide film by selectively oxidizing the element isolation region of the semiconductor substrate, and a step of removing the silicon nitride film. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6003740A JPH07211774A (en) | 1994-01-18 | 1994-01-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6003740A JPH07211774A (en) | 1994-01-18 | 1994-01-18 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211774A true JPH07211774A (en) | 1995-08-11 |
Family
ID=11565621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6003740A Pending JPH07211774A (en) | 1994-01-18 | 1994-01-18 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211774A (en) |
-
1994
- 1994-01-18 JP JP6003740A patent/JPH07211774A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145730A (en) | Manufacture of ic semiconductor device | |
| JPH06163532A (en) | Semiconductor element isolation method | |
| JPS61226942A (en) | Isolating method between elements for semiconductor integrated circuit | |
| JPH0312785B2 (en) | ||
| JPH0628282B2 (en) | Method for manufacturing semiconductor device | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH0763072B2 (en) | Method for separating semiconductor devices | |
| JPH07307305A (en) | Method for forming a field oxide layer in which a field implantation region is a lower layer using a low temperature oxide layer on an implantation mask | |
| JPH07211774A (en) | Method for manufacturing semiconductor device | |
| JPH07297275A (en) | Method for manufacturing semiconductor device | |
| JPH10308448A (en) | Isolation film for semiconductor device and method for forming the same | |
| JPH01256147A (en) | Manufacture of semiconductor device | |
| JPH07321193A (en) | Method for manufacturing semiconductor device | |
| JPS6310897B2 (en) | ||
| JPH05326497A (en) | Method of manufacturing semiconductor device | |
| JP2000340644A (en) | Method for manufacturing semiconductor device | |
| JPH06188259A (en) | Manufacture of semiconductor device | |
| JPH05211233A (en) | Manufacture of semiconductor device | |
| JPS6328067A (en) | Manufacture of semiconductor device | |
| JPH0964165A (en) | Fabrication method of semiconductor device | |
| JPS59145539A (en) | Manufacture of semiconductor device | |
| JPH0684889A (en) | Manufacture of semiconductor device | |
| JPS5968942A (en) | Manufacture of semiconductor device | |
| JPS6220697B2 (en) | ||
| JPH06177124A (en) | Fabrication of semiconductor device |