JPH07212765A - 動きベクトル検出装置 - Google Patents
動きベクトル検出装置Info
- Publication number
- JPH07212765A JPH07212765A JP2222394A JP2222394A JPH07212765A JP H07212765 A JPH07212765 A JP H07212765A JP 2222394 A JP2222394 A JP 2222394A JP 2222394 A JP2222394 A JP 2222394A JP H07212765 A JPH07212765 A JP H07212765A
- Authority
- JP
- Japan
- Prior art keywords
- block
- circuit
- motion vector
- arithmetic operation
- limiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/513—Processing of motion vectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
- H04N5/145—Movement estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 パイプライン処理で、各演算ユニットで求め
られた残差を加算していく際に、ビット数の増大を抑制
し、回路規模の縮小を図る。 【構成】 基準フレームに基準ブロックを設定し、基準
ブロックと連続する検索フレームに候補ブロックを設定
し、候補ブロックを所定の探査範囲で動かし、基準ブロ
ックと候補ブロックとの残差を求め、残差が最小となる
候補ブロックから動きベクトルを求める。残差が所定値
を超えないように、パイプライン演算を行うための各演
算ユニット３にビット数を制限するリミッタ１６を設け
る。このように、パイプライン演算を行うための各演算
ユニット３にリミッタ１６を設けているので、パイプラ
インのビット数が削減でき、回路規模が縮小できる。
られた残差を加算していく際に、ビット数の増大を抑制
し、回路規模の縮小を図る。 【構成】 基準フレームに基準ブロックを設定し、基準
ブロックと連続する検索フレームに候補ブロックを設定
し、候補ブロックを所定の探査範囲で動かし、基準ブロ
ックと候補ブロックとの残差を求め、残差が最小となる
候補ブロックから動きベクトルを求める。残差が所定値
を超えないように、パイプライン演算を行うための各演
算ユニット３にビット数を制限するリミッタ１６を設け
る。このように、パイプライン演算を行うための各演算
ユニット３にリミッタ１６を設けているので、パイプラ
インのビット数が削減でき、回路規模が縮小できる。
Description
【０００１】
【産業上の利用分野】この発明は、特に、画像の予測符
号化方式に用いて好適な動きベクトル検出装置に関す
る。
号化方式に用いて好適な動きベクトル検出装置に関す
る。
【０００２】
【従来の技術】フレーム間予測符号化処理では、動きベ
クトルに基づいて動き補償された参照フレームと、現フ
レームとの差分データが符号化される。このようなフレ
ーム間予測符号化処理において用いられる動きベクトル
検出方法として、ブロックマッチング法が知られてい
る。
クトルに基づいて動き補償された参照フレームと、現フ
レームとの差分データが符号化される。このようなフレ
ーム間予測符号化処理において用いられる動きベクトル
検出方法として、ブロックマッチング法が知られてい
る。
【０００３】図６は、このようなブロックマッチング法
を説明するためのものである。図６において、１０１は
基準フレームを示し、１０２は、基準フレームと連続す
る検索フレームを示している。基準フレーム１０１には
基準ブロック１０３が設定され、検索フレーム１０１に
候補ブロック１０４が設定される。検索フレーム１０２
の候補ブロック１０４は、所定の探査範囲内を移動され
る。そして、基準フレーム１０１の基準ブロック１０３
と、検索フレーム１０２の候補ブロック１０４との残差
が求められる。この残差が最小となる候補ブロックがマ
ッチングブロックとされ、このマッチングブロックから
動きベクトルが求められる。
を説明するためのものである。図６において、１０１は
基準フレームを示し、１０２は、基準フレームと連続す
る検索フレームを示している。基準フレーム１０１には
基準ブロック１０３が設定され、検索フレーム１０１に
候補ブロック１０４が設定される。検索フレーム１０２
の候補ブロック１０４は、所定の探査範囲内を移動され
る。そして、基準フレーム１０１の基準ブロック１０３
と、検索フレーム１０２の候補ブロック１０４との残差
が求められる。この残差が最小となる候補ブロックがマ
ッチングブロックとされ、このマッチングブロックから
動きベクトルが求められる。
【０００４】このようなブロックマッチング法で動きベ
クトルを求める動きベクトル検出装置として、基準ブロ
ックの各画素と候補ブロックの各画素との残差をパイプ
ライン演算で求め、この残差から基準ブロックに最も合
致した候補ブロックを検出して動きベクトルを求めるよ
うなものが提案されている。残差をパイプライン演算に
より求めるようにすると、候補ブロックを探査範囲で１
ステップずつ動かしたときの候補ブロックと基準ブロッ
クとの残差を、１クロック毎に求めることができ、処理
の高速化が図れる。
クトルを求める動きベクトル検出装置として、基準ブロ
ックの各画素と候補ブロックの各画素との残差をパイプ
ライン演算で求め、この残差から基準ブロックに最も合
致した候補ブロックを検出して動きベクトルを求めるよ
うなものが提案されている。残差をパイプライン演算に
より求めるようにすると、候補ブロックを探査範囲で１
ステップずつ動かしたときの候補ブロックと基準ブロッ
クとの残差を、１クロック毎に求めることができ、処理
の高速化が図れる。
【０００５】
【発明が解決しようとする課題】パイプライン処理で
は、各演算ユニットで求められた残差が加算されていく
ので、残差が大きいと、パイプラインのビット数が増大
する。このため、回路規模が大きくなるという問題が生
じる。
は、各演算ユニットで求められた残差が加算されていく
ので、残差が大きいと、パイプラインのビット数が増大
する。このため、回路規模が大きくなるという問題が生
じる。
【０００６】したがって、この発明の目的は、回路規模
の縮小を図ることができる動きベクトル検出装置を提供
することにある。
の縮小を図ることができる動きベクトル検出装置を提供
することにある。
【０００７】
【課題を解決するための手段】この発明は、基準フレー
ムに基準ブロックを設定し、基準ブロックと連続する検
索フレームに候補ブロックを設定し、候補ブロックを所
定の探査範囲で動かし、基準ブロックと候補ブロックと
の残差を求め、残差が最小となる候補ブロックから動き
ベクトルを求めるようにした動きベクトル検出装置にお
いて、残差が所定値を超えないように制限するリミッタ
を設けたことを特徴とする動きベクトル検出装置であ
る。
ムに基準ブロックを設定し、基準ブロックと連続する検
索フレームに候補ブロックを設定し、候補ブロックを所
定の探査範囲で動かし、基準ブロックと候補ブロックと
の残差を求め、残差が最小となる候補ブロックから動き
ベクトルを求めるようにした動きベクトル検出装置にお
いて、残差が所定値を超えないように制限するリミッタ
を設けたことを特徴とする動きベクトル検出装置であ
る。
【０００８】
【作用】パイプライン演算を行うための各演算ユニット
にリミッタを設けているので、パイプラインのビット数
が削減でき、回路規模が縮小できる。
にリミッタを設けているので、パイプラインのビット数
が削減でき、回路規模が縮小できる。
【０００９】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明の一実施例を示すも
のである。図１において、１及び２は、入力端子であ
る。入力端子１には、基準ブロックの画素が順に供給さ
れる。入力端子２には、候補ブロックの画素が順に供給
される。
照して説明する。図１は、この発明の一実施例を示すも
のである。図１において、１及び２は、入力端子であ
る。入力端子１には、基準ブロックの画素が順に供給さ
れる。入力端子２には、候補ブロックの画素が順に供給
される。
【００１０】３−１、３−２、３−３、…は、演算ユニ
ットである。演算ユニット３−１、３−２、３−３、…
は、基準ブロックの各画素と、候補ブロックの各画素と
の差分の絶対値和を、パイプライン演算により求めるも
のである。基準ブロック及び候補ブロックのブロック数
が（１６×１６）の場合には、演算ユニット１−１、１
−２、１−３、…は、３６個配設される。
ットである。演算ユニット３−１、３−２、３−３、…
は、基準ブロックの各画素と、候補ブロックの各画素と
の差分の絶対値和を、パイプライン演算により求めるも
のである。基準ブロック及び候補ブロックのブロック数
が（１６×１６）の場合には、演算ユニット１−１、１
−２、１−３、…は、３６個配設される。
【００１１】４は、最小値検出回路である。演算ユニッ
ト３−１、３−２、３−３、…でパイプライン演算によ
り求められた基準ブロックの各画素と候補ブロックの各
画素との差分の絶対値和から、基準ブロックと候補ブロ
ックとの残差が得られる。この残差が最小値検出回路４
に供給される。最小値検出回路４により、残差が最小に
なる候補ブロックが検出される。この候補ブロックがマ
ッチングブロックとされ、このマッチングブロックか
ら、動きベクトルが求められる。求められた動きベクト
ルは、出力端子５から出力される。
ト３−１、３−２、３−３、…でパイプライン演算によ
り求められた基準ブロックの各画素と候補ブロックの各
画素との差分の絶対値和から、基準ブロックと候補ブロ
ックとの残差が得られる。この残差が最小値検出回路４
に供給される。最小値検出回路４により、残差が最小に
なる候補ブロックが検出される。この候補ブロックがマ
ッチングブロックとされ、このマッチングブロックか
ら、動きベクトルが求められる。求められた動きベクト
ルは、出力端子５から出力される。
【００１２】図２は、演算ユニット１の詳細な構成を示
すものである。演算ユニット１は、基準ブロックの画素
データを保持するレジスタ１１と、基準ブロックの画素
データと候補ブロックの画素データとの差分の絶対値を
求める減算回路１２及び絶対値回路１３と、パイプライ
ン演算を行うためのレジスタ１４及び加算回路１５とか
ら構成される。更に、演算ユニット１には、次段の演算
ユニットに送られるデータのビット数を制限するための
リミッタ１６が設けられる。
すものである。演算ユニット１は、基準ブロックの画素
データを保持するレジスタ１１と、基準ブロックの画素
データと候補ブロックの画素データとの差分の絶対値を
求める減算回路１２及び絶対値回路１３と、パイプライ
ン演算を行うためのレジスタ１４及び加算回路１５とか
ら構成される。更に、演算ユニット１には、次段の演算
ユニットに送られるデータのビット数を制限するための
リミッタ１６が設けられる。
【００１３】入力端子２１には、基準ブロックの画素デ
ータが供給される。この基準ブロックの画素データは、
例えば８ビットとされる。この基準ブロックの画素デー
タは、レジスタ１１に保持される。そして、レジスタ１
１の出力が減算回路１２に供給される。
ータが供給される。この基準ブロックの画素データは、
例えば８ビットとされる。この基準ブロックの画素デー
タは、レジスタ１１に保持される。そして、レジスタ１
１の出力が減算回路１２に供給される。
【００１４】入力端子２２には、候補ブロックの画素デ
ータが供給される。この候補ブロックの画素データは、
例えば８ビットである。入力端子２２からの画素データ
は、減算回路１２に供給される。減算回路１２で、レジ
スタ１１からの基準ブロックの画素データと、入力端子
２２からの候補ブロックの画素データとが減算される。
この減算回路１２の出力が絶対値回路１３に供給され
る。絶対値回路１３により、基準ブロックの画素データ
と候補ブロックの画素データとの差分の絶対値が求めら
れる。絶対値回路１３の出力が加算回路１５に供給され
る。
ータが供給される。この候補ブロックの画素データは、
例えば８ビットである。入力端子２２からの画素データ
は、減算回路１２に供給される。減算回路１２で、レジ
スタ１１からの基準ブロックの画素データと、入力端子
２２からの候補ブロックの画素データとが減算される。
この減算回路１２の出力が絶対値回路１３に供給され
る。絶対値回路１３により、基準ブロックの画素データ
と候補ブロックの画素データとの差分の絶対値が求めら
れる。絶対値回路１３の出力が加算回路１５に供給され
る。
【００１５】入力端子２３には、前段の演算ユニット１
の出力が供給される。入力端子２３からのデータは、パ
イプラインレジスタ１４で１クロック遅延されて、加算
回路１５に供給される。加算回路１５の出力は、リミッ
タ１６に供給される。リミッタ１６で、ビット数が例え
は１２ビットとなるように、制限される。リミッタ１６
の出力が出力端子２４から出力される。
の出力が供給される。入力端子２３からのデータは、パ
イプラインレジスタ１４で１クロック遅延されて、加算
回路１５に供給される。加算回路１５の出力は、リミッ
タ１６に供給される。リミッタ１６で、ビット数が例え
は１２ビットとなるように、制限される。リミッタ１６
の出力が出力端子２４から出力される。
【００１６】図１において、入力端子１には、図３に示
すような、基準ブロック３１の画素データＡ１、Ａ２、
Ａ３、…が順に供給される。この画素データＡ１、Ａ
２、Ａ３、…は、それぞれ、演算ユニット３−１、３−
２、３−３、…のレジスタ１１−１、１１−２、１１−
３、…に順に取り込まれる。
すような、基準ブロック３１の画素データＡ１、Ａ２、
Ａ３、…が順に供給される。この画素データＡ１、Ａ
２、Ａ３、…は、それぞれ、演算ユニット３−１、３−
２、３−３、…のレジスタ１１−１、１１−２、１１−
３、…に順に取り込まれる。
【００１７】入力端子２には、図４に示すような、探査
範囲３３の画素データＢ１、Ｂ２、Ｂ３、…が順に供給
される。演算ユニット３−１には、画素データＢ１、Ｂ
２、Ｂ３、…が順に供給されていく。演算ユニット３−
２には、画素データＢ２、Ｂ３、Ｂ４…が順に供給され
ていく。演算ユニット３−３には、画素データＢ３、Ｂ
４、Ｂ５…が順に供給されていく。
範囲３３の画素データＢ１、Ｂ２、Ｂ３、…が順に供給
される。演算ユニット３−１には、画素データＢ１、Ｂ
２、Ｂ３、…が順に供給されていく。演算ユニット３−
２には、画素データＢ２、Ｂ３、Ｂ４…が順に供給され
ていく。演算ユニット３−３には、画素データＢ３、Ｂ
４、Ｂ５…が順に供給されていく。
【００１８】演算ユニット３−１、３−２、３−３、…
の出力は、レジスタ１４−１、１４−２、１４−３、
…、加算回路１５−２、１５−３、１５−４、…により
パイプライン演算で加算され、候補ブロック３２の各画
素と基準ブロック３１の各画素との差分の絶対値和が求
められる。このようなパイプライン演算により、候補ブ
ロック３２を探査範囲３３で１ステップずつ動かしとき
の、候補ブロック３２の各画素と基準ブロック３１の各
画素との差分の絶対値和が１クロック毎に求められる。
の出力は、レジスタ１４−１、１４−２、１４−３、
…、加算回路１５−２、１５−３、１５−４、…により
パイプライン演算で加算され、候補ブロック３２の各画
素と基準ブロック３１の各画素との差分の絶対値和が求
められる。このようなパイプライン演算により、候補ブ
ロック３２を探査範囲３３で１ステップずつ動かしとき
の、候補ブロック３２の各画素と基準ブロック３１の各
画素との差分の絶対値和が１クロック毎に求められる。
【００１９】候補ブロック３２を探査範囲３３で動かし
たていったときに、候補ブロック３２の各画素と基準ブ
ロック３１の各画素との差分の絶対値和が最小になる候
補ブロックは、最小値検出回路４で検出される。この候
補ブロックがマッチングブロックとされ、このマッチン
グブロックから、動きベクトルが求められる。
たていったときに、候補ブロック３２の各画素と基準ブ
ロック３１の各画素との差分の絶対値和が最小になる候
補ブロックは、最小値検出回路４で検出される。この候
補ブロックがマッチングブロックとされ、このマッチン
グブロックから、動きベクトルが求められる。
【００２０】このように、この発明の一実施例では、候
補ブロック３２と基準ブロック３１との残差を、パイプ
ライン演算により求めている。これにより、候補ブロッ
ク３２を探査範囲３３で１ステップずつ動かしたとき
の、候補ブロック３２と基準ブロック３１との残差を、
１クロック毎に求めることができる。
補ブロック３２と基準ブロック３１との残差を、パイプ
ライン演算により求めている。これにより、候補ブロッ
ク３２を探査範囲３３で１ステップずつ動かしたとき
の、候補ブロック３２と基準ブロック３１との残差を、
１クロック毎に求めることができる。
【００２１】このようなパイプラインでは、各演算ユニ
ット３の出力が加算されていくので、残差が大きいと、
ビット数が増大する。このため、回路規模が増大する。
この発明の一実施例では、各演算ユニット３には、リミ
ッタ回路１６が設けられている。このようなリミッタ回
路１６が設けられているので、パイプラインのビット数
を例えば１２ビットに抑えることができ、回路規模が増
大しない。
ット３の出力が加算されていくので、残差が大きいと、
ビット数が増大する。このため、回路規模が増大する。
この発明の一実施例では、各演算ユニット３には、リミ
ッタ回路１６が設けられている。このようなリミッタ回
路１６が設けられているので、パイプラインのビット数
を例えば１２ビットに抑えることができ、回路規模が増
大しない。
【００２２】図５は、フレーム間予測符号化処理を行う
ビデオ信号の高能率符号化装置の一例である。この発明
は、このような高能率符号化装置における動き検出回路
６２に利用できる。
ビデオ信号の高能率符号化装置の一例である。この発明
は、このような高能率符号化装置における動き検出回路
６２に利用できる。
【００２３】図５において、入力端子５１に現フレーム
のディジタルビデオ信号が供給される。この入力ディジ
タルビデオ信号は、例えば８ビットである。入力端子５
１からのビデオ信号は、減算回路５２に供給される。減
算回路５２には、動き補償回路６１を介して動き補償さ
れた参照フレームのビデオ信号が供給される。減算回路
５２で、現フレームと、この現フレームと時間的に連続
する参照フレームとの差分が求められる。
のディジタルビデオ信号が供給される。この入力ディジ
タルビデオ信号は、例えば８ビットである。入力端子５
１からのビデオ信号は、減算回路５２に供給される。減
算回路５２には、動き補償回路６１を介して動き補償さ
れた参照フレームのビデオ信号が供給される。減算回路
５２で、現フレームと、この現フレームと時間的に連続
する参照フレームとの差分が求められる。
【００２４】減算回路５２の出力がＤＣＴ変換回路５３
に供給される。ＤＣＴ変換回路５３により、現フレーム
と参照フレームとの差分がＤＣＴ変換される。ＤＣＴ変
換回路５３の出力が量子化回路５４に供給される。量子
化回路５４で、ＤＣＴ変換回路５３の出力が量子化され
る。量子化回路５４の出力が可変長符号化回路５５に供
給される。可変長符号化回路５５で、量子化回路５４の
出力が可変長符号化される。このようにして高能率符号
化された出力が出力端子５６から出力される。
に供給される。ＤＣＴ変換回路５３により、現フレーム
と参照フレームとの差分がＤＣＴ変換される。ＤＣＴ変
換回路５３の出力が量子化回路５４に供給される。量子
化回路５４で、ＤＣＴ変換回路５３の出力が量子化され
る。量子化回路５４の出力が可変長符号化回路５５に供
給される。可変長符号化回路５５で、量子化回路５４の
出力が可変長符号化される。このようにして高能率符号
化された出力が出力端子５６から出力される。
【００２５】また、量子化回路５４の出力は、逆量子化
回路５７に供給される。逆量子化回路５７の出力が逆Ｄ
ＣＴ変換回路５８に供給される。逆量子化回路５７、逆
ＤＣＴ変換回路５８により、現フレームと参照フレーム
との差分データが得られる。逆ＤＣＴ回路５８の出力が
加算回路５９に供給される。
回路５７に供給される。逆量子化回路５７の出力が逆Ｄ
ＣＴ変換回路５８に供給される。逆量子化回路５７、逆
ＤＣＴ変換回路５８により、現フレームと参照フレーム
との差分データが得られる。逆ＤＣＴ回路５８の出力が
加算回路５９に供給される。
【００２６】加算回路５９には、動き補償回路６１か
ら、動き補償された参照フレームのデータが供給され
る。加算回路５９で、この動き補償された参照フレーム
のデータと、現フレームと参照フレームとの差分データ
とが加算され、現フレームのデータが求められる。この
ようにして求められた現フレームのデータは、次の参照
フレームのデータとしてフレームメモリ６０に貯えられ
る。
ら、動き補償された参照フレームのデータが供給され
る。加算回路５９で、この動き補償された参照フレーム
のデータと、現フレームと参照フレームとの差分データ
とが加算され、現フレームのデータが求められる。この
ようにして求められた現フレームのデータは、次の参照
フレームのデータとしてフレームメモリ６０に貯えられ
る。
【００２７】フレームメモリ６０に貯えられている参照
フレームが動き検出回路６２に供給される。動き検出回
路６２で、連続するフレーム間の動きベクトルが求めら
れる。この動きベクトルが動き補償回路６１に供給され
る。
フレームが動き検出回路６２に供給される。動き検出回
路６２で、連続するフレーム間の動きベクトルが求めら
れる。この動きベクトルが動き補償回路６１に供給され
る。
【００２８】このビデオ信号の高能率符号化装置では、
フレームメモリ６０に貯えられた符号化画像データを使
って、動きベクトルの検出を行っている。このような方
式では、フレームメモリ６０に貯えられたデータ中に
は、量子化、逆量子化によるひずみが含まれている。こ
のため、フレームメモリ６０の出力中の下位ビットはノ
イズ成分であり、このようなノイズ成分を含むデータか
ら動き検出を行うと、信頼性が良くない。そこで、動き
検出回路６２には、フレームメモリ６０の８ビットの出
力中の例えば上位６ビットが供給される。これにより、
動きベクトル検出の信頼性が向上されると共に、回路規
模の削減が図れる。
フレームメモリ６０に貯えられた符号化画像データを使
って、動きベクトルの検出を行っている。このような方
式では、フレームメモリ６０に貯えられたデータ中に
は、量子化、逆量子化によるひずみが含まれている。こ
のため、フレームメモリ６０の出力中の下位ビットはノ
イズ成分であり、このようなノイズ成分を含むデータか
ら動き検出を行うと、信頼性が良くない。そこで、動き
検出回路６２には、フレームメモリ６０の８ビットの出
力中の例えば上位６ビットが供給される。これにより、
動きベクトル検出の信頼性が向上されると共に、回路規
模の削減が図れる。
【００２９】
【発明の効果】この発明によれば、パイプライン演算を
行う演算ユニットにリミッタを設けているので、パイプ
ラインのビット数が削減でき、回路規模が縮小できる。
フレーム間予測符号化処理では、基準ブロックと候補ブ
ロックとの相関が少なく残差が所定値以上の場合には、
その動きベクトルを用いる動き補償は行わず、フレーム
内符号化を行っている。このため、このようなリミッタ
を設けても、画質は劣化しない。
行う演算ユニットにリミッタを設けているので、パイプ
ラインのビット数が削減でき、回路規模が縮小できる。
フレーム間予測符号化処理では、基準ブロックと候補ブ
ロックとの相関が少なく残差が所定値以上の場合には、
その動きベクトルを用いる動き補償は行わず、フレーム
内符号化を行っている。このため、このようなリミッタ
を設けても、画質は劣化しない。
【図１】この発明の一実施例のブロック図である。
【図２】この発明の一実施例における演算ユニットの一
例のブロック図である。
例のブロック図である。
【図３】この発明の一実施例の説明に用いる略線図であ
る。
る。
【図４】この発明の一実施例の説明に用いる略線図であ
る。
る。
【図５】フレーム間予測符号化装置の一例のブロック図
である。
である。
【図６】従来の動きベクトル検出方法の説明に用いる略
線図である。
線図である。
１：基準ブロックの画素の入力端子 ２：候補ブロックの画素の入力端子 ３：演算ユニット １４：パイプラインレジスタ １６：リミッタ
Claims (1)
- 【請求項１】 基準フレームに基準ブロックを設定し、
上記基準ブロックと連続する検索フレームに候補ブロッ
クを設定し、上記候補ブロックを所定の探査範囲で動か
し、上記基準ブロックと上記候補ブロックとの残差を求
め、上記残差が最小となる候補ブロックから動きベクト
ルを求めるようにした動きベクトル検出装置において、 上記残差が所定値を超えないように制限するリミッタを
設けたことを特徴とする動きベクトル検出装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2222394A JP3606597B2 (ja) | 1994-01-21 | 1994-01-21 | 動きベクトル検出装置 |
| CA 2140568 CA2140568C (en) | 1994-01-21 | 1995-01-19 | Reduced bit number motion vector detection |
| US08/374,816 US5726712A (en) | 1994-01-21 | 1995-01-19 | Reduced bit number motion vector detection |
| EP19950300354 EP0664653B1 (en) | 1994-01-21 | 1995-01-20 | Reduced bit number motion vector detection |
| DE69510964T DE69510964T2 (de) | 1994-01-21 | 1995-01-20 | Bewegungsvektordetektion mit reduzierter Bitzahl |
| KR1019950001007A KR100379846B1 (ko) | 1994-01-21 | 1995-01-21 | 움직임벡터검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2222394A JP3606597B2 (ja) | 1994-01-21 | 1994-01-21 | 動きベクトル検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212765A true JPH07212765A (ja) | 1995-08-11 |
| JP3606597B2 JP3606597B2 (ja) | 2005-01-05 |
Family
ID=12076809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2222394A Expired - Fee Related JP3606597B2 (ja) | 1994-01-21 | 1994-01-21 | 動きベクトル検出装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5726712A (ja) |
| EP (1) | EP0664653B1 (ja) |
| JP (1) | JP3606597B2 (ja) |
| KR (1) | KR100379846B1 (ja) |
| CA (1) | CA2140568C (ja) |
| DE (1) | DE69510964T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW361051B (en) * | 1997-01-09 | 1999-06-11 | Matsushita Electric Industrial Co Ltd | Motion vector detection apparatus |
| KR100259136B1 (ko) * | 1997-04-19 | 2000-06-15 | 김영환 | 움직임 벡터 검출 장치 |
| US6310918B1 (en) * | 1997-07-31 | 2001-10-30 | Lsi Logic Corporation | System and method for motion vector extraction and computation meeting 2-frame store and letterboxing requirements |
| CN1326394C (zh) * | 2002-07-30 | 2007-07-11 | 索尼株式会社 | 存储设备、信号处理设备、图像信号处理设备和信号处理方法 |
| US7864857B1 (en) | 2004-06-30 | 2011-01-04 | Teradici Corporation | Data comparison methods and apparatus suitable for image processing and motion search |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1282490C (en) * | 1985-06-27 | 1991-04-02 | Nec Corporation | Coding apparatus for moving object image |
| US4779131A (en) * | 1985-07-26 | 1988-10-18 | Sony Corporation | Apparatus for detecting television image movement |
| DE3719023A1 (de) * | 1987-06-06 | 1988-12-22 | Philips Patentverwaltung | Hybrid-codec fuer videosignale |
| US5111511A (en) * | 1988-06-24 | 1992-05-05 | Matsushita Electric Industrial Co., Ltd. | Image motion vector detecting apparatus |
| DE3839502A1 (de) * | 1988-11-23 | 1990-05-31 | Philips Patentverwaltung | Verfahren zur bestimmung der bewegungsvektoren einer sequenz von videobildern |
| JP2643422B2 (ja) * | 1989-03-14 | 1997-08-20 | 松下電器産業株式会社 | 相関演算装置 |
| JP2830111B2 (ja) * | 1989-07-21 | 1998-12-02 | ソニー株式会社 | 高能率符号化装置 |
| US5173770A (en) * | 1990-04-27 | 1992-12-22 | Canon Kabushiki Kaisha | Movement vector detection device |
| DE69215733T2 (de) * | 1991-04-12 | 1997-04-10 | Victor Company Of Japan | Vorrichtung zur Detektion der relativen Bewegung zwischen Inhalten von aufeinanderfolgenden Halbbildern eines Videosignals |
| US5198901A (en) * | 1991-09-23 | 1993-03-30 | Matsushita Electric Corporation Of America | Derivation and use of motion vectors in a differential pulse code modulation system |
| JPH05174148A (ja) * | 1991-12-26 | 1993-07-13 | Sony Corp | 動き検出回路 |
| US5398079A (en) * | 1993-01-27 | 1995-03-14 | General Instrument Corporation | Half-pixel interpolation for a motion compensated digital video system |
| JP2591441B2 (ja) * | 1993-09-28 | 1997-03-19 | 日本電気株式会社 | 動画像信号の動ベクトル検出装置 |
-
1994
- 1994-01-21 JP JP2222394A patent/JP3606597B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-19 CA CA 2140568 patent/CA2140568C/en not_active Expired - Fee Related
- 1995-01-19 US US08/374,816 patent/US5726712A/en not_active Expired - Lifetime
- 1995-01-20 DE DE69510964T patent/DE69510964T2/de not_active Expired - Lifetime
- 1995-01-20 EP EP19950300354 patent/EP0664653B1/en not_active Expired - Lifetime
- 1995-01-21 KR KR1019950001007A patent/KR100379846B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5726712A (en) | 1998-03-10 |
| CA2140568C (en) | 2004-10-26 |
| EP0664653A3 (en) | 1996-04-24 |
| EP0664653A2 (en) | 1995-07-26 |
| DE69510964D1 (de) | 1999-09-02 |
| CA2140568A1 (en) | 1995-07-22 |
| JP3606597B2 (ja) | 2005-01-05 |
| EP0664653B1 (en) | 1999-07-28 |
| KR950035383A (ko) | 1995-12-30 |
| DE69510964T2 (de) | 2000-02-03 |
| KR100379846B1 (ko) | 2003-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801559B2 (ja) | 動き大小に適応する動き補償符号化方法及びその装置 | |
| JPH03117992A (ja) | ビデオ信号を全体運動ベクトルと局部運動ベクトルとして符号化し且つ伝送する方法 | |
| US20060133475A1 (en) | Video coding | |
| JPH05137130A (ja) | 動画像符号化装置及びその復号装置 | |
| JPH05227038A (ja) | 動き補償予測方式 | |
| JP2006129436A (ja) | ビデオ・エンコーディングのための非整数ピクセルの共用 | |
| JPH11112992A (ja) | 動き補償画像符号化装置 | |
| JPH07212765A (ja) | 動きベクトル検出装置 | |
| JP2947103B2 (ja) | 動画像符号化装置及び動画像符号化方法 | |
| JPH07336695A (ja) | 動画像の符号化及び復号化方法 | |
| JPS58107785A (ja) | 動き補償フレ−ム間符号化装置 | |
| JPH065954B2 (ja) | 動画像信号のフレ−ム間、フレ−ム内適応予測符号化装置 | |
| JP2830881B2 (ja) | インタレース画像信号の予測符号化方法 | |
| JP3902475B2 (ja) | 動画像符号化装置及び動画像復号化装置 | |
| JPH047152B2 (ja) | ||
| JPH1013836A (ja) | 動きベクトル検出装置 | |
| JP2002315006A (ja) | 動き補償予測特異値展開符号化装置 | |
| JP2802066B2 (ja) | 画像信号のフレーム間圧縮装置 | |
| JPH10210480A (ja) | 動画像符号化方式 | |
| JPH10164596A (ja) | 動き検出装置 | |
| JPH09121354A (ja) | ループフィルタ制御方法、動きベクトル検出方法及びループフィルタ制御回路 | |
| KR100202306B1 (ko) | Mpeg-2 영상압축장치용 움직임정보 가변장 부호화 장치 | |
| KR100228675B1 (ko) | 전방예측부호화방법 및 그 장치 | |
| JP2910388B2 (ja) | 符号化装置 | |
| JPH04266292A (ja) | 画像信号の動き補償予測方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |