JPH0721358A - 画像の取り込み装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は従来に比べ安価で簡略な画像取り込
み装置を提供することにある。 【構成】 本発明はアナログ画像信号をサンプリングす
るサンプリング手段７と、サンプリング手段によってサ
ンプリングされたアナログ画像信号を少なくとも１水平
走査ライン分取り込む記憶手段８と、アナログ画像信号
に同期したサンプリングクロックを生成するＰＬＬ回路
１１とを備え、画像信号の１画素の表示期間に応じて任
意に分周値を設定できる分周器をＰＬＬ回路が有し、記
憶手段にアナログ画像信号が書き込まされる際のアドレ
スを分周器が発生するように構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像信号入力に対応する
プリンタ等の画像取り込み装置に関するものである。

【０００２】

【従来の技術】コンピュータグラフィック（以下、ＣＧ
とする）やＣＡＤ用のワークステーション、高品位テレ
ビ（以下、ＨＤＴＶとする）仕様の出力機器から出力さ
れる画像信号から画像データを取り込む装置に於いて、
数１０〜１００ＭＨｚを超えるドットクロックが出力さ
れる画像信号をリアルタイムで１フレーム取り込むには
ＥＣＬ等の高速な半導体を大量に使用する必要があっ
た。しかし、ＥＣＬ等の高速な半導体は高価であり、こ
の種の半導体を大量に使用するの現実的ではなかった。
その為従来では、１フレーム毎に画像信号の垂直方向に
Ｎライン単位、又は水平方向にＮライン単位でラインバ
ッファに書き込み、更にそのラインバッファから大容量
のフレームメモリに転送する方法が行われている。

【０００３】

【発明が解決しようとする課題】この時、垂直方向にＮ
ラインを取り込む方法では、１フレーム毎にサンプリン
グ位置をずらして書き込む為、入力される画像信号の画
像表示開始位置に対するサンプリング位置を精度良く制
御し、且つ該当画素を高速にラッチする必要がある。ま
た水平方向にＮライン取り込む方法では、ラインバッフ
ァへの書き込みアドレスを制御する必要がある。何れの
場合もＥＣＬ等の高速なデバイスを使用した複雑で且つ
高価な回路で構成されていた。

【０００４】本発明は、従来に比べ安価で簡略な画像取
り込み装置を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明はアナログ画像信号をサンプリングするサン
プリング手段７と、サンプリング手段によってサンプリ
ングされたアナログ画像信号を少なくとも１水平走査ラ
イン分取り込む記憶手段８と、アナログ画像信号に同期
したサンプリングクロックを生成するＰＬＬ回路１１と
を備え、ＰＬＬ回路が任意に分周値を設定できる分周器
５を有し、記憶手段にサンプリングされたアナログ画像
信号が書き込まされる際のアドレスを分周器が発生する
ように構成した。

【０００６】

【作用】本発明はＰＬＬ回路の一部を構成する分周器か
らアドレスを発生するように構成したので、記憶手段へ
書き込む為のアドレス発生用の回路を別途設ける必要が
ない。

【０００７】

【実施例】以下、本発明の実施例を図を用いて説明す
る。図１は、本発明の実施例を示すブロック図である。
図に於いて、１は水平同期信号入力端子、２は水平同期
信号と水平同期信号に追従した信号との位相を比較する
位相比較器、３は位相比較器の出力を平滑化する為のロ
ーパスフィルタ、４はローパスフィルタから出力される
制御電圧によりサンプリングクロックを生成する電圧制
御発振器（以下、ＶＣＯとする）、５はＶＣＯから出力
されるサンプリングクロックを分周する分周器、６はア
ナログ画像信号の入力端子、７はサンプリングクロック
により画像信号をサンプリングするＡ／Ｄ変換器、８は
Ａ／Ｄ変換器で量子化された画像信号を格納するライン
バッファ、９は一時的にラインバッファに格納された画
像信号を１画面としてフリーズする為のフレームバッフ
ァ、１０は装置全体を制御するシステム制御部、１１は
ＰＬＬ回路、１２はキーボードである。

【０００８】端子１から入力される水平同期信号の周期
は画像信号を出力する機器によって異なり、仮に水平同
期信号の周期が等しくても１画素の表示期間が異なる場
合がある。一般に端子１に接続される機器、例えば、ワ
ークステーションの機種に応じて異なる仕様の画像信号
となるので、システム制御部１０が画像取り込みの際に
必要なパラメータを適宜制御する。パラメータはキーボ
ード１２によってシステム制御部１０に設定される。分
周器５に設定されるパラメータは水平同期信号の１周期
分に相当する総画素数である。

【０００９】ここで、分周器５は図２の例に示すように
プリセッタブルカウンタ５２、５３及び５４とプリセッ
ト制御部５５とアドレスパス選択器５８とから構成され
ている。ＶＣＯ４から入力端子５１にサンプリングクロ
ックが供給され、このサンプリングクロックをプリセッ
タブルカウンタ５２、５３及び５４がシステム制御部１
０によって設定された総画素数に相当する数に等しくな
るようにカウントする。プリセッタブルカウンタ５２、
５３及び５４が総画素数をカウントすると、プリセット
制御部５５がプリセッタブルカウンタ５２、５３及び５
４をプリセットするとともに、位相比較器２の比較用の
パルスを端子５６に出力する。選択器５８はラインバッ
ファへプリセッタブルカウンタ５２、５３及び５４から
の信号をシステム制御部１０から信号とを切り換えて端
子５９を介して供給するアドレスバスである。

【００１０】分周器５の動作を図３及び図４に基づいて
説明する。図３はＣＧやＣＡＤ等の標準的な１水平走査
期間の信号波形を示しており、水平１２８０画素の有効
表示領域Ｈｄｉｓｐを有する。図３及び４は説明の都合
上と同期信号と画像信号を重畳した場合を示したもので
ある。Ｓｙｎｃは水平同期信号の幅を示し、ＢＰは水平
同期信号のバックポーチ示し、ＦＰは水平同期信号のフ
ロントポーチを示す。図３では１水平走査期間（以後１
Ｈと称す）に相当する総画素数が１６００ｄｏｔであ
り、分周器５はシステム制御部１０に１６００をカウン
トするようにプリセットされる。ここで、図１に示され
るラインバッファ８は２Ｋバイトの容量を有し、Ａ／Ｄ
変換器７は量子化８ｂｉｔ精度のものを使用するものと
する。ラインバッファ８にワード長を２Ｋとしたのは、
１Ｈの有効表示領域Ｈｄｉｓｐが１Ｋ（１０２４）ワー
ドを超える為である。

【００１１】図４で(a) は図３の１Ｈの一部を拡大した
ものであり、(b) はＶＣＯ４が出力するサンプリングク
ロックであり、(c) はプリセット制御部５５のプリセッ
トパルス出力であり、(d) はプリセッタブルカウンタ５
２、５３及び５４からのカウント出力を示し、図２にお
いても上述の各信号同様の記号で示している。また図４
ではＳｙｎｃ及びＢＰの幅が１００画素に相当する。プ
リセッタブルカウンタ５２、５３及び５４はシステム制
御部１０により下記の数式１を満足するｎが設定され
る。

【００１２】

【数１】２０４８─ｎ＝１６００ プリセッタブルカウンタ５２、５３及び５４は設定され
たｎ＝４４８からカウントを開始する。プリセット制御
部５５はプリセッタブルカウンタ５２、５３及び５４の
カウント値が２０４７になるとプリセットパルス(c) を
立ち下げ、カウント値が２０４８になるとプリセットパ
ルス(c) を立ち上げる。プリセッタブルカウンタ５２、
５３及び５４はプリセットパルス(c) の立ち上りでプリ
セットされる。

【００１３】以上の構成により、分周器５は端子１から
入力された水平同期信号の立ち下がりに一致したプリセ
ットパルス(c) によりプリセットされ、１Ｈ＝１６００
ｄｏｔに相当するサンプリングクロックをカウントする
動作を繰り返し、ＰＬＬ回路１１の一部として動作す
る。一方、システム制御部１０によりラインバッファの
書き込みが許容されるとプリセット後の１ラインに関し
て書き込みが可能となり、図４の(d) に示す分周カウン
タの出力及び書き込み信号がラインバッファに供給され
る。ラインバッファは書き込み可能な状態でカウンタ出
力をアドレスとして、アドレス”ｎ”から書き込みを開
始し、アドレス”２０４８”で書き込みを終了する。ラ
インバッファへの書き込みが終了するとシステム制御部
１０は、ラインバッファアドレス選択器を切り換えライ
ンバッファのデータをフレームバッファへ画像データを
転送する。この時、システム制御部１０はアドレス”ｎ
＋１００”から読み出しを開始し、アドレス”ｎ＋１２
９９”で読み出しを終了する。つまり、ラインバッファ
からの読み出しは常に有効画像領域だけである。

【００１４】以上説明したように、本実施例の如く仕様
の異なる各種画像信号出力機器を対象とした画像取り込
み装置に於いて、幅広い周波数に追従してサンプリング
クロックを生成するＰＬＬ回路を構成する可変分周器の
出力を流用できる。本実施例では、ラインバッファに１
水平走査ライン分だけ記憶するように構成したが、複数
水平走査ライン記憶するように構成しても良い。更に、
本実施例ではＣＧやＣＡＤ用の一般的なノンインターレ
スの画像信号を例に説明したが、ＨＤＴＤ仕様の出力機
器のような高帯域の画像信号をインターレスで出力する
場合にも応用が可能である。更に、本発明おける画像信
号とは動画と静止画とのいずれも含むものとする。

【００１５】

【発明の効果】以上説明した様に、本発明によればアナ
ログ画像信号をラインバッファに書き込む為の専用のタ
イミング発生回路やアドレス制御回路が不要となり、従
来、ＥＬＣ等の高価な装置を使用した複雑な回路で構成
されたものを簡略化し、コストダウンを行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】本発明の分周器を説明するブロック図である。

【図３】本発明の動作に係わる水平同期信号及び画像信
号を示した図である。

【図４】本発明の動作を示すタイミングチャートであ
る。

【符号の説明】

５ 分周器 ７ Ａ／Ｄ変換器 ８ ラインバッファ ９ フレームバッファ １１ ＰＬＬ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 アナログ画像信号をサンプリングするサ
   ンプリング手段と、前記サンプリング手段によってサン
   プリングされた前記アナログ画像信号を少なくとも１水
   平走査ライン分取り込む記憶手段と、前記アナログ画像
   信号に同期したサンプリングクロックを生成するＰＬＬ
   回路とを備え、画像信号の１画素の表示期間に応じて任
   意に分周値を設定できる分周器を該ＰＬＬ回路が有し、
   前記記憶手段にアナログ画像信号が書き込まされる際の
   アドレスを前記分周器が発生するように構成したことを
   特徴とする画像取り込み装置。