JPH0832962A

JPH0832962A - 動画映像信号の圧縮／伸長装置

Info

Publication number: JPH0832962A
Application number: JP6190986A
Authority: JP
Inventors: Kesatoshi Takeuchi; 啓佐敏竹内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1994-07-20
Filing date: 1994-07-20
Publication date: 1996-02-02
Also published as: US5689436A

Abstract

(57)【要約】【目的】比較的大きなサイズで動画を表示しつつ、比
較的小さなサイズに縮小して圧縮／伸長する。【構成】第１のＡ−Ｄ変換器５２で得られたデジタル
映像信号ＤＲＧＢ１に基づいてカラーモニタ４４に動画
を表示し、第２のＡ−Ｄ変換器５４で得られたデジタル
映像信号ＤＲＧＢ２を縮小して圧縮することによって、
小さなサイズで動画をキャプチャする。動画を再生する
場合には、映像伸長部６６が圧縮映像信号を伸長すると
ともに拡大し、拡大した動画をカラーモニタ４４に表示
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、動画を表わす動画映
像信号を圧縮／伸長する装置に関する。

【０００２】

【従来の技術】近年のパーソナルコンピュータには、動
画をモニタに表示しつつ動画を圧縮してその圧縮映像デ
ータを得る（キャプチャする）ことのできるものがあ
る。図１７は、従来の装置における動画のキャプチャの
様子を示す説明図である。キャプチャ前には図１７
（Ａ）のように比較的大きな動画が表示され、キャプチ
ャ時には図１７（Ｂ）のように小さなキャプチャウィン
ドウＣＷが画面内に表示される。そして、このキャプチ
ャウィンドウＣＷのサイズ（ＣＡＰＨ×ＣＡＰＶ）の動
画が圧縮される。

【０００３】動画の圧縮処理の速度は、キャプチャされ
る映像の水平方向のドット数ＣＡＰＨと垂直方向のライ
ン数ＣＡＰＶに依存する。従って、動画をキャプチャす
る際には、映像のサイズ（ＣＡＰＨ×ＣＡＰＶ）を小さ
な値に設定して、動画映像データを高速に圧縮できるよ
うにするのが普通である。スムーズな動画をキャプチャ
するには、例えば、ＣＡＰＨ＝１６０ドット，ＣＡＰＶ
＝１２０ライン程度のサイズが好ましい。通常の映像は
６４０ドット×４８０ライン程度のサイズを有してお
り、高速なキャプチャに適した動画のサイズ（１６０ド
ット×１２０ライン）は通常の映像のサイズ（６４０ド
ット×４８０ライン）よりもかなり小さなものである。

【０００４】キャプチャした動画を再生する場合には、
キャプチャ時のサイズ（ＣＡＰＨ×ＣＡＰＶ）の動画を
表示できるだけであった。従って、キャプチャ・圧縮時
にも伸長・再生時にも、キャプチャウィンドウＣＷのサ
イズの小さな動画が表示されていた。

【０００５】

【発明が解決しようとする課題】このように、従来は動
画のキャプチャ時と再生時にキャプチャウィンドウＣＷ
のサイズで動画が表示されるので、画面全体のサイズに
比べてかなり小さな動画しか表示できないという問題が
あった。

【０００６】この発明は、従来技術における上述の課題
を解決するためになされたものであり、比較的大きなサ
イズで動画を表示しつつ、比較的小さなサイズに縮小し
て圧縮／伸長することのできる装置を提供することを目
的とする。

【０００７】

【課題を解決するための手段および作用】上述の課題を
解決するため、この発明の請求項１に記載された装置
は、映像を表示するための表示デバイスと、映像を表わ
す映像信号を記憶するフレームメモリと、与えられた動
画映像信号を前記フレームメモリに書き込むとともに、
前記フレームメモリに記憶された映像信号に基づいて前
記表示デバイスに映像を表示する表示制御部と、前記動
画映像信号を処理することによって動画のサイズを縮小
するとともに、縮小された動画を表わす映像信号を圧縮
することによって圧縮映像信号を作成する縮小・圧縮手
段と、前記圧縮映像信号を記憶する記憶手段と、前記記
憶手段から前記圧縮映像信号を伸長するとともに、該伸
長で得られた復元映像信号を処理することによって動画
のサイズを拡大し、拡大された動画を表わす復元映像信
号を前記表示制御部に与える伸長・拡大手段と、を備え
ることを特徴とする。

【０００８】表示制御部は動画映像信号で表わされる動
画を表示デバイスに表示し、縮小・圧縮手段は動画のサ
イズを縮小して圧縮することによって圧縮映像信号を作
成するので、比較的大きなサイズで動画を表示しつつ縮
小したサイズで圧縮することができる。また、伸長・拡
大手段は圧縮映像信号を伸長して拡大するので、圧縮映
像信号で表わされる動画を拡大して表示することができ
る。

【０００９】請求項２に記載された装置は、動画を表わ
すアナログ映像信号を第１のデジタル映像信号に変換し
て前記表示制御部に与える第１のＡ−Ｄ変換器と、前記
アナログ映像信号を第２のデジタル映像信号に変換して
前記縮小・圧縮手段に与える第２のＡ−Ｄ変換器と、を
備え、前記縮小・圧縮手段は、前記第２のＡ−Ｄ変換器
における変換タイミングを規定するドットクロック信号
を前記第２のＡ−Ｄ変換器に供給するとともに、前記ド
ットクロック信号の周波数を調整することによって前記
動画を水平方向に縮小する水平縮小手段と、前記動画映
像信号を圧縮する圧縮手段と、前記第２のデジタル映像
信号の垂直方向の位置を増加させるタイミングを規定す
るための走査線タイミング信号を前記データ圧縮手段に
供給するとともに、前記走査線タイミング信号の周期を
調整することによって前記動画を垂直方向に縮小する垂
直縮小手段と、を備える。

【００１０】こうすれば、第２のＡ−Ｄ変換器で変換す
る際に、水平方向に映像を縮小することができ、また、
圧縮手段で圧縮する際に垂直方向に映像を縮小すること
ができる。

【００１１】請求項３に記載された装置では、前記伸長
・拡大手段は、前記圧縮映像信号を伸長することによっ
て復元映像信号を生成する伸長手段と、前記復元映像信
号を記憶する作業メモリと、前記作業メモリに記憶され
た前記復元映像信号を読出す際の走査線位置を示す垂直
アドレスを生成する垂直アドレス生成手段と、前記作業
メモリに記憶された前記復元映像信号を読出す際の各走
査線上における画素位置を示す水平アドレスを生成する
水平アドレス生成手段と、前記垂直アドレスをカウント
アップするタイミングを規定するためのラインインクリ
メント信号を前記垂直アドレス生成手段に供給するとと
もに、前記ラインインクリメント信号の周波数を調整す
ることによって前記動画を垂直方向に拡大する垂直拡大
手段と、前記水平アドレスをカウントアップするタイミ
ングを規定するためのドットクロック信号を前記水平ア
ドレス生成手段に供給するとともに、前記ドットクロッ
ク信号の周波数を調整することによって前記動画を水平
方向に拡大する水平拡大手段と、を備える。

【００１２】こうすれば、作業メモリから復元映像信号
を読み出す際に映像を垂直方向と水平方向に拡大するこ
とができる。

【００１３】

【実施例】

Ａ．装置の全体構成：図１は、この発明の一実施例とし
ての圧縮／伸長装置を含むコンピュータシステムの構成
を示すブロック図である。このコンピュータシステム
は、ＣＰＵ３０と、メインメモリとしてのＲＡＭ３２お
よびＲＯＭ３４と、拡張インタフェイス３６と、外部記
憶装置３８と、フレームメモリとしてのビデオＲＡＭ
（ＶＲＡＭ）４０と、表示制御部４２と、表示デバイス
としてのカラーモニタ４４と、外部からのコンポジット
映像信号をデコードする映像デコーダ５０と、２つのＡ
−Ｄ変換器５２，５４と、圧縮／伸長装置６０とを備え
ている。

【００１４】圧縮／伸長装置６０は、垂直縮小制御部６
２と、映像圧縮部６４と、映像伸長部６６と、同期信号
発生部６８とを有している。垂直縮小制御部６２は、動
画の圧縮時に垂直方向に映像を縮小する機能を有する。
水平方向の縮小は、後述するように、映像圧縮部６４と
Ａ−Ｄ変換器５４とによって実現される。映像伸長部６
６は、圧縮映像データを伸長するとともに、垂直方向と
水平方向に映像を拡大する機能を有する。

【００１５】映像デコーダ５０は、外部から与えられた
コンポジット映像信号ＶＩＮをデコードして、垂直同期
信号ＶＳＹＮＣＺと水平同期信号ＨＳＹＮＣＺとコンポ
ーネント映像信号ＡＲＧＢとを生成する。コンポーネン
ト映像信号ＡＲＧＢは、ＲＧＢ各色の輝度を示す３つの
アナログ映像信号で構成されている。２つの同期信号Ｖ
ＳＹＮＣＺ，ＨＳＹＮＣＺは垂直縮小制御部６２に与え
られ、コンポーネント映像信号ＡＲＧＢは第１と第２の
Ａ−Ｄ変換器５２，５４に与えられる。

【００１６】第１のＡ−Ｄ変換器５２は、コンポーネン
ト映像信号ＡＲＧＢを第１のデジタル映像信号ＤＲＧＢ
１に変換して表示制御部４２に供給する。表示制御部４
２は、与えられたデジタル映像信号ＤＲＧＢ１をＶＲＡ
Ｍ４０に書き込むとともに、ＶＲＡＭ４０に記憶されて
いる映像信号を読出してカラーモニタ４４に供給する。
第２のＡ−Ｄ変換器５４は、コンポーネント映像信号Ａ
ＲＧＢを第２のデジタル映像信号ＤＲＧＢ２に変換して
映像圧縮部６４に供給する。なお、第１のＡ−Ｄ変換器
５２における変換タイミングを規定するクロック信号Ｍ
ＣＬＫは表示制御部４２から与えられている。また、第
２のＡ−Ｄ変換器５４における変換タイミングを規定す
るクロック信号ＰＸＣＬＫは映像圧縮部６４から与えら
れている。

【００１７】動画のキャプチャ時には、映像デコーダ５
０でデコードされた映像がカラーモニタ４４に表示され
るとともに、第２のデジタル映像信号ＤＲＧＢ２が映像
圧縮部６４で圧縮され、得られた圧縮映像データが磁気
ディスクや光磁気ディスクなどの外部記憶装置３８に格
納される。また、動画の再生時には、外部記憶装置３８
から読出された圧縮映像データが映像伸長部６６で伸長
され、得られたデジタル映像信号が表示制御部４２に与
えられてモニタ４４に映像が表示される。

【００１８】図２は、圧縮伸長装置６０による映像のキ
ャプチャと再生の動作を示す説明図である。動画のキャ
プチャ時には、キャプチャされる動画のサイズ（ＣＡＰ
Ｈ×ＣＡＰＶ）（図２（Ｃ））に係わらず、キャプチャ
ウィンドウＣＷ（図２（Ｂ））は元のサイズ（図２
（Ａ））のままに保たれる。また、動画の再生時にも、
圧縮映像データで直接表わされる動画のサイズ（ＣＡＰ
Ｈ×ＣＡＰＶ）に係わらず、モニタに表示される動画は
元のサイズで表示される。なお、再生時の拡大率をキャ
プチャ時の縮小率と異なる値に設定すれば、再生時の動
画を任意のサイズに拡大／縮小することも可能である。

【００１９】Ｂ．キャプチャ時の映像縮小処理：図３
は、垂直縮小制御部５６と映像圧縮部６４の内部構成を
示すブロック図である。垂直縮小制御部５６は、ＯＲゲ
ート８０と、ＰＬＬ回路８２と、垂直バックポーチカウ
ンタ８４と、縮小同期信号発生部８６と、水平バックポ
ーチカウンタ８８と、３入力ＯＲゲート８９と、２つの
Ｄ型フリップフロップ（ＦＦ）９０，９２とを有してい
る。また、映像圧縮部６４は、ＰＬＬ回路６５を有して
いる。

【００２０】ＰＬＬ回路８２は、映像デコーダ５０（図
１）から与えられた水平同期信号ＨＳＹＮＣＺから基準
クロック信号ＣＬＫを生成する。この基準クロック信号
ＣＬＫは、コンポジット映像信号ＶＩＮ（図１）におけ
る各画素の更新タイミングを示す信号である。ＰＬＬ回
路６５は、この基準クロック信号ＣＬＫから、映像を圧
縮する際の各画素の更新タイミングを規定するピクセル
クロックＰＸＣＬＫを生成する。図１に記載されている
ように、第２のＡ−Ｄ変換器５４は、ピクセルクロック
ＰＸＣＬＫに同期してアナログ映像信号ＡＲＧＢをデジ
タル映像信号ＤＲＧＢ２に変換する。

【００２１】映像圧縮部６４は、また、ＣＰＵ３０（図
１）から与えられる圧縮動作開始の指示に応じてスキャ
ンイネーブル信号／ＳＮＥＮＺをＬレベルに立ち下げ
る。なお、この明細書において、信号名の前に「／」が
付されたものは、負論理であることを意味している。こ
のスキャンイネーブル信号／ＳＮＥＮＺは、垂直同期信
号ＶＳＹＮＣＺとともにＯＲゲート８０に入力されてい
る。従って、スキャンイネーブル信号／ＳＮＥＮＺがＬ
レベルになった後に垂直同期信号ＶＳＹＮＣＺがＬレベ
ルになると、ＯＲゲート８０の出力がＬレベルに立下
る。

【００２２】ＯＲゲート８０の出力は、垂直バックポー
チカウンタ８４と縮小同期信号発生部８６のリセット入
力端子に与えられている。垂直バックポーチカウンタ８
４のクロック入力端子には、水平同期信号ＨＳＹＮＣＺ
が入力されている。垂直バックポーチカウンタ８４は、
ＯＲゲート８０の出力がＬレベルになってリセットされ
た後に、水平同期信号ＨＳＹＮＣＺのパルス数をカウン
トアップし、ＣＰＵ３０によって設定された所定の数ま
でカウントすると、その出力信号／８４をＬレベルに立
ち下げる。ところで、映像圧縮部６４からＯＲゲート８
０に入力されるスキャンイネーブル信号／ＳＮＥＮＺ
は、映像圧縮の動作中はＬレベルに保たれている。従っ
て、垂直バックポーチカウンタ８４は、垂直同期信号Ｖ
ＳＹＮＣＺが１パルス与えられる度に（すなわち、各フ
ィールド毎に）垂直バックポーチ期間を測定し、垂直バ
ックポーチ期間が経過するとその出力／Ｑ８４をＬレベ
ルに立ち下げる。

【００２３】水平バックポーチカウンタ８８のクロック
入力端子には、基準クロック信号ＣＬＫが入力されてお
り、リセット端子には水平同期信号ＨＳＹＮＣＺが与え
られている。水平バックポーチカウンタ８８は、水平同
期信号ＨＳＹＮＣＺがＬレベルになってリセットされた
後に、基準クロック信号ＣＬＫのパルス数をカウントア
ップし、ＣＰＵ３０によって設定された所定の数までカ
ウントすると、その出力信号／Ｑ８８をＬレベルに立ち
下げる。従って、水平バックポーチカウンタ８８は、水
平同期信号ＨＳＹＮＣＺが１パルス与えられる度に（す
なわち、各走査線毎に）水平バックポーチ期間を測定
し、水平バックポーチ期間が経過するとその出力／Ｑ８
８をＬレベルに立ち下げる。

【００２４】縮小同期信号発生部８６は、ＰＬＬ回路８
２から与えられた基準クロック信号ＣＬＫのパルス数を
カウントアップして、ＣＰＵ３０によって指定されたパ
ルス数だけカウントする度に、ラインインクリメント信
号ＬＩＮＣを１パルス発生する。このラインインクリメ
ント信号ＬＩＮＣは、映像の垂直方向の位置を増加させ
るタイミングを規定する信号であり、映像を垂直方向に
縮小にする際の縮小率を規定する機能を有するが、これ
については後述する。

【００２５】第１のフリップフロップ９０のクロック入
力端子には、ラインインクリメント信号ＬＩＮＣが与え
られており、そのＤ入力端子はプルアップされている。
第１のフリップフロップ９０の出力は第２のフリップフ
ロップ９２のＤ入力端子に与えられている。第２のフリ
ップフロップ９２のクロック入力端子には、水平バック
ポーチカウンタ８８の出力／Ｑ８８が反転されて入力さ
れている。第２のフリップフロップ９２の反転出力／Ｑ
９２は、垂直バックポーチカウンタ８４の出力／Ｑ８４
および水平バックポーチカウンタ８８の出力／Ｑ８８と
ともに、３入力ＯＲゲート８９に入力されている。

【００２６】３入力ＯＲゲート８９の出力は、１走査線
の圧縮の開始を指示するラインリクエスト信号／ＬＮＲ
ＥＱＺとして映像圧縮部６４に与えられる。このライン
リクエスト信号／ＬＮＲＥＱＺは、本発明における走査
線タイミング信号に相当する。映像圧縮部６４は、この
ラインリクエスト信号／ＬＮＲＥＱＺを受け取ると、映
像データの圧縮動作が可能であることを示すラインイネ
ーブル信号／ＬＮＥＮＺを出力する。２つのフリップフ
ロップ９０，９２は、このラインイネーブル信号／ＬＮ
ＥＮＺによってリセットされる。

【００２７】図４は、映像の縮小・圧縮動作を示すタイ
ミングチャートである。映像圧縮部６４は、ＣＰＵ３０
からキャプチャ動作の開始が指示されるとスキャンイネ
ーブル信号／ＳＮＥＮＺ（図４（ｂ））をＬレベルに立
ち下げる。その後、垂直同期信号ＶＳＹＮＣＺ（図４
（ｊ））が１パルス入力されると、垂直バックポーチカ
ウンタ８４が水平同期信号ＨＳＹＮＣＺ（図４（ｋ））
のパルス数をカウントし、垂直バックポーチ期間に相当
するパルス数（＝１６）だけカウントするとその出力／
Ｑ８４（図４（ｉ））をＬレベルに立ち下げる。図４
（ｊ）に示すように、垂直バックポーチ期間の後が有効
映像期間である。

【００２８】図５は、図４における垂直バックポーチ期
間の直後の期間（図４（ｌ）のＡ部）の詳細を示すタイ
ミングチャートである。水平バックポーチカウンタ８８
は、水平同期信号ＨＳＹＮＣＺの立下りエッジに応じて
その出力／Ｑ８８をＨレベルに立上げる。そして、基準
クロック信号ＣＬＫのパルス数をカウントし、水平バッ
クポーチ期間に相当するパルス数だけカウントすると、
その出力／Ｑ８８をＬレベルに立ち下げる。

【００２９】垂直バックポーチ期間の直後では、３入力
ＯＲゲート８９の２つの信号／Ｑ９２（図５（ｇ）），
／Ｑ８４（図５（ｉ））はＬレベルに保たれているの
で、水平バックポーチカウンタ８８の出力／Ｑ８８がＬ
レベルに立下ると、３入力ＯＲゲートの出力であるライ
ンリクエスト信号／ＬＮＲＥＱＺ（図５（ｃ））がＬレ
ベルに立下る。映像圧縮部６４は、このラインリクエス
ト信号／ＬＮＲＥＱＺを受け取ると、圧縮動作が可能で
あることを示すラインイネーブル信号／ＬＮＥＮＺ（図
５（ｄ））をＬレベルに立ち下げる。ラインイネーブル
信号／ＬＮＥＮＺがＬレベルに立下ると２つのフリップ
フロップ９０，９２がリセットされるので、第２のフリ
ップフロップ９２の反転出力／Ｑ９２がＨレベルに立上
る。

【００３０】映像圧縮部６４は、ラインイネーブル信号
／ＬＮＥＮＺがＬレベルに保たれている期間において、
デジタル映像信号ＤＲＧＢ２（図５（ｆ））を圧縮す
る。デジタル信号ＤＲＧＢ２は、ピクセルクロックＰＸ
ＣＬＫ（図５（ｅ））に応じたＡ−Ｄ変換によって得ら
れた信号である。図５（ｆ）の例では１走査線が３２０
画素で構成されている。なお、映像の水平方向の倍率Ｍ
H1は、図５の下部に示すように、ピクセルクロックＰＸ
ＣＬＫの周波数ｆPXCLK と基準クロック信号ＣＬＫの周
波数ｆCLK との比に等しい。従って、図３に示す映像圧
縮部６４内のＰＬＬ回路６５の設定値を調整し、ピクセ
ルクロックＰＸＣＬＫの周波数を調整することによっ
て、映像を水平方向に任意の倍率で拡大／縮小すること
が可能である。１走査線分の映像信号の圧縮が終了する
と、映像圧縮部６４がラインイネーブル信号／ＬＮＥＮ
ＺをＨレベルに立上げる。

【００３１】図６は、図４（ｌ）のＢ部の詳細を示すタ
イミングチャートである。図６（ｇ）に示すように、有
効映像期間の初期を除く期間（すなわち図４（ｌ）のＡ
部以外の期間）では、水平同期信号ＨＳＹＮＣＺが１パ
ルス発生した時点において第２のフリップフロップ９２
の反転出力／Ｑ９２がＨレベルに保たれているのが普通
である。この場合には、第２のフリップフロップ９２の
反転出力／Ｑ９２が水平バックポーチカウンタ８８の出
力／Ｑ８８の立下りエッジに応じて立下ると、ラインリ
クエスト信号／ＬＮＲＥＱＺがＬレベルに立下る。他の
動作は、図５と同様である。

【００３２】図４において矢印で示すように、第２のフ
リップフロップ９２の反転出力／Ｑ９２と、水平バック
ポーチカウンタ８８の出力／Ｑ８８とが共にＬレベルに
なると、ラインリクエスト信号／ＬＮＲＥＱＺがＬレベ
ルとなり、これに応じて１走査線分の映像信号の圧縮が
開始される。ところで、図３の回路から解るように、第
２のフリップフロップ９２の反転出力／Ｑ９２がＬレベ
ルになるのは、ラインイネーブル信号／ＬＮＥＮＺによ
ってフリップフロップ９０，９２がリセットされた後に
ラインインクリメント信号ＬＩＮＣが１パルス発生し、
さらに、水平バックポーチカウンタ８８の出力信号／Ｑ
８８がＬレベルに立ち下がった時である。換言すれば、
ラインリクエスト信号／ＬＮＲＥＱＺの各パルスは、ラ
インインクリメント信号ＬＩＮＣが１パルス発生した後
に水平同期信号ＨＳＹＮＣＺが１パルス発生した時に生
成される。

【００３３】図４（ｋ）の波形の下に記載されている数
字は、垂直同期信号ＶＳＹＮＣＺの後における水平同期
信号ＨＳＹＮＣＺの番号を示している。上述したよう
に、１走査線のデータ圧縮が行なわれるのは、ラインイ
ンクリメント信号ＬＩＮＣが１パルス発生した後に水平
同期信号ＨＳＹＮＣＺが１パルス発生した場合である。
従って、データ圧縮の対象となるのは、図５（ｃ）〜
（ｅ）に示すように、水平同期信号ＨＳＹＮＣＺの１
６，１８，２０，２１，２３番目…のパルスに対応した
映像信号である。従って、キャプチャされる映像は、こ
れらの１６，１８，２０，２１，２３番目…のパルスに
対応した走査線によって構成される映像であり、１７，
１９，２２番目…の走査線は省略される。この結果、映
像は垂直方向に縮小されることになる。垂直方向の縮小
率Ｍv1は、ラインインクリメント信号ＬＩＮＣの周波数
ｆLINCと水平同期信号ＨＳＹＮＣＺの周波数ｆHSYNCZの
比で与えられる。従って、図３に示す縮小同期信号発生
部８６内の設定値を調整することによって、映像を垂直
方向に任意の倍率で縮小することが可能である。

【００３４】こうして得られた圧縮映像データは、映像
圧縮部６４から外部記憶装置３８に転送されて格納され
る。なお、映像圧縮部６４における圧縮方法としては、
静止画のための国際標準圧縮方式であるＪＰＥＧや、動
画のための国際標準圧縮方式であるＭＰＥＧ，ＭＰＥＧ
２などの種々の方法を利用することができる。これらの
圧縮方法ではＹＵＶ信号（輝度／色差信号系の映像信
号）が圧縮の対象となるので、映像圧縮部６４はＲＧＢ
信号をＹＵＶ信号に変換する機能を有している。なお、
ＪＰＥＧによって動画を圧縮する場合には、各フィール
ドごと、または、各フレームごとにデータ圧縮を行な
う。ＲＧＢ信号でなくＹＵＶ信号を受信して圧縮する場
合には、ＲＧＢ信号をＹＵＶ信号に変換する機能を映像
圧縮部６４から除去すればよい。

【００３５】上述したように、映像のキャプチャ時にお
いては、ＰＬＬ回路６５内の設定値を調整することによ
って、映像を水平方向に任意の倍率ＭH1で拡大／縮小す
ることができ、また、縮小同期信号発生部８６内の設定
値を調整することによって、映像を垂直方向に任意の倍
率ＭV1で縮小することができる。また、キャプチャ時に
は、第１のＡ−Ｄ変換器５２で得られた第１のデジタル
映像信号ＤＲＧＢ１に基づいてカラーモニタ４４に動画
が表示されるので、図２において説明したように、キャ
プチャされる動画のサイズＣＡＰＨ×ＣＡＰＶに係わら
ず、任意のサイズの動画を表示することができる。

【００３６】Ｃ．再生時の映像拡大処理：図７は、映像
伸長部６６の内部構成を示すブロック図である。映像伸
長部６６は、作業メモリ１００と、ＣＰＵインタフェイ
ス１０２と、伸長部１０４と、再生部１０６と、ＰＬＬ
回路１０８と、カウンタ部１１０とを有している。

【００３７】ＰＬＬ回路１０８は、映像の水平方向の拡
大／縮小制御を行なう回路であり、コンパレータ１１２
と、ローパスフィルタ１１４と、電圧制御発振器（ＶＣ
Ｏ）１１６と、１／２分周器１１８と、１／Ｎ分周器１
２０と、記憶部１２２とを有している。また、カウンタ
部１１０は、映像の垂直方向の拡大／縮小制御を行なう
回路であり、１／Ｍ分周器１２４と、１／２分周器１２
６と、記憶部１２８とを有している。

【００３８】ＣＰＵインタフェイス１０２はＣＰＵバス
３１を介してＣＰＵ３０と伸長部１０４との間のデータ
の転送を行なう。伸長部１０４は、与えられた圧縮映像
データを伸長し、伸長した映像データ（ＹＵＶデータ）
を作業メモリ１００に書き込む処理を実行する。再生部
１０６は、作業メモリ１００に書き込まれた伸長映像デ
ータを読出して外部に出力する処理を行なう。この際、
ＲＧＢデータとして出力する場合には、ＹＵＶデータを
ＲＧＢデータに変換する処理も実行する。

【００３９】伸長部１０４と再生部１０６には、同期信
号発生部６８（図１）から供給された垂直同期信号ＶＳ
ＹＮＣと水平同期信号ＨＳＹＮＣとドットクロック信号
ＤＣＫとが与えられている。

【００４０】ＰＬＬ回路１０８のコンパレータ１１２に
は、水平同期信号ＨＳＹＮＣと、１／Ｎ分周器１２０の
出力ＰＤＥＦとが入力されている。コンパレータ１１２
の出力は、ローパスフィルタ１１４を介して電圧制御発
振器１１６に供給され、電圧制御発振器１１６の出力Ｆ
ＶＣＯが１／Ｎ分周器１２０で１／Ｎに分周されてコン
パレータ１１２にフィードバックされている。この結
果、電圧制御発振器１１６の出力ＦＶＣＯの周波数が、
水平同期信号ＨＳＹＮＣのＮ倍に等しくなる。なお、１
／Ｎ分周器における分周比Ｎの値はＣＰＵ３０によって
記憶部１２２に書き込まれる。

【００４１】図８は、１／Ｎ分周器１２０の内部構成を
示すブロック図である。１／Ｎ分周器１２０は、比較器
１３０とカウンタ１３２とを有している。カウンタ１３
２は、電圧制御発振器１１６の出力ＦＶＣＯのパルス数
をカウントする。比較器１３０は、カウンタ１３２のカ
ウント値Ｎ132 と記憶部１２２に記憶された設定値Ｎと
を比較し、両者が等しくなるとその出力ＰＤＥＦをＬレ
ベルに立ち下げる。なお、カウンタ１３２は、比較器１
３０の出力ＰＤＥＦがＬレベルになるとリセットされ、
信号ＦＶＣＯのパルス数のカウントアップを始めからや
り直す。この結果、電圧制御発振器１１６の出力信号Ｆ
ＶＣＯがＮパルス発生する度に、１／Ｎ分周器１２０の
出力信号ＰＤＥＦが１パルス発生する。

【００４２】電圧制御発振器１１６の出力ＦＶＣＯは、
１／２分周器１１８でさらに１／２に分周され、第２の
ドットクロック信号ＤＣＫＸとして再生部１０６に与え
られている。この第２のドットクロック信号ＤＣＫＸ
は、再生部１０６が作業メモリ１００から映像データを
読出す際の画素位置（水平アドレス）の増加のタイミン
グを規定するための信号である。

【００４３】カウンタ部１１０の１／Ｍ分周器１２４
は、同期信号発生部６８から与えられた第１のドットク
ロック信号ＤＣＫを１／Ｍに分周する。１／Ｍ分周器１
２４の出力ＤＩＶＩは、１／２分周器１２６でさらに１
／２分周される。従って、１／２分周器１２６の出力で
あるラインインクリメント信号ＬＩＮＣＸの周波数ｆLI
NCX は、第１のドットクロック信号ＤＣＫの周波数ｆDC
K の１／（２×Ｍ）である。このラインインクリメント
信号ＬＩＮＣＸは、再生部１０６が作業メモリ１００か
ら映像データを読出す際の走査線位置（垂直アドレス）
を増加させるタイミングを規定するための信号である。

【００４４】図９は、１／Ｍ分周器１２４の内部構成を
示すブロック図である。１／Ｍ分周器１２４は、比較器
１４０とカウンタ１４２とＡＮＤゲート１４４とを有し
ている。カウンタ１４２は、第１のドットクロック信号
ＤＣＫのパルス数をカウントしている。比較器１４０
は、カウンタ１４２のカウント値Ｎ142 と、記憶部１２
８に記憶された設定値Ｍとを比較し、両者が等しくなる
とその出力ＤＩＶＩをＬレベルに立ち下げる。比較器１
４０の出力ＤＩＶＩは、垂直同期信号ＶＳＹＮＣととも
にＡＮＤゲート１４４に入力されており、ＡＮＤゲート
１４４の出力がカウンタ１４２のリセット端子に入力さ
れている。従って、垂直同期信号ＶＳＹＮＣがＬレベル
に立下る度に、および、比較器１４０の出力ＤＩＶＩが
Ｌレベルに立下る度にカウンタ１４２がリセットされ、
カウンタ１４２がドットクロック信号ＤＣＫのパルス数
のカウントアップを開始する。

【００４５】再生部１０６（図７）は、同期信号発生部
６８から与えられた同期信号ＶＳＹＮＣ，ＨＳＹＮＣ，
ＤＣＫと、ＰＬＬ回路１０８から与えられた第２のドッ
トクロック信号ＤＣＫＸと、カウンタ部１１０から与え
られたラインインクリメント信号ＬＩＮＣＸとに応じて
読出アドレスを作成し、この読出アドレスを作業メモリ
１００に供給して映像データを読出している。

【００４６】図１０は、再生部１０６内部におけるアド
レス形成部の構成を示すブロック図である。アドレス形
成部は、水平アドレス形成部１４６と、垂直アドレス形
成部１４８と、３ステートバッファ部１６０と、インバ
ータ１６２と、データラッチ１６４とを有している。水
平アドレス形成部１４６は、ラッチミス除去回路１５０
と、第１のカウンタ１５２と、第１のラッチ１５４とを
有している。垂直アドレス形成部１４８は、第２のカウ
ンタ１５６と、第２のラッチ１５８とを有している。

【００４７】図１１は、垂直アドレス形成部１４８の動
作を示すタイミングチャートである。第２のカウンタ１
５６は、垂直同期信号ＶＳＹＮＣ（図１１（ａ））でリ
セットされた後に、ラインインクリメント信号ＬＩＮＣ
Ｘのパルス数をカウントする。また、第２のカウンタ１
５６のカウント値ＨＣ（図１１（ｄ））は、水平同期信
号ＨＳＹＮＣの立ち上がりエッジに応じてラッチされ、
垂直アドレスＶＡＤＤとして３ステートバッファ１６０
に与えられる。図１１（ｅ）の例では、垂直アドレスＶ
ＡＤＤの値は、０，１，１，２…のように更新されてい
る。図１２は、再生時における映像の拡大の様子を示す
説明図である。図１２（Ａ）は、作業メモリ１００内に
記憶された映像データを示しており、図１２（Ｂ）は拡
大された映像データを示している。また、これらの図の
各枠内に記載された数字は映像データの値である。図１
１（ｅ）のタイミングチャートでは、ＶＡＤＤ＝０の走
査線上の映像を１回読出し、ＶＡＤＤ＝１の走査線上の
映像を２回，ＶＡＤＤ＝２の走査線上の映像を２回…、
という順序で作業メモリ１００から映像データが読出さ
れている。従って、再生部１０６によって読出された映
像は図１２（Ｂ）に示すように垂直方向に拡大されるこ
とになる。垂直方向の倍率ＭV2は、水平同期信号ＨＳＹ
ＮＣの周波数ｆHSYNC と、ラインインクリメント信号Ｌ
ＩＮＣＸの周波数ｆLINCX の比で与えられる。従って、
カウンタ部１１０内の記憶部１２８（図７）の設定値Ｍ
を調整することによって、再生時において映像を垂直方
向に任意の倍率で拡大することが可能である。なお、倍
率ＭV2の値を１以下に設定すれば、垂直方向に縮小する
ことも可能である。

【００４８】図１３は、水平アドレス形成部１４６の動
作を示すタイミングチャートである。ラッチミス除去回
路１５０（図１０）は、第１と第２のドットクロック信
号ＤＣＫ，ＤＣＫＸ（図１３（ｂ），（ｄ））に応じて
第３のドットクロック信号ＤＣＫＸＸ（図１３（ｅ））
を生成する。

【００４９】図１４は、ラッチミス除去回路１５０の内
部構成を示すブロック図である。ラッチミス除去回路１
５０は、遅延部１７０と、ＥＸＮＯＲ回路１７２と、Ｄ
型フリップフロップ１７４とを有している。ＥＸＮＯＲ
回路１７２の出力信号ＤＫＦＦは、第１のドットクロッ
ク信号ＤＣＫと、このドットクロック信号ＤＣＫを所定
の時間だけ遅延させて得られた信号との排他的論理和を
取って反転した信号である。従って、この信号ＤＫＦＦ
は、図１３（ｃ）にも示されているように、第１のドッ
トクロック信号ＤＣＫの立上がりと立下りのタイミング
を示す信号である。

【００５０】ＥＸＮＯＲ回路１７２の出力信号ＤＫＦＦ
は、フリップフロップ１７４のクロック入力端子に与え
られている。また、このフリップフロップ１７４のＤ入
力端子には、第２のドットクロック信号ＤＣＫＸが与え
られている。従って、フリップフロップ１７４の出力で
ある第３のドットクロック信号ＤＣＫＸＸは、図１３
（ｅ）に示されているように、ＥＸＮＯＲ回路１７２の
出力信号ＤＫＦＦの立ち上がりエッジにおける第２のド
ットクロック信号ＤＣＫＸのレベルを示す信号である。
この第３のドットクロック信号ＤＣＫＸＸは、第２のド
ットクロック信号ＤＣＫＸと等しい周波数を有してい
る。また、ＥＸＮＯＲ回路１７２の出力信号ＤＫＦＦ
は、第１のドットクロック信号ＤＣＫのエッジから所定
の遅延時間だけ遅れて立上るので、第３のドットクロッ
ク信号ＤＣＫＸＸのレベル変化のタイミングも、第１の
ドットクロック信号ＤＣＫのエッジから所定の遅延時間
だけ遅延している。このような第３のドットクロック信
号ＤＣＫＸＸをラッチミス除去回路１５０で生成する理
由は、第１のラッチ１５４でラッチされる水平アドレス
の値が不安定になるのを防止するためであるが、この理
由については更に後述する。

【００５１】水平アドレス形成部１４６の第１のカウン
タ１５２（図１０）は、水平同期信号ＨＳＹＮＣのパル
スでリセットされた後に、ラッチミス除去回路１５０で
生成された第３のドットクロック信号ＤＣＫＸＸのパル
ス数をカウントアップして、そのカウント値ＤＣ（図１
３（ｆ））を第１のラッチ１５４に供給している。とこ
ろで、第３のドットクロック信号ＤＣＫＸＸは第２のド
ットクロック信号ＤＣＫＸと等しい周波数を有している
ので、第１のカウンタ１５２のカウント値ＤＣは、実質
的に第２のドットクロック信号ＤＣＫＸのパルス数を示
している。第１のラッチ１５４は、第１のドットクロッ
ク信号ＤＣＫに同期してカウント値ＤＣをラッチし、３
ステートバッファ１６０に水平アドレスＨＡＤＤ（図１
３（ｇ））として与えている。すなわち、水平アドレス
ＨＡＤＤは第２のドットクロック信号ＤＣＫＸのパルス
数を示す値であり、その値は第１のドットクロック信号
ＤＣＫの立上がりエッジに応じて更新されている。従っ
て、第１のドットクロック信号ＤＣＫの周波数ｆDCK
と、第２のドットクロック信号ＤＣＫＸの周波数ｆDCKX
とを調整することによって、水平アドレスＨＡＤＤの値
をどのように更新するかを設定することができる。図１
３（ｇ）の例では、水平アドレスＨＡＤＤの値が０，
０，１…のように変化していることが解る。

【００５２】前述した図１２（Ａ），（Ｂ）には、図１
３（ｇ）における水平アドレスＨＡＤＤの更新に応じた
映像の拡大の様子が図示されている。図１３に示したタ
イミングチャートは、垂直アドレスＶＡＤＤが０である
一番上の走査線における水平方向のアドレス生成のタイ
ミングに相当している。図１３（ｇ）に示すように、水
平アドレスＨＡＤＤは、０，０，１…と更新されてい
る。従って、この走査線上では、水平アドレスＨＡＤＤ
＝０の画素の映像データが２回読出され、次に、ＨＡＤ
Ｄ＝１の画素の映像データが１回…、という順序で、各
画素の映像データが作業メモリ１００から順次読出され
ている。

【００５３】このように水平アドレスＨＡＤＤは、２つ
のドットクロック信号ＤＣＫ，ＤＣＫＸの周波数の関係
に依存する。従って、これらのドットクロック信号ＤＣ
Ｋ，ＤＣＫＸの周波数を調整することによって、映像を
水平方向に拡大／縮小することができる。すなわち、再
生時における映像の水平方向の倍率ＭH2は、図１２の下
部にも示すように、第１のドットクロック信号ＤＣＫの
周波数ｆDCK と第２のドットクロック信号ＤＣＫＸの周
波数ｆDCKXとの比で与えられる。従って、ＰＬＬ回路１
０８内の記憶部１２２（図７）の設定値Ｎを調整するこ
とによって、再生時に表示される映像を水平方向に任意
の倍率で拡大／縮小することが可能である。

【００５４】なお、ラッチミス除去回路１５０で信号Ｄ
ＣＫＸＸを生成する理由は次の通りである。図１３
（ｆ）に示すように、第１のカウンタ１５２のカウント
値ＤＣは、水平同期信号ＨＳＹＮＣ（図１３（ａ））が
Ｈレベルに復帰した後に、第３のドットクロック信号Ｄ
ＣＫＸＸ（図１３（ｅ））の立上がりエッジに同期して
変化する。一方、前述したように第３のドットクロック
信号ＤＣＫＸＸのエッジは、第１のドットクロック信号
ＤＣＫのエッジから所定の時間だけ遅延しているので、
第１のラッチ１５４におけるラッチのタイミングがカウ
ント値ＤＣの変化のタイミングと重なることがなく、従
って、水平アドレスＨＡＤＤの値が不安定になることも
ない。

【００５５】図１０から解るように、３ステートバッフ
ァ１６０は、第１のドットクロック信号ＤＣＫがＨレベ
ルの場合にのみアドレスＡＤＤを作業メモリ１００に出
力している（図１３（ｈ））。第１のドットクロック信
号ＤＣＫがＬレベルの期間は、伸長部１０４が圧縮映像
データを伸長するための作業期間として使用されてい
る。また、データラッチ１６４は、第１のクロック信号
ＤＣＫがＬレベルに立下った時に映像データを保持する
ので、その出力ＲＧＢ／ＹＵＶ（図１３（ｊ））は、第
１のドットクロック信号ＤＣＫの各立下りエッジにおい
て更新されている。

【００５６】上述したように、映像の再生時において
は、ＰＬＬ回路１０８内の記憶部１２２の設定値Ｎを調
整することによって、映像を水平方向に任意の倍率ＭH2
で拡大／縮小することができ、また、カウンタ部１１０
内の記憶部１２８の設定値Ｍを調整することにおって、
映像を垂直方向に任意の倍率ＭV2で拡大／縮小すること
ができる。こうして任意の倍率ＭH2，ＭV2で拡大／縮小
された動画をカラーモニタ４４に表示することができる
ので、ユーザは、キャプチャした動画のサイズに係わら
ず、所望のサイズの動画を再生して鑑賞することができ
る。

【００５７】なお、この発明は上記実施例に限られるも
のではなく、その要旨を逸脱しない範囲において種々の
態様において実施することが可能であり、例えば次のよ
うな変形も可能である。

【００５８】（１）図１５は、本発明の他の実施例の構
成を示すブロック図である。図１５に示すコンピュータ
システムは、図１に示すコンピュータシステムから、映
像デコーダ５０と、２つのＡ−Ｄ変換器５２，５４と、
垂直縮小制御部６２とを省略し、映像圧縮部６４を他の
映像圧縮部１８２に置き換えた構成を有している。

【００５９】図１５に示すコンピュータシステムでは、
外部から入力されたデジタル映像信号ＤＲＧＢが表示制
御部４２と映像圧縮部１８２とに共通に与えられる。表
示制御部４２は、このデジタル映像信号ＤＲＧＢに基づ
いて動画の映像をカラーモニタ４４に表示する。一方、
映像圧縮部１８２は、デジタル映像信号ＤＲＧＢを水平
方向と垂直方向に縮小するとともに、縮小された映像を
表わすデジタル映像信号を圧縮する機能を有している。

【００６０】図１６は、映像圧縮部１８２の内部構成を
示すブロック図である。この映像圧縮部１８２は、作業
メモリ１８４と、ＣＰＵインタフェイス１８６と、圧縮
部１８８と、書込制御部１９０と、ＰＬＬ回路１９２
と、カウンタ部１９４とを有している。図１６の映像圧
縮部１８２は、図７の映像伸長部６６と類似の構成を有
しており、互いに逆の機能を有している。すなわち、映
像圧縮部１８２は映像を縮小し、縮小された映像を表わ
す映像信号を圧縮する機能を有しているのに対して、映
像伸長部６６は圧縮映像データを伸長し、伸長された映
像信号で表わされる映像を拡大する機能を有している。

【００６１】書込制御部１９０は、与えられたデジタル
映像信号ＤＲＧＢをＹＵＶ信号に変換するとともに、Ｙ
ＵＶ信号を作業メモリ１８４に書き込む処理を行なう。
この際、ＰＬＬ回路１９２で生成されたラインインクリ
メント信号ＬＩＮＣＹに応じて垂直方向に映像を縮小
し、カウンタ部１９４で生成されたドットクロック信号
ＤＣＫＹに応じて水平方向に映像を縮小する。なお、Ｐ
ＬＬ回路１９２とカウンタ部１９４は、図７に示すＰＬ
Ｌ回路１０８とカウンタ部１１０とそれぞれ同じ構成を
有している。

【００６２】圧縮部１８８は、作業メモリ１８４に記憶
されたＹＵＶ信号を圧縮することによって圧縮映像デー
タを作成する。こうして作成された圧縮映像データは、
ＣＰＵインタフェイス１８６とＣＰＵバス３１を介して
が外部記憶装置３８に格納される。

【００６３】図１５および図１６に記載した実施例によ
っても、動画を元のサイズで表示しつつ、任意の倍率で
映像を縮小して圧縮することが可能である。また、圧縮
映像データを再生する場合にも、圧縮映像データで表わ
される映像サイズに係わらず、任意のサイズの映像を表
示することが可能である。

【００６４】（２）カラーモニタ４４としては、ＣＲＴ
や液晶ディスプレイなどの種々の表示デバイスを使用す
ることが可能である。

【００６５】

【発明の効果】以上説明したように、請求項１に記載さ
れた発明によれば、圧縮される動画を任意のサイズで表
示しつつ比較的小さなサイズに縮小して圧縮することが
でき、また、圧縮映像信号を伸長し、その映像を任意に
拡大・縮小して表示することができる。

【００６６】請求項２に記載された発明によれば、第２
のＡ−Ｄ変換器で変換する際に、水平方向に映像を任意
に縮小することができ、また、圧縮手段で圧縮する際に
映像を垂直方向に任意に縮小することができる。

【００６７】請求項３に記載された発明によれば、作業
メモリから映像信号を読み出す際に映像を垂直方向と水
平方向に任意に拡大・縮小することができる。

【図面の簡単な説明】

【図１】この発明の一実施例としての圧縮／伸長装置を
含むコンピュータシステムの構成を示すブロック図。

【図２】圧縮伸長装置６０による映像のキャプチャと再
生の動作を示す説明図。

【図３】垂直縮小制御部５６と映像圧縮部６４の内部構
成を示すブロック図。

【図４】映像の縮小・圧縮動作を示すタイミングチャー
ト。

【図５】図４（ｌ）のＡ部の詳細を示すタイミングチャ
ート。

【図６】図４（ｌ）のＢ部の詳細を示すタイミングチャ
ート。

【図７】映像伸長部６６の内部構成を示すブロック図。

【図８】１／Ｎ分周器１２０の内部構成を示すブロック
図。

【図９】１／Ｍ分周器１２４の内部構成を示すブロック
図。

【図１０】再生部１０６内部におけるアドレス形成部の
構成を示すブロック図。

【図１１】垂直アドレスの形成動作を示すタイミングチ
ャート。

【図１２】再生時における映像の拡大の様子を示す説明
図。

【図１３】水平アドレスの形成動作を示すタイミングチ
ャート。

【図１４】ラッチミス除去回路１５０の内部構成を示す
ブロック図。

【図１５】本発明の他の実施例の構成を示すブロック
図。

【図１６】映像圧縮部１８２の内部構成を示すブロック
図。

【図１７】従来の動画のキャプチャの様子を示す説明
図。

【符号の説明】

３０…ＣＰＵ３１…ＣＰＵバス３２…ＲＡＭ３４…ＲＯＭ３６…拡張インタフェイス３８…外部記憶装置４０…ＶＲＡＭ４２…表示制御部４４…カラーモニタ５０…映像デコーダ５２，５４…Ａ−Ｄ変換器５６…垂直縮小制御部６０…圧縮／伸長装置６２…垂直縮小制御部６４…映像圧縮部６５…ＰＬＬ回路６６…映像伸長部６８…同期信号発生部８０…ＯＲゲート８２…ＰＬＬ回路８４…垂直バックポーチカウンタ８６…縮小同期信号発生部８８…水平バックポーチカウンタ９０，９２…Ｄ型フリップフロップ１００…作業メモリ１０２…ＣＰＵインタフェイス１０４…伸長部１０６…再生部１０８…ＰＬＬ回路１１０…カウンタ部１１２…コンパレータ１１４…ローパスフィルタ１１６…電圧制御発振器１２２…記憶部１２８…記憶部１３０…比較器１３２…カウンタ１４０…比較器１４２…カウンタ１４４…ＡＮＤゲート１５０…ラッチミス除去回路１５２…カウンタ１５４…ラッチ１５６…カウンタ１５８…ラッチ１６２…インバータ１６４…データラッチ１７０…遅延部１７２…ＥＸＮＯＲ回路１７４…Ｄ型フリップフロップ１８２…映像圧縮部１８４…作業メモリ１８６…ＣＰＵインタフェイス１８８…圧縮部１９０…書込制御部１９２…ＰＬＬ回路１９４…カウンタ部ＡＤＤ…アドレスＡＲＧＢ…アナログ映像信号（コンポーネント映像信
号）ＣＬＫ…基準クロックＣＷ…キャプチャウィンドウＤＣ…カウント値ＤＣＫ…第１のドットクロック信号ＤＣＫＸ…第２のドットクロック信号ＤＣＫＸＸ…第３のドットクロック信号ＤＣＫＹ…第２のドットクロック信号ＤＲＧＢ…デジタル映像信号ＨＡＤＤ…水平アドレスＨＣ…カウント値ＨＳＹＮＣ…水平同期信号ＨＳＹＮＣＺ…水平同期信号ＬＩＮＣ…のラインインクリメント信号ＬＩＮＣＸ…ラインインクリメント信号ＬＩＮＣＹ…ラインインクリメント信号ＬＮＥＮＺ…ラインイネーブル信号／ＬＮＲＥＱＺ…ラインリクエスト信号／ＭＣＬＫ…クロック信号ＰＸＣＬＫ…ピクセルクロックＳＮＥＮＺ…スキャンイネーブル信号／ＶＡＤＤ…垂直アドレスＶＩＮ…コンポジット映像信号ＶＳＹＮＣ…垂直同期信号ＶＳＹＮＣＺ…垂直同期信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/36 ５１０Ｍ 9377−5ＨＧ０６Ｆ 15/66 ３５５Ａ

Claims

【特許請求の範囲】

【請求項１】動画を表わす動画映像信号を圧縮すると
ともに圧縮映像信号を伸長する装置であって、映像を表示するための表示デバイスと、映像を表わす映像信号を記憶するフレームメモリと、与えられた動画映像信号を前記フレームメモリに書き込
むとともに、前記フレームメモリに記憶された映像信号
に基づいて前記表示デバイスに映像を表示する表示制御
部と、前記動画映像信号を処理することによって動画のサイズ
を縮小するとともに、縮小された動画を表わす映像信号
を圧縮することによって圧縮映像信号を作成する縮小・
圧縮手段と、前記圧縮映像信号を記憶する記憶手段と、前記記憶手段から前記圧縮映像信号を伸長するととも
に、該伸長で得られた復元映像信号を処理することによ
って動画のサイズを拡大し、拡大された動画を表わす復
元映像信号を前記表示制御部に与える伸長・拡大手段
と、を備えることを特徴とする動画映像信号の圧縮／伸
長装置。
【請求項２】請求項１記載の動画映像信号の圧縮／伸
長装置であって、さらに、動画を表わすアナログ映像信号を第１のデジタル映像信
号に変換して前記表示制御部に与える第１のＡ−Ｄ変換
器と、前記アナログ映像信号を第２のデジタル映像信号に変換
して前記縮小・圧縮手段に与える第２のＡ−Ｄ変換器
と、を備え、前記縮小・圧縮手段は、前記第２のＡ−Ｄ変換器における変換タイミングを規定
するドットクロック信号を前記第２のＡ−Ｄ変換器に供
給するとともに、前記ドットクロック信号の周波数を調
整することによって前記動画を水平方向に縮小する水平
縮小手段と、前記動画映像信号を圧縮する圧縮手段と、前記第２のデジタル映像信号の垂直方向の位置を増加さ
せるタイミングを規定するための走査線タイミング信号
を前記データ圧縮手段に供給するとともに、前記走査線
タイミング信号の周期を調整することによって前記動画
を垂直方向に縮小する垂直縮小手段と、を備える動画映
像信号の圧縮／伸長装置。
【請求項３】請求項１または２記載の動画映像信号の
圧縮／伸長装置であって、前記伸長・拡大手段は、前記圧縮映像信号を伸長することによって復元映像信号
を生成する伸長手段と、前記復元映像信号を記憶する作業メモリと、前記作業メモリに記憶された前記復元映像信号を読出す
際の走査線位置を示す垂直アドレスを生成する垂直アド
レス生成手段と、前記作業メモリに記憶された前記復元映像信号を読出す
際の各走査線上における画素位置を示す水平アドレスを
生成する水平アドレス生成手段と、前記垂直アドレスをカウントアップするタイミングを規
定するためのラインインクリメント信号を前記垂直アド
レス生成手段に供給するとともに、前記ラインインクリ
メント信号の周波数を調整することによって前記動画を
垂直方向に拡大する垂直拡大手段と、前記水平アドレスをカウントアップするタイミングを規
定するためのドットクロック信号を前記水平アドレス生
成手段に供給するとともに、前記ドットクロック信号の
周波数を調整することによって前記動画を水平方向に拡
大する水平拡大手段と、を備える動画映像信号の圧縮／
伸長装置。