JPH0721796B2

JPH0721796B2 - ベクトル命令処理装置

Info

Publication number: JPH0721796B2
Application number: JP60065397A
Authority: JP
Inventors: 一福澤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-03-29
Filing date: 1985-03-29
Publication date: 1995-03-08
Anticipated expiration: 2010-03-08
Also published as: JPS61251960A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ベクトル演算により大規模で高度な技術計算
を高速に処理する演算処理装置に関する。特に、マスク
ビットによりベクトル演算の実行を制御するベクトル命
令処理装置に関する。

〔概要〕

本発明は、演算しようとするベクトル要素の各々に対応
して設けたマスクビットの論理レベルにしたがって、演
算を実行または抑止する処理装置において、マスクビットの論理レベルが演算抑止であるベクトル要
素については記憶装置からの読み出しを禁止することに
より、記憶装置から演算装置へのデータ転送を効率的に行うよ
うにしたものである。

〔従来の技術〕

大規模で高度な技術計算を高速に処理する演算装置、い
わゆるスーパコンピュータでは、スカラ命令に比べて格
段に高速なベクトル命令を用いて演算を行う。このベク
トル命令で処理する部分の比率、すなわちベクトル化率
を可能な限り高めることが高速性を引き出すうえで重要
である。このため、条件文を含むループの演算を行う場
合等には、マスク付きベクトル演算を行う。

マスク付きベクトル演算は、演算しようとするベクトル
要素（「ベクトル・オペランド」ともいう）のそれぞれ
に対応してマスクビットを設け、このマスクビットの論
理レベルが「０」のときにはその演算を禁止する。以下
では、論理レベルが「０」のマスクビットを演算抑止ビ
ット、論理レベルが「１」のマスクビットを演算指示ビ
ットという。このようなマスクビットの列をマスクベク
トルという。

従来の一般的なベクトル命令処理装置では、マスクビッ
トが有効なベクトル命令を以下のように実行する。すな
わち、まず、マスクビットの値に拘わらずに記憶装置か
らベクトル要素を読み出し、ベクトル要素を一時的にバ
ッファに蓄える。この後に、マスクビットが演算指示ビ
ットであるときに、バッファに蓄えたベクトル要素を演
算装置に供給する。マスクビットが演算抑止ビットであ
るときには、ベクトル要素を演算装置に供給しない。こ
のようなベクトル命令処理装置を、以下では第一の従来
例という。

このような第一の従来例では、マスクベクトル中に演算
抑止ビットが多い場合に、演算装置が演算を行っている
時間の割合が低下する。したがって、ベクトル命令が終
了するまでの演算時間に無駄が多くなる欠点があった。

このような欠点を解決するため、マスクベクトルを一定
ビット幅に区切って処理するベクトル命令処理装置が、
特願昭56−122024号（特公平２−41070号公報）に開示
されている。このような装置では、マスクベクトルを一
定ビット幅に区切り、その中のマスクビットが全て演算
抑止ビットのときには、ベクトル要素の読み出しおよび
演算を禁止する。これにより、マスクベクトルが演算抑
止ビットを多数含む場合の処理時間を短縮することがで
きる。マスクベクトルが演算抑止ビットを多数含む傾向
があることを、スパーク性が強いという。このようなベ
クトル命令処理装置を以下では第二の従来例という。

〔発明が解決しようとする問題点〕

しかし、上述の第二の従来例では、一定ビット幅に区切
られたマスクベクトル中に、演算指示ビットが少数個含
まれているときに問題がある。例えば、区切られたマス
クベクトル中に演算指示ビットが一個だけ存在し、他の
マスクビットが全て演算抑止ビットの場合にも、記憶装
置からベクトル要素を読み出し、第一の従来例と同様の
処理を行う。このため、演算時間に無駄な時間が多くな
る欠点がある。

すなわち、マスクベクトルを区切るビット幅を拡大する
と、その区切られたマスクベクトル中の全てのマスクビ
ットが演算抑止ビットである場合には、演算速度を短縮
することができる。しかし、このビット幅を拡大する
と、演算指示ビットを含む可能性も増加する。区切られ
たマスクベクトル中に演算指示ビットを含む場合には、
第一の従来例と同じ処理を行うことになる。

逆に、区切るビット幅を縮小すると、区切られたマスク
ベクトル中に演算指示ビットを含まない可能性を増加さ
せることがきる。しかし、ベクトル要素の読み出し回数
の削減、および無効な演算を実行しないことにより処理
の時間を短縮するという本来の目的を達成できない欠点
がある。

本発明は、ベクトル要素の読み出し時間および演算装置
の無駄時間を削減することのできるベクトル命令処理装
置を提供することを目的とする。

〔問題点を解決するための手段〕

ベクトル演算を行う演算装置に接続され、この演算装置
とは別に設けられた記憶装置から演算対象となるベクト
ル要素を読み出すベクトル要素読出手段と、この手段に
より読み出されたベクトル要素を演算装置に転送する転
送手段と、それぞれのベクトル要素に対応してその要素
についての演算の実行または抑止を指示するマスクビッ
トの列で構成されるマスクベクトルを前記記憶装置また
はそれとは別の記憶装置から読み出すマスクベクトル読
出手段と、を備えたベクトル命令処理装置において、マ
スクビットを読み出しが対応するベクトル要素の読み出
しに先行するように前記ベクトル要素読出手段および前
記マスクベクトル読出手段を制御する制御手段と、隣接
するベクトル要素間のアドレス間隔を示す値を保持する
ベクトル要素間距離値格納手段と、前記マスクベクトル
読出手段によって読み出されたマスクビット中の、連続
する演算抑止ビットの数を、マスクベクトルの一方向か
ら他方向へ順次計数し、出力する演算抑止ビット計数手
段と、ベクトル要素のアドレスを格納するアドレスレジ
スタを有し、前記演算抑止ビット計数手段の出力と、前
記ベクトル要素間距離値格納手段の内容とから、スキッ
プアドレス数を順次計算し、前記スキップアドレス数を
前記アドレスレジスタに順次加算することにより、演算
指示ビットに対応するベクトル要素のアドレスのみを順
次出力するアドレス発生手段、を備えたことを特徴とす
る。

ここで、スキップアドレスという語の意味を説明するた
め、前記アドレス発生手段におけるアドレス計算方法を
説明する。

演算抑止ビットが、マスクベクトルの先頭からｍビット
連続して格納されており、ｍ＋１ビットめに演算指示ビ
ットが格納されているとき、ｍ＋１ビットマスクビット
に対応するベクトル要素のアドレスVHm₊₁は、先頭のベ
クトル要素のアドレスVH₀、演算抑止ビット数ｍ、およ
びベクトル要素間距離V_Iを用いて、 VHm₊₁＝VH₀＋（ｍ×V_I）と計算される。

この明細書において、スキップアドレスとは、括弧で囲
んだ上式第２項を表すものとする。

ただし、スキップアドレスという語の意味するところ
は、「現在指示されているベクトル要素のアドレスと、
現在指示されているベクトル要素以降で、最初に演算指
示されているベクトル要素のアドレスとの差」と解すべ
きであり、上式第２項の表記に限定されるものではな
い。例えば、条件により、上記ｍに１が加算されている
等の場合も含むものと解する。

〔作用〕

本発明のベクトル演算処理装置は、マスクベクトル中の
演算指示ビットを捜し、それに対応するベクトル要素だ
けを記憶装置から読み出す。演算抑止ビットに対応する
ベクトル要素は読み出さないので、記憶装置からのデー
タ転送時間を削減できる。演算装置による演算およびそ
の結果についての処理は、記憶装置から読み出された演
算実行指示のベクトル要素に対してのみ行えばよいの
で、演算装置の処理の効率も高められる、また、ベクト
ル要素に対する演算指示と演算抑止とが連続していない
場合でも、演算の必要のないベクトル要素についてはス
キップできる。

〔実施例〕

第１図は本発明実施例ベクトル命令処理装置の要部ブロ
ック構成図である。

マスクベクトル読み出し回路１は、セレクタ11、マスク
ベクトル番地レジスタ12、番地加算値レジスタ13および
番地加算回路14を備えている。セレクタ11の一方の入力
および番地加算値レジスタ13は、それぞれ信号線L0、L1
を介して図示していない制御部に接続される。セレクタ
11の出力はマスクベクトル番地レジスタ12に接続され
る。マスクベクトル番地レジスタ12および番地加算値レ
ジスタ13は番地加算回路14に接続される。番地加算回路
14の出力は、記憶装置２およびセレクタ11の他方の入力
に接続される。

演算抑止ビット計数回路３は、セレクタ31、マスクベク
トルレジスタ32、プライオリティエンコーダ33、シフト
回路34、加算回路35、加算値レジスタ36、比較回路37お
よび演算抑止ビット数レジスタ38を備えている。記憶装
置２の出力は、信号線L2を介して、セレクタ31の一方の
入力に接続される。セレクタ31の出力は、マスクベクト
ルレジスタ32に接続される。マスクベクトルレジスタ32
の出力は、プライオリティエンコーダ33およびシフト回
路34に接続される。プライオリティエンコーダ33の出力
は、シフト回路34、加算回路35の一方の入力および演算
抑止ビット数レジスタ38に接続される。シフト回路34の
出力は、信号線L3を介してセレクタ31の他方の入力に接
続される。加算回路35の出力は加算値レジスタ36に接続
される。加算値レジスタ36の出力は、加算回路35の他方
の入力および比較回路37の一方の入力に接続される。比
較回路37の他方の入力には、番地加算値レジスタ13の出
力が接続される。比較回路37の出力は、信号線L4を介し
て、セレクタ11、31および加算値レジスタ36に接続され
る。演算抑止ビット数レジスタ38は、信号線L5を介し
て、ベクトル要素番地生成回路４の乗算回路45の一方の
入力に接続される。

ベクトル要素番地生成回路４は、ベクトル要素間距離レ
ジスタ41、42、43、セレクタ44、乗算回路45、セレクタ
46、47、48、ベクトル要素番地レジスタ49、50、51、セ
レクタ52および番地加算回路53を備えている。ベクトル
要素間距離レジスタ41、42、43、それぞれ信号線L6、L
7、L8を介して、図示していない制御部に接続される。
ベクトル要素間距離レジスタ41、42、43の出力は、セレ
クタ44に接続される。セレクタ44は、乗算回路45の他方
の入力に接続される。セレクタ46、47、48のそれぞれの
一方の入力は、それぞれ信号線L9、L10、L11を介して、
制御部に接続される。セレクタ46、47、48の出力は、そ
れぞれベクトル要素番地レジスタ49、50、51に接続され
る。ベクトル要素番地レジスタ49、50、51の出力は、セ
レクタ52に接続される。乗算回路45およびセレクタ52の
出力は、番地加算回路53の二つの入力にそれぞれ接続さ
れる。番地加算回路53の出力は、信号線L12を介して、
セレクタ46、47、48のそれぞれの他方の入力に接続され
る。さらに、番地加算回路53の出力は、記憶装置５に接
続される。

記憶装置２はマスクベクトルを記憶し、記憶装置５はベ
クトル要素を記憶する。これらの記憶装置２、５は、同
一の記憶装置内に備えられていてもよい。

本ベクトル命令処理装置では、ベクトル命令開始時に、
信号線L0、L1、L6〜L11およびセレクタ11、46、47、48
を介して、マスクベクトル番地レジスタ12、番地加算値
レジスタ13、ベクトル要素間距離レジスタ41、42、43、
ベクトル要素番地レジスタ49、50、51にそれぞれの初期
値を設定する。

マスクベクトル番地レジスタ12には、マスクベクトルの
最初の読み出し番地が、初期値として設定される。番地
加算値レジスタ13には、初期加算値「０」が設定され
る。マスクベクトル番地レジスタ12の値と番地加算値レ
ジスタ13の値を加算して、記憶装置２に記憶されたマス
クベクトルの番地を得る。

この番地を指定することにより、記憶装置２から信号線
L2にマスクベクトルを読み出す。このマスクベクトル
を、セレクタ31を通してマスクベクトルレジスタ32に格
納する。この後には、番地加算値レジスタ13の保持する
値を、マスクベクトルレジスタ32のビット長ｎ＋１で定
まる定数に設定する。以後は、番地加算値レジスタ13は
この値を保持する。

プライオリティエンコーダ33は、マスクベクトルの先頭
から最初の演算指示ビットが見つかるまで、演算抑止ビ
ットの個数を計数する。シフト回路34は、プライオリテ
ィエンコーダ33で得られた演算抑止ビットの個数分だけ
マスクベクトルを左シフトさせ、「１」をシフトイン
し、先頭ビットを反転させて出力する。この出力を、セ
レクタ31を介してマスクベクトルレジスタ32に再び格納
する。したがって、プライオリティエンコーダ33の出力
は、マスクベクトル中の演算指示ビットの間隔を示す。
プライオリティエンコーダ33の出力は、演算抑止ビット
数レジスタ38に格納される。

加算回路35は、プライオリティエンコーダ33により得ら
れた演算抑止ビットの個数を、加算値レジスタ36に格納
されている値に加算する。加算値レジスタ36は、加算回
路35により得られた加算結果を一時的に保持する。した
がって、加算値レジスタ36は、マスクベクトルのビット
数を一時的に格納する。比較回路37は、番地加算値レジ
スタ13に設定された値（マスクベクトルレジスタ32のビ
ット長で定まる定数ｎ＋１）と、加算値レジスタ36に保
持された値とを比較する。

ベクトル要素間距離レジスタ41、42、43には、それぞれ
信号線L6、L7、L8を介して、各ベクトル要素に対するベ
クトル要素間距離が設定される。ベクトル要素番地レジ
スタ49、50、51には、初期状態で、それぞれ信号線L9、
L10、L11からベクトル要素の番地の初期値、すなわちベ
クトル要素の先頭番地が入力される。

セレクタ44は、これらのベクトル要素間距離レジスタ4
1、42、43の一つを選択し、乗算回路45に出力する。乗
算回路45は、セレクタ44から入力されたベクトル要素間
距離と、信号線L5を介して入力された演算抑止ビット数
との乗算を行い、番地差分を生成する。セレクタ52は、
対応するベクトル要素番地レジスタ49、50または51を選
択する。番地加算回路53は、番地差分を対応するベクト
ル要素の番地に加算し、演算を行うべきベクトル要素が
記憶されている番地を得る。この番地により、記憶装置
５にベクトル要素の読み出しを要求し、読み出したベク
トル要素を演算装置に転送する。これと同時に、信号線
L12およびセレクタ46、47または48を介して、対応する
ベクトル要素番地レジスタ49、50または51の値を更新す
る。

再び演算抑止ビット計数回路３に説明を戻す。加算値レ
ジスタ36の保持されている値が、番地加算値レジスタ13
に設定された値に等しいとき、すなわちｎ＋１のときに
は、比較回路37が一致信号を信号線L4に出力する。この
一致信号は、セレクタ11、31を制御し、この一方で加算
値レジスタ36をリセットする。セレクタ11は、一致信号
が入力されたことにより、番地加算回路14の出力した値
をマスクベクトル番地レジスタ12に設定する。番地加算
回路14は、この値と番地加算値レジスタ13の値とを加算
し、次のマスクベクトルの番地を生成する。この番地に
基づいて、記憶装置２がマスクベクトルを信号線L2に出
力する。セレクタ31は、一致信号が入力されたことによ
り、信号線L2を介して入力されたマスクベクトルを、マ
スクベクトルレジスタ32に格納する。以下同様の処理を
行う。

第２図は、演算指示ビットに対するベクトル要素の番地
の生成方法を示す説明図である。このマスクベクトル
は、マスクベクトルレジスタ32に格納される。

一つのベクトル命令内では、ベクトル要素の番地VHに一
定のベクトル要素間距離VIを加算すると、次のベクトル
要素の番地が得られる。マスクベクトルの最初のビット
に対応するベクトル要素番地をVH₀として説明する。

第２図（ａ）に示すように、読み出したｎ＋１のビット
長のマスクベクトルが、３、８、…、ｎ−３ビット目に
演算指示ビットを含んでいるとする。この個数をｍ個と
する。これ以外のｎ−ｍ＋１個のビットは、全て演算抑
止ビットである。

このとき、マスクベクトルの３ビット目に対応するベク
トル要素の番地VH₃は、 VH₃＝VH₀＋３×VI で得られる。ここで、ベクトル要素間距離VIの係数
「３」は、このマスクベクトルの先頭ビットから最初の
演算指示ビットが見つかるまで、演算抑止ビットの個数
を計数することにより求める。

次に、第２図（ｂ）に示すように、マスクベクトルを上
記の係数に相当する３ビット分だけ左シフトを行い、こ
れに伴い３ビット目の演算指示ビットを反転させ、次に
用いるマスクベクトルとする。このとき、最後の３ビッ
トには、論理レベル「１」をシフトインする。シフトを
行ったマスクベクトルに対して、再び先頭から演算指示
ビットが見つかるまで、演算抑止ビットの個数を係数す
ることにより、係数「５」が得られる。これにより、最
初のマスクベクトルの８ビット目に対応するベクトル要
素の番地VH₈は、 VH₈＝VH₃＋５×VI により得られる。

以上の操作をｍ回繰り返し、第２図（ｃ）に示されるよ
うなマスクベクトルが得られる。このマスクベクトル
は、ｎ−３ビット目の演算指示ビットが、反転して先頭
のビット位置にシフトしたものである。このマスクベク
トルに上述の操作を繰り返すことにより、 VH₀′＝VHn_-3＋４×VI というベクトル要素の番地VH₀′が得られる。この番地V
H₀′は、新たに連続する次のマスクベクトルの先頭ビッ
トに対応するベクトル要素の番地である。

以上の操作を、それぞれの操作で得られる係数を毎回加
算し、得られた加算値がマスクベクトルのビット長ｎ＋
１と一致するまで繰り返す。

〔発明の効果〕

以上説明したように、本発明のベクトル命令処理装置
は、記憶装置から全てのベクトル要素を読み出すのでは
なく、マスクビットの値により演算実行が指示されるベ
クトル要素だけを読み出すことができる。したがって、
演算する必要のない無駄なベクトル要素を読み出す必要
がなく、記憶装置の読み出しおよび転送に必要な時間を
削減できる。本発明は、ベクトル演算の速度を高速にす
る効果がある。

【図面の簡単な説明】

第１図は本発明実施例ベクトル命令処理装置の要部ブロ
ック構成図。第２図は演算指示ビットに対するベクトル要素の番地の
生成方法を示す説明図。１……マスクベクトル読み出し回路、２……記憶装置、
３……演算抑止ビット計数回路、４……ベクトル要素番
地生成回路、５……記憶装置、11……セレクタ、12……
マスクベクトル番地レジスタ、13……番地加算値レジス
タ、14……番地加算回路、31……セレクタ、32……マス
クベクトルレジスタ、33……プライオリティエンコー
ダ、34……シフト回路、35……加算回路、36……加算値
レジスタ、37……比較回路、38……演算抑止ビット数レ
ジスタ、41、42、43……ベクトル要素間距離レジスタ、
44……セレクタ、45……乗算回路、46、47、48……セレ
クタ、49、50、51……ベクトル要素番地レジスタ、52…
…セレクタ、53……番地加算回路。

Claims

【特許請求の範囲】

【請求項１】ベクトル演算を行う演算装置に接続され、
この演算装置とは別に設けられた記憶装置から演算対象
となるベクトル要素を読み出すベクトル要素読出手段
と、この手段により読み出されたベクトル要素を演算装置に
転送する転送手段と、それぞれのベクトル要素に対応してその要素についての
演算の実行または抑止を指示するマスクビットの列で構
成されるマスクベクトルを前記記憶装置またはそれとは
別の記憶装置から読み出すマスクベクトル読出手段と、を備えたベクトル命令処理装置において、マスクビットの読み出しが対応するベクトル要素の読み
出しに先行するように前記ベクトル要素読出手段および
前記マスクベクトル読出手段を制御する制御手段と、隣接するベクトル要素間のアドレス間隔を示す値を保持
するベクトル要素間距離値格納手段と、前記マスクベクトル読出手段によって読み出されたマス
クビット中の、連続する演算抑止ビットの数を、マスク
ベクトルの一方向から他方向へ順次計数し、出力する演
算抑止ビット計数手段と、ベクトル要素のアドレスを格納するアドレスレジスタを
有し、前記演算抑止ビット計数手段の出力と、前記ベク
トル要素間距離値格納手段の内容とから、スキップアド
レス数を順次計算し、前記スキップアドレス数を前記ア
ドレスレジスタに順次加算することにより、演算指示ビ
ットに対応するベクトル要素のアドレスのみを順次出力
するアドレス発生手段、を備えたことを特徴とするベクトル命令処理装置。