JPH0616287B2 - マスク付きベクトル演算処理装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はベクトルデータを高速に演算する装置に関す
る。

〔従来技術〕

ベクトルプロセサのより高速な処理を達成するには、よ
り多くの種類の処理をベクトルプロセサにより高速に処
理可能とすることが課題となつている。中でも、ＦＯＲ
ＴＲＡＮブログラムで、ＩＦ文を含むＤＯループを高速
に処理にするには、より高度の処理装置が必要とされる
が、第１図に示すようなＤＯループの従来技術による処
理手順を第２図と第３図を用いて説明する。

第１図に示すＤＯループでは、式(1)にあるような論理
演算の結果の値が“真”であり、かつ、式(2)に示す論
理演算結果が“真”である場合に限り、対応するインデ
クス値：Ｉを持つエレメント間で、式(3)の加算及び代
入を行い、式(1)か、式(2)のいづれかが成立しないよう
なインデクス値を持つエレメント間での式(3)の加算及
び代入は行わない。このような処理をＮ組のエレメント
について繰り返す。

第２図は、エレメント数：Ｎが６で、オペランドＡ（１
〜６），Ｂ（１〜６），Ｃ（１〜６），Ｄ（１〜６），
Ｆ（１〜６），Ｇ（１〜６）に適当な数値を仮定し、第
１図の演算を行なつた場合のデータの流れを示したもの
である。

第２図で値“Ｘ”はこれらの処理により変更を受けず、
また、この処理に関与しないことを示す。

以下に、その処理手順を示す。

ステツプ１：オペランドＡ（１〜６）とＢ（１〜６）の
対応するエレメン同志を、それぞれ比較してベクトルマ
スク：ＶＭ（１〜６）を作成する。この場合、対応する
両エレメントの値が一致して論理演算結果が“真”とな
るとき、ＶＭには値“１”を書き、一致しないときＶＭ
には値“０”を書くものとする。従つて本例ではＶＭ
（１〜６）の値はそれぞれ、０，１，０，１，１，０と
なる。

ステツプ２：次のステツプ３で、ベクトルマスク：ＶＭ
を格納している、ベクトルマスクレジスタを、再度書込
みに使用する為に、ＶＭ（１〜６）の内容を、別のレジ
スタＳＲ１に退避させる。なお、このＳＲ１は、ベクト
ルマスク専用のレジスタではなく、保持データの全エレ
メント分を一括して処理することしか出来ない。その為
に、このステツプは、ステツプ１が全て終了してから行
われる。

ステツプ３：ステツプ(1)と同様に第１図の式(2)の演算
を行い、結果をＶＭ（１〜６）に書込む。ここでも、論
理演算値“真”に対して値“１”，“為”に対して値
“０”を対応させると、この場合のＶＭ（１〜６）の値
は、それぞれ０，１，１，１，０，１となる。

ステツプ４：次のステツプ５で、全エレメント分の一括
処理しか出来ない汎用の演算器を用いて汎用のレジスタ
間の論理演算を行うため、ＶＭ（１〜６）の値を汎用の
レジスタＳＲ２に退避する。このステツプもステツプ２
と同じ理由で、ステツプ３が全て終了してから行われ
る。

ステツプ５：ＳＲ１とＳＲ２のビツト毎の論理積をＳＲ
３に求める。このステツプはステツプ４が終了してから
行われる。

ステツプ６：ステツプ５で求めたＳＲ３の値をＶＭ（１
〜６）に転送する。

ステツプ７：ステツプ６で得られたＶＭ（１〜６）の値
にをもとに、第１図の式(3)に示す加算と代入を行う。
その際、対応するベクトルマスクＶＭ（Ｉ）の値が
“０”のエレメントについては演算の結果を無効とす
る。すなわち、その時のＥ（Ｉ）の値を変更しない。本
例では、第２及び第４エレメントについてのみ演算結果
が主記憶上のＥ（Ｉ）の値を変更するように動作する。

以上の処理の様子を、第３図のタイムチヤートで示す。
タイムチヤートの縦軸は各ステツプを示し、横軸は時間
を示す。各番号は、そのエレメント番号の処理の最初の
サイクルを示しており、ステツプ間の時間的ずれは、起
動時間のずれを示している。

以上述べてきたように、従来技術による複雑な条件文を
含むＤＯループのベクトルプロセサでの処理は、ベクト
ルマスクレジスタが１つしかない為、一括処理用のレジ
スタに移動して、一括処理による演算処理を行い、出来
あがつた最終的なベクトルマスクを、再びベクトルマス
クレジスタに転送しなければ、条件付きの演算処理が出
来ない。従つて、第３図に見るように、従来技術ではベ
クトル処理が、ステツプ１と、ステツプ３、ステツプ７
に、それぞれ処理時間帯を分けられ、これらのステツプ
間では、処理の並列・高速化ができないという問題があ
つた。

一般に、ベクトルプロセサでは複数ベクトル演算の異な
るエレメントについての処理を、同時並行に処理するこ
とで高速性を達成しているが、ステツプ２，４，５，６
の処理がベクトルプロセサ向きでない為に、第４図のよ
うに、ステツプ１，３，７を並列に処理することを妨げ
ている。

〔発明の目的〕 本発明の目的は、ベクトルマスクの生成、ベクトルマス
ク間の演算処理、及び条件付きベクトル演算処理を、全
て同時並行して処理可能とするベクトル演算処理装置を
提供することにある。

〔発明の概要〕

このため、本発明による装置では、 (1)同時に書込み・読出し可能な複数のベクトルマスク
専用レジスタ。

(2)ベクトルマスク専用レジスタ中のデータを入力とし
て新しいベクトルマスクの値を算出する、１個以上のベ
クトルマスク専用演算器。

(3)ベクトルマスクの書込みと、ベクトルマスク専用演
算器への読出しを同期させる手段。

(4)ベクトルマスクの書込みと、マスク付きベクトル演
算処理用演算器への読出しを同期させる手段。

とを、新たに設けることにより、ベクトルマスクの生
成，ベクトルマスク間演算，条件付きベクトル演算処理
を、全て同時並行して処理することを可能としたもので
ある。

ただし、本明細書では“演算処理”という言葉により、
主記憶参照，ベクトル間の加減算等の演算，結果の主記
憶への格納の全てのものをさし、本明細書の実施例では
マスク付き主記憶格納を例にとる。

〔発明の実施例〕

以下、本発明を実施例を参照して詳細に説明する。第５
図は本発明の一実施例を示す。

本発明に直接関連しない装置部分は、通常のベクトルプ
ロセサと同じ構成を有するものとし、その部分の説明は
簡単にするに止める。

第５図において、１０１は主記憶装置、１０２は主記憶
制御装置、１０３はスカラ処理装置であり、１０４はそ
の一部であるスカラ命令制御装置、１０５はベクトル命
令制御装置である。

スカラ命令制御装置１０４では主記憶制御装置１０２と
信号線２０１を介して主記憶装置１０１から順次読出し
た命令を解読し、これが通常のスカラ命令であるとき
は、スカラ処理装置１０３にて通常のスカラ演算処理を
行い、信号線２０２を介し結果を主記憶装置１０１に書
込む。スカラ命令制御装置１０４で解読した命令が、ベ
クトル命令列の起動を指示する命令であれば、信号線２
０３を介して、ベクトル命令列の主記憶装置１０１上で
の先頭アドレスと、処理すべきベクトルエレメント数
と、起動信号をベクトル命令制御装置１０５へ渡す。引
続き、ベクトル命令制御装置１０５は与えられたアドレ
スに従い、信号線２０１，２０４を介してベクトル命令
列を主記憶装置１０１から順次読出し、ベクトル命令を
解読し、命令中で指定された、レジスタ，演算器，メモ
リリクエタ等が使用可能な状態にあると判断した命令か
ら、それぞれ信号線２０５，２０６，２０７を介して命
令に必要なリソースを起動すると共に、同時に、処理す
べきベクトルエレメント数を含めた制御情報を転送す
る。ベクトル命令のエレメント個々に対する処理は、ベ
クトルレジスタ制御装置１１０や、ベクトルマスクレジ
スタ制御装置１２０の送出する。１エレメント毎の処理
の許可信号に従つて進められる。以下、第１図に示した
ＤＯループの処理を行う場合を例にとり、本発明による
ベクトル命令の実行を説明する。本例では、ベクトルレ
ジスタと呼ぶバツフア記憶を用いており、それぞれＮエ
レメントからなる一連のデータ、Ａ（１〜Ｎ），Ｂ（１
〜Ｎ），Ｃ（１〜Ｎ），Ｄ（１〜Ｎ），Ｅ（１〜Ｎ），
Ｇ（１〜Ｎ）を信号線２１１〜２１６をを介し、ベクト
ルレジスタ１１１〜１１６にそれぞれ格納することが必
要であるが、この間の処理は通常のベクトルプロセツサ
による処理に従うものとする。

第１図の処理を実行するには、上記の処理を行う６つの
命令の他に、Ａ（Ｉ）とＢ（Ｉ）を要素ごとに比較し、
比較結果をベクトルマスクレジスタに書込む第７の命
令。同じく、Ｃ（Ｉ）とＤ（Ｉ）の値の要素ごとの比較
結果を第７の命令で書込んだのとは別のマスクレジスタ
に書込む第８の命令。第７の命令と第８の命令により得
られる２つのベクトルマスク間で論理演算を行い、結果
を第３のベクトルマスクレジスタに書込む第９の命令。
Ｆ（Ｉ）とＧ（Ｉ）を要素毎に加算し、結果をベクトル
レジスタに格納する第１０の命令と、第１０の命令によ
つて得られた加算結果を、第９の命令によつて得られた
ベクトルマスクが“１”をとる場合のみ（もしくは、
“０”をとる場合のみ）、Ｅ（Ｉ）に相当するメモリア
ドレスに書込む、第１１の命令が用いられる。

以下第５図に用いて、第１図の処理を説明する。第７の
命令に応答してベクトル命令制御装置は、演算器１３１
に、ベクトルレジスタ１１１，１１２中の値を送り、式
(1)の比較を行なう。この場合、等しいという関係が成
立する場合には、値“１”を、成立しない場合には値
“０”を、信号線２３１を介し、ベクトルマスクレジス
タ１２２に書込むものとする。この比較演算は、１３１
にパイプライン演算器を用いることで、１サイクルに１
エレメントのピツチで進めることができる。第８の命令
は、同様に式(2)の比較を行い、成立に対し“１”を、
不成立に対しては“０”を、パイプライン演算器１３２
から信号線２３２を介して、ベクトルマスクレジスタ１
２３に書込む。

１２２と１２３に書込まれた値の間で、今度は第９の命
令によつて論理積をとる演算が行われる。これは、従来
技術で述べたような、一括処理しか出来ないレジスタ及
び演算器ではなく、ベクトルマスクの専用レジスタ１２
１〜１２３、及び専用のパイプライン演算器１４１を用
いているため、必要なデータが揃つたエレメント間で
は、ただちに論理積をとる処理に移るように同期され
る。

また、第９の命令で作成されたベクトルマスクの値を、
第１１の命令で参照する場合も、メモリに格納するデー
タと、ベクトルマスクが揃つたエレメント間では、直ち
に処理が行われるように同期される。

前者のベクトルマスクレジスタ間の同期機構を第６図で
説明し、後者のベクトルマスクレジスタとベクトルレジ
スタの間での同期機構を、条件付きベクトル演算を例
に、第７図で説明する。

第７，第８の命令で書込まれたベクトルマスクレジスタ
の値は、書込みが全エレメントにわたつて終了していれ
ば、どこから読んでも良いが、途中のエレメントを書き
込んでいる途中なら、書込む前の値を読むと、第１図の
処理が正しく実行されない。この書込み済の範囲を知る
目的で、例えば、比較演算結果を書き込んでから、論理
積をとるため読出されるベクトルマスクレジスタ１２２
（以下ＶＭＲ２と呼ぶ）に対応して、書き込み済みエレ
メント数が、どれだけ読み出しエレメント数を上回つて
いるかを蓄える、アツプダウンカウンタ３２２と、書込
み中であるとか読出し中であるという状態を蓄えるレジ
スタ３２１を用意する。ＶＭＲ２から１エレメント読み
出す為の許可信号４０４は、ＶＭＲ２が書込み中でない
場合か、書込み中だがこれから読み出そうとするエレメ
ントが書込み済である場合に発行される。カウンタ３２
２は書込みエレメント数から読出しエレメント数（もし
くは読出し予定エレメント数）を引いた差を保持してい
るので、このカウンタの値が正であることを示す信号４
０１、ＶＭＲ２が書込み中かつ、読出し中であることを
示す信号４０２、ＶＭＲ２が書込み中ではない、単純な
読み出し状態にあることを示す信号４０３に、ＡＮＤ回
路３２３、ＯＲ回路３２４の論理をとることで、信号４
０４を得ることができる。

また、ＶＭＲ２とベクトルマスクレジスタ１２３（以
下、ＶＭＲ３と呼ぶ）の間で演算をして良いのは、ＶＭ
Ｒ２も、ＶＭＲ３も、どちらも１エレメント読み出す許
可信号が揃つている場合に限る。１エレメントの演算許
可信号４０６は、ＶＭＲ２の１エレメント読出し許可信
号４０４と、ＶＭＲ３の１エレメント読出し許可信号４
０５をＡＮＤ回路３０１を用いてＡＮＤすることにより
得られる。この１エレメントの演算許可信号４０６によ
つてＶＭＲ２と３の読出しアドレス３０２の値が１追加
され、未処理エレメント数を蓄えたカウンタ３０３の値
が１でないなら、１減じて、次のエレメント処理へと進
む。この論理積演算はパイプライン演算器１４１の各ス
テージ、１４１１〜１４１３を経て、ベクトルマスクレ
ジスタ１２１（以下ＶＭＲ１と呼ぶ）に書込まれる。こ
の際、書込み側のアドレス３０４やアツプダウンカウン
タ３１２への加算は、３０６〜３０７に示す同期フリツ
プフロツプを適当に追加することで、データの処理の同
期がとられる。ＶＭＲ１に書き込んだエレメントデータ
を、必要な場合に、書込みと同時に読み出すには、アツ
プダウンカウンタ３１２への＋１動作が行われてから、
実際にデータが１２２へ書込まれるまでの時間差を、ア
ツプダウンカウンタ３１２の−１動作が行われてから、
読出しが行われるまでの時間差に等しく設計することが
必要である。本例ではそのために、信号４０７は３０７
のフリツプフロツプ群をバイパスしてアツプダウンカウ
ンタ３１２へ送られている。この３０７のフリツプフロ
ツプのうち最初のもの３０７１から、ＶＭＲ１までの信
号の伝達時間と、３１２から、第６図では省略されてい
るＶＲ１の読出しアドレス（第７図５０３）までの伝達
時間を等しくすることによつて、ＶＭＲ１に書込まれた
データを直ちに読出すことが可能となつている。

第６図で、ＷＴと書かれているのは、それぞれのベクト
ルマスクレジスタへの書込み命令により発行される信号
である。本例では、第１図の式(1)の処理の始まりと共
に、信号４２１により、ＶＭＲ２の状態３２１を、書込
み状態にセツトし、アツプダウンカウンタ３２２を０に
リセツトする。そして、１エレメント毎の書込み信号４
２２により、書き込み数をカウントアツプさせると共に
信号４２３により、結果をＶＭＲ１に書込む。そして、
全エレメント分の処理の終了をカウンタ３０３の値が１
であるという信号４２４により検出し、書込み状態にあ
るという記録を３１１から、読出し状態にあるという記
録を３２１〜３３１から解除する。

以上の動作は、第６図で説明しているベクトルマスクレ
ジスタ間演算によるＶＭＲ１の書き込み制御方式と同じ
ため、第６図ではＶＭＲ２及びＶＭＲ３の書込み側の制
御回路は省略してある。

第１図の式(1)，式(2)が全エレメント処理されるのを待
たず、式(1)と式(2)のベクトルマスク間演算命令が起動
されると、ｉＮｉＴと書かれた信号２０７により、ま
ず、ＶＭＲ１の状態３１１が書き込み状態にセツトされ
ると共に、アツプダウンカウンタ３１２が０にリセツト
されるのは、先に述べた式(1)の処理と同様であるが、
さらにＶＭＲ２及びＶＭＲ３の状態か、読み出し状態に
セツトされる。従つて本例で第１図のプログラムの処理
を行つた場合、ＶＭＲ２は読み出しかつ書込み中の状態
となり、信号４０１がオンで信号４０３がオフのため、
書き込み済のエレメントのみについて読み出しの許可を
与える制御を行う。

前述の式(1)の命令により１エレメントの書き込みがあ
る度に、カウンタ３２２は＋１されるから、その結果を
使うベクトルマスク間演算では、カウンタ３２２の値が
正である限り、読み出し許可信号４０４を発行し、カウ
ンタ３２２から−１する。例では、簡単の為に４０８に
より−１しているが、４０６により−１してもよい。

この４０８により−１した場合は４０６により−１した
場合に比べ性能の劣化する場合があるが、この劣化は３
９１〜３９４にある回路により回避できる。信号４０６
により−１する場合３９１〜３９４の回路は不要であ
る。以下では、簡単のため、ベクトルレジスタ，ベクト
ルマスクレジスタの読出し許可信号作成及び、演算許可
信号作成時の３９１〜３９４に相当する回路は図面中で
は省略する。

ＶＭＲ２と同様にＶＭＲ３も、読み出し許可信号を作成
し、両者のＡＮＤ条件をとつた４０６が最終的な演算許
可信号となつて読み出しアドレス３０２の値を進め、読
み出し用セレクタ３２６，３３６を介して、ベクトルマ
スク専用演算器３０５にデータを送ると共に、書込み許
可信号としてカウンタ３１２の値に＋１を行い、書込み
アドレス３０４の値を進める。ここで、演算器１４１を
ベクトルマスクレジスタ間演算専用とすることで、僅か
なコストの追加により、処理の高速化が可能となつてい
る。第５図では、ベクトルレジスタ用演算器３個、ベク
トルマスク専用演算器１個の構成となつているが、ベク
トルマスク専用演算器は入力データ巾が、前者の３２〜
６４ビツト／エレメントに対し、後者は１ビツト／エレ
メントであり、コストもそれに順じて少なく出来る。

第６図の制御により、第７〜８の命令と第９の命令が同
期されることが判るが、第７図は、第１１の命令と第１
２の命令の同期方法を示したものである。ＶＲ２とＶＲ
３の読み出し制御回路は、第６図のベクトルマスクレジ
スタのＶＭＲ２とＶＭＲ３のそれと同様のものを採用し
ている為、ここでは説明を省く。ＶＭＲ１の読み出し制
御回路と第６図の読出し制御回路との相違は、５０２の
フリツプフロツプを条件付き命令でないことを記録させ
るよう、新たに設け、その場合、演算器等に送るベクト
ルマスク値６０３を、信号６０２を介して常に“１”に
していることである。このフリツプフロツプにより、条
件付きベクトル演算命令以外にも、同じ演算器５０５を
使用できる。

また、第６図でＶＭＲ２とＶＭＲ３の読出し許可信号間
のＡＮＤをとつた信号４０６に相当して、第７図での演
算処理許可（本例では１エレメントの主記憶格納許可）
信号６０６は、ベクトルマスクレジスタＶＭＲ１の読出
し許可信号６４４と、ベクトルレジスタＶＲ１の読出し
許可信号６３４と、主記憶書込み制御回路１０２１から
の受付け許可信号６０１との間でＡＮＤをとつたものと
している。条件付き命令以外の主記憶書込み命令の処理
の場合は、信号２０７によりレジスタ５０２に１を格納
し、信号６０２とＯＲ回路５４３により、信号６４４を
常に１に設定する。

〔発明の効果〕

以上のようにして、第４図のタイムチヤートに示したよ
うに従来は３Ｎ＋３サイクルかかつた処理を、本特許に
よりＮ＋３サイクルで処理できる。この短縮された２Ｎ
サイクルの内訳は、ベクトルマスク生成の比較演算命令
と、ベクトルマスク間の論理積演算命令との間での処理
の非並列化による従来方式での損失がＮサイクル、論理
積演算命令と、条件付きベクトル演算処理（本例では条
件付き主記憶格納）命令との間での処理の非並列化によ
る従来方式での損失がＮサイクルであり、両損失の改善
には、第６図と第７図に示した２通りの同期機構がそれ
ぞれ寄与している。両改善とも、専用のベクトルマスク
レジスタと演算器を使用せずに、通常のベクトルレジス
タを拡張して使用しても可能であるが、専用化すること
により、同じ性能を得る上で、コスト的に３２〜６４倍
有利であることが明らかである。

【図面の簡単な説明】

第１図はマスク付きベクトル処理を含むＦＯＲＴＲＡＮ
ブログラム例。第２図は従来技術による第１図ブログラ
ムの処理手順。第３図は、従来技術による図１の処理の
タイムチヤート。第４図は本発明による図１の処理のタ
イムチヤート。第５図は、本発明による処理装置の一構
成例を示す。第６図は、ベクトルマスクレジスタ間の演
算実行制御の一実施例、第７図は条件付きベクトル主記
憶格納処理実行制御の一実施例を示す。１２１〜１２３
はベクトルマスク専用レジスタ。 １４１はベクトルマスク専用演算器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 仁 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (56)参考文献 特開 昭57−23174（ＪＰ，Ａ) 特開 昭56−22168（ＪＰ，Ａ) 特開 昭56−88562（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数のベクトルレジスタと、それらに保持
   されたベクトルデータに演算処理を施す複数の演算処理
   手段と、該複数の演算処理手段のいずれかにより使用さ
   れるベクトルマスクをそれぞれ保持する複数のマスクレ
   ジスタと、それらのマスクレジスタに保持されたベクト
   ルマスクに演算を施し、結果をいずれかのマスクレジス
   タに供給するマスク演算器と、第１、第２のマスクレジ
   スタに保持された第１、第２のベクトルマスクを読み出
   し、該マスク演算器に供給し、その結果得られる第３の
   ベクトルマスクを第３のマスクレジスタに書き込んでい
   るときに、その書き込みに並行して、いずれかのベクト
   ルレジスタに保持されたベクトルデータにいずれか一つ
   の演算処理手段によりマスク付き演算を行うために、該
   第３のベクトルマスクの書き込み済の要素と該ベクトル
   データの対応する要素の対を順次読み出す同期手段とを
   有するマスク付きベクトル演算処理装置。
2. 【請求項２】複数のベクトルレジスタと、それらに保持
   されたベクトルデータに演算処理を施す複数の演算処理
   手段であって、ベクトルマスク作成のための第１、第２
   の演算を実行可能な第１、第２の演算処理手段を含むも
   のと、該複数の演算処理手段のいずれかにより使用され
   るベクトルマスクをそれぞれ保持する複数のマスクレジ
   スタと、それらのマスクレジスタに保持されたベクトル
   マスクに演算を施し、結果をいずれかのマスクレジスタ
   に供給するマスク演算器と、第１、第２の演算処理手段
   により並行して該第１、第２の演算が実行され、結果と
   して得られる第１、第２のベクトルマスクをそれぞれ第
   １、第２のマスクレジスタに書き込まれるときに、第３
   のベクトルマスクの生成のために、その書き込みに並行
   して、該第１、第２のベクトルマスクの互いに対応する
   書き込み済の要素の対を順次読み出し、該マスク演算器
   に供給する第１の同期手段と、いずれかのベクトルレジ
   スタに保持されたベクトルデータにいずれか一つの演算
   処理手段によりマスク付き演算を行うために、第３のマ
   スクレジスタへ該第３のベクトルマスクを書き込むのと
   並行して、該第３のベクトルマスクの書き込み済の要素
   と該マスク付きの演算を受けるべきベクトルデータの対
   応する要素との対を順次読み出す第２の同期手段とを有
   するマスク付きベクトル演算処理装置。