JPH07219480A

JPH07219480A - カウンタ回路

Info

Publication number: JPH07219480A
Application number: JP6007719A
Authority: JP
Inventors: Isao Akima; 勇夫秋間
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-01-27
Filing date: 1994-01-27
Publication date: 1995-08-18

Abstract

(57)【要約】【目的】カウンタ回路にリセット機能を付加する。【構成】カウンタ１１がコンパレータ１５と共に同一
の半導体基板１０上に集積化される。カウンタ１１は、
クロック入力１２端子から入力されるクロックでカウン
ト動作し、コンパレータ１５の比較出力によってリセッ
トされる。カウンタ１１のキャリー信号が出力端子１３
からスタートパルスとして出力され、コンパレータ１５
の比較出力が出力端子１８からリセットパルスとして出
力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、リセット機能を内蔵し
たカウンタ回路に関する。

【０００２】

【従来の技術】携帯用コンピュータ等に搭載される液晶
表示パネル（ＬＣＤパネル）においては、一定周期のク
ロックによって動作するシフトレジスタ構成の駆動回路
が用いられる。この駆動回路は、ＬＣＤパネルの表示画
素を水平方向に走査する水平ドライバ及び垂直方向に走
査する垂直ドライバからなり、垂直ドライバが１行毎に
走査する表示画素に、水平ドライバから与えられる１行
分の表示データを表示するように構成される。

【０００３】図６は、ＬＣＤパネル及びその駆動回路の
構成を示すブロック図で、図７は、その動作を説明する
タイミング図である。ＬＣＤパネル１は、ｍ本の走査電
極とｎ本の信号電極とが互い直交し、且つ、液晶を挟ん
で対向するように配列されており、これらの電極によっ
てｍ行×ｎ列の表示画素が定義されている。Ｘドライバ
２は、ｎ本の信号電極に対応するｎビットのシフトレジ
スタからなり、連続して入力される表示データを一定周
期の駆動クロックに従って１行単位で取り込み、取り込
んだ表示データを同じタイミングで各信号電極に供給す
る。Ｙドライバ３は、ｍ本の走査電極に対応するｍビッ
トのシフトレジスタからなり、１クロック分のパルス幅
を有するスタートパルスを駆動クロックに従って順にシ
フトすることで、走査電極を１本ずつ順次オンさせる。
ドライバ制御回路４は、基準クロックに従って動作する
カウンタからなり、基準クロックを所定の周期に分周し
て各ドライバ２、３の駆動クロック及びＹドライバ３の
スタートパルスを発生する。例えば、基準クロックをそ
のままの周期でＸドライバ２の駆動クロックとして出力
し、このクロックを１／ｎに分周してＹドライバ３の駆
動クロックとして出力する。また、Ｙドライバ３の駆動
クロックをさらに１／ｍに分周することでスタートパル
スを作成し、Ｙドライバ３へ出力する。従って、Ｘドラ
イバ２にｎクロックの駆動クロックが与えられる毎にＹ
ドライバ３には１クロックの駆動クロックが与えられ、
且つ、Ｙドライバ３にｍクロックの駆動クロックが与え
られる毎に次のスタートパルスが入力されることにな
る。

【０００４】ＬＣＤパネル１に対応する表示データは、
例えば、白／黒の情報が１／０で表されており、基準ク
ロックの１クロック期間に１画素の情報が対応付けられ
ている。そして、連続するｎビットのデータによって１
行分の情報が表され、この情報のｍ行分によって１画面
の情報が表される。この表示データは、ｎビット単位
（１行単位）で第１行目から第ｍ行目まで順にＸドライ
バ２に入力され、それぞれＹドライバ３によって第１行
目から第ｍ行目まで順次走査されるＬＣＤパネル１の表
示画素に表示される。即ち、Ｘドライバ２にｎビットの
表示データが繰り返し取り込まれると共に、取り込まれ
た表示データの表示が完了する毎にＹドライバ３の駆動
する走査電極が１行ずつ進められるため、ＬＣＤパネル
１の第１行目から第ｍ行目まで連続的に表示データに応
じた情報が表示される。なお、この表示データについて
は、１画面単位で連続するものであり、１画面の表示が
完了した後には、次の画面の第１行目の表示データがＸ
ドライバ２に入力される。

【０００５】ところで、ＬＣＤパネル１においては、直
流電界による液晶の劣化を防止するため、通常は、走査
電極及び信号電極に交流電圧を印加するようにしてい
る。即ち、走査電極と信号電極との間に交流電界を発生
させ、液晶に印加される電界が絶えず反転を繰り返すよ
うにしてイオン流の発生を防止することで、液晶が変質
するのを防止している。このような交流電圧による駆動
が行われる場合、電源電圧の変動等によって駆動回路が
正常に動作しなくなり、ＬＣＤパネル１に直流電圧が印
加されて液晶を劣化させるおそれがあるため、電源電圧
の異常を検出して各ドライバ２、３の動作を停止する保
護回路が設けられる。特に、内蔵のバッテリーを電力源
とする携帯用コンピュータでは、電源電圧の低下が生じ
やすいため、保護回路は不可欠である。この保護回路
は、例えば、電源電圧を一定の基準電圧と比較する比較
回路により構成され、その比較回路の出力が反転したと
きに各ドライバ２、３の動作を停止させてＬＣＤパネル
１への電圧の供給を遮断するようにしている。

【０００６】

【発明が解決しようとする課題】上述の如き保護回路に
おいては、電源電圧の異常を検出したときにドライバ制
御回路４の動作とは関係なく各ドライバ２、３を停止さ
せているため、保護回路が作動した後にドライバ制御回
路４が初期状態とならず、駆動回路を再び起動させる際
には初期設定動作が必要となる。例えば、基準クロック
を１／ｎに分周してＹドライバ３の駆動クロックを作成
するカウンタ、その駆動クロックをさらに１／ｍに分周
してスタートパルスを作成するカウンタをリセットしな
ければ再度起動させることができない。

【０００７】しかしながら、ドライバ制御回路４にリセ
ット機能を付加するには、カウンタと併せて電圧比較回
路を設ける必要が生じるため、ドライバ制御回路４を構
成する際に部品点数が増大し、さらには、各ドライバ
２、３とドライバ制御回路４との間を接続する配線の複
雑化を招くことになる。通常、ＬＣＤパネル１のドライ
バ２、３及びドライバ制御回路４については、ＬＣＤパ
ネル１と共にモジュールとして一体構成されることか
ら、構成部品が多くなったり配線が複雑化すれば、モジ
ュールのコストは高くなる。

【０００８】そこで本発明は、カウンタ自体にリセット
機能を付加することにより、構成部品の増加や配線の複
雑化を最小限にすることを目的とする。

【０００９】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、与えられるクロックパルスの立ち上がりあるいは立
ち下がりのタイミングに応答し、一定の周期でカウント
動作を繰り返すカウント手段と、取り込んだ電圧を所定
の基準電圧と比較し、その比較結果に従って上記カウン
ト手段をリセットする比較手段と、を備えたことにあ
る。

【００１０】

【作用】本発明によれば、カウント手段と共に比較手段
を備えたことにより、電源電圧が低下して比較手段の出
力が反転した際には、カウント手段が初期設定されると
同時に、そのリセット信号が出力される。そして、その
リセット信号を、カウント手段のカウント出力を受けて
動作する回路の制御信号とすれば、回路動作をカウント
手段の動作に一致させることができる。

【００１１】

【実施例】図１は、本発明のカウンタ回路のブロック図
である。カウンタ１１は、クロック入力端子１２から入
力されるクロックによってカウント動作し、所定数のク
ロックをカウントしたときにキャリー信号を発生する。
このキャリー信号は、出力端子１３からスタートパルス
として出力されると同時に、プリセットデータ入力端子
１４に与えられるプリセットデータのカウンタ１１への
取り込みを制御するロード信号として用いられる。これ
により、カウンタ１１は、プリセットデータを初期値と
してカウント動作を開始し、カウント値がオーバフロー
したときにキャリー信号を出力して再びプリセットデー
タを取り込むように構成される。従って、クロック入力
端子に与えられるクロックをカウンタ１１がカウント動
作する数に対応した割合で分周されたスタートパルスを
得ることができる。

【００１２】コンパレータ１５は、２つの入力端子１
６、１７に与えられるモニタ電圧とリファレンス電圧と
を取り込み、その比較結果を出力端子１８からリセット
パルスとして出力する。また、このリセットパルスは、
カウンタ１１のリセット信号として用いられ、コンパレ
ータ１５の比較結果が反転したときにカウンタ１１がリ
セットされる。ここで、カウンタ１１から出力されるス
タートパルスをこのリセットパルスとの論理和として取
り出すようにすれば、カウンタ１１がリセットされるタ
イミングにスタートパルスの出力を禁止することが可能
である。

【００１３】入力端子１６に与えられるモニタ電圧は、
例えば、図２に示すように、電源電圧を一対の抵抗２
１、２２によって分圧して取り出される。ここで、一対
の抵抗２１、２２の接続点には、コンデンサ２３が接続
され、スパイクノイズ等がコンパレータ１５に取り込ま
れるのを防止するようにしている。また、入力端子１７
に与えられるリファレンス電圧は、電源電圧の変動の影
響を受けることなく一定のレベルを維持するもので、同
じく、図２に示すように、電源接地間に直列接続される
抵抗２４及びダイオード２５の接続点から取り出され
る。従って、このリファレンス電圧は、接地電圧より常
にダイオード２５の閾値電圧分だけ高いレベルに維持さ
れることになる。そして、このリファレンス電圧は、通
常の状態ではモニタ電圧より低く設定されており、電源
電圧が所定のレベルまで下がり、モニタ電圧がリファレ
ンス電圧より低くなったときにコンパレータ１５の出力
が反転するようにしている。

【００１４】以上のカウンタ１１及びコンパレータ１５
については、同一の半導体基板１０上に集積化され、単
一の集積回路素子として構成される。このとき、モニタ
電圧及びリファレンス電圧を取り出すための抵抗２１、
２２、２４及びダイオード２６については、基板１０に
対して外付けしてもよいが、基板１０上に集積化して形
成することも考えられる。

【００１５】また、マスタスライス方式の集積回路素子
の場合には、カウンタ１１及びコンパレータ１５を１つ
の機能セルとしてまとめ、この機能セルに各種回路を付
加して１チップ構成の制御回路を構成する。このような
マスタスライス方式の集積回路素子は、機能セルの組み
合わせによって各種のシステムに対応できるため、広い
範囲の対応が望める。

【００１６】図３は、カウンタ１１と同一基板上に形成
できるようにするため、ＭＯＳトランジスタ構成とした
コンパレータ１５の回路図である。２つのＰチャンネル
型ＭＯＳトランジスタ３１、３２が電源に接続され、こ
れらのＭＯＳトランジスタ３１、３２のゲートとドレイ
ンとが互いに接続される。ＭＯＳトランジスタ３１、３
２のドレインにそれぞれＮチャンネル型ＭＯＳトランジ
スタ３３、３４が接続され、これらのＭＯＳトランジス
タ３３、３４のゲートにそれぞれリファレンス電圧及び
モニタ電圧が印加される。そして、ＭＯＳトランジスタ
３３、３４のソースが、回路動作のオン／オフを制御す
るためのＮチャンネル型ＭＯＳトランジスタ３５を介し
て接地される。これら２つのＰチャンネル型ＭＯＳトラ
ンジスタ３１、３２と３つのＮチャンネル型ＭＯＳトラ
ンジスタ３３、３４、３５によって第１の判定回路３０
が構成され、ＭＯＳトランジスタ３１、３２のドレイン
側から２つの出力ａ１、ａ２が得られる。

【００１７】２つのＭＯＳトランジスタ４１、４２が動
作制御のためのＰチャンネル型ＭＯＳトランジスタ４３
を介して電源に接続され、これらのＭＯＳトランジスタ
４１、４２のゲートに第１の判定回路３０の出力ａ１、
ａ２が印加される。ＭＯＳトランジスタ４１、４２のド
レインに、ソースが接地されたＮチャンネル型ＭＯＳト
ランジスタ４４、４５がそれぞれ接続され、これらのゲ
ートが共にＭＯＳトランジスタ４４のドレイン側に接続
される。これら３つのＰチャンネル型ＭＯＳトランジス
タ４１、４２、４３及び２つのＮチャンネル型ＭＯＳト
ランジスタ４４、４５によって第２の判定回路４０が構
成され、ＭＯＳトランジスタ４２のドレイン側から出力
ｂが得られる。そして、一対のＭＯＳトランジスタ５
１、５２が電源接地間に直列に接続され、このＭＯＳト
ランジスタ５１、５２のゲートに第２の判定回路４０の
出力ｂが印加される。この一対のＭＯＳトランジスタ５
１、５２により出力用のバッファ回路５０が構成され、
ＭＯＳトランジスタ５１、５２の接続点より比較出力ｃ
が得られる。

【００１８】続いて、このコンパレータの比較動作につ
いて説明する。まず、モニタ電圧がリファレンス電圧よ
り高いときには、ＭＯＳトランジスタ３４の抵抗値がＭ
ＯＳトランジスタ３３の抵抗値より低くなり、同時に、
ＭＯＳトランジスタ３２の抵抗値がＭＯＳトランジスタ
３１の抵抗値より高くなる。このため、第１の出力ａ１
よりも第２の出力ａ２が低電圧となり、第２の出力ａ２
を受けるＭＯＳトランジスタ４２の抵抗値が第１の出力
ａ１を受けるＭＯＳトランジスタ４１の抵抗値より低く
なる。電流ミラー回路を成す第２の判定回路４０は、Ｍ
ＯＳトランジスタ４２、４５を流れる電流が、ＭＯＳト
ランジスタ４１、４４を流れる電流に比例するように働
くため、ＭＯＳトランジスタ４２の抵抗値がＭＯＳトラ
ンジスタ４１の抵抗値より低くなると、ＭＯＳトランジ
スタのドレイン側の電位、即ち、出力ｂが電源電圧に近
付く。そして、この出力ｂを受けるバッファ回路５０で
はＭＯＳトランジスタ５１がオフし、ＭＯＳトランジス
タ５２がオンするため、出力ｃは接地電位となる。

【００１９】一方、モニタ電圧が低下してリファレンス
電圧より低くなると、逆に、ＭＯＳトランジスタ３４の
抵抗値がＭＯＳトランジスタ３３の抵抗値より高くな
り、ＭＯＳトランジスタ３２の抵抗値がＭＯＳトランジ
スタ３１の抵抗値より低くなる。この結果、第１の出力
ａ１よりも第２の出力ａ２が高電圧となり、ＭＯＳトラ
ンジスタ４２の抵抗値がＭＯＳトランジスタ４１の抵抗
値より高くなるため、出力ｂは接地電圧に近付く。そし
て、この出力ｂを受けるＭＯＳトランジスタ５１がオン
し、ＭＯＳトランジスタ５２がオフして出力ｃが電源電
位となる。

【００２０】このようなＭＯＳトランジスタ構成のコン
パレータは、全てがＭＯＳトランジスタ回路にて構成さ
れるカウンタと同一の半導体基板上に、ＭＯＳ型素子と
バイポーラ型素子とを混載させるといった特殊な製造工
程を経ることなく、容易に集積化することができる。図
４は、他の実施例を示すブロック図である。この図にお
いて、カウンタ１１及びコンパレータ１５は、図１と同
一のものであり、コンパレータ１５の比較出力に従って
カウンタ１１をリセットするように構成している。

【００２１】カウンタ１１は、所定の値に初期設定され
た後にクロック入力端子１２から入力されるクロックに
従ってカウント動作し、カウント出力をデコーダ１９に
入力する。デコーダ１９は、カウンタ１１のカウント出
力をデコードし、カウンと出力が予め設定されたデコー
ド値に一致するタイミングでタイミングパルスを発生す
る。このデコーダ１９のデコード値は、プリセットデー
タ入力端子２０から入力されて予めデコーダ１９に設定
されるため、その後の動作時にプリセットデータを外部
から供給する必要はない。このようにデコーダ１９を設
けた場合には、図１の場合と比較して、周辺回路を簡略
化することができる。また、デコーダ１９を用いること
なくカウンタ１１のカウント出力をそのまま取り出して
利用することも考えられる。

【００２２】図５は、ＬＣＤパネルの駆動回路に本発明
のカウンタ回路を用いた場合の構成を示すブロックであ
る。基準クロックは、カウンタ５をカウント動作させる
と共に、駆動クロックとしてＸドライバ２に供給され
る。カウンタ５は、プリセットデータが設定された後に
基準クロックをカウントし、所定数のカウントを完了し
たときにキャリー信号を発生することで基準クロックを
１／ｎに分周する。ここで得られる分周出力、即ち、基
準クロックが１／ｎに分周されたクロックは、カウンタ
１１をカウント動作させると共に、駆動クロックとして
Ｙドライバ３に供給される。カウンタ１１は、分周され
たクロックを受け、さらに１／ｍに分周してスタートパ
ルスを作成し、Ｙドライバ３に供給する。これら２つの
カウンタ５、１１による分周動作は、図１に示すカウン
タ１１の分周動作と同一である。カウンタ１１と共に基
板１０上に集積化して形成されるコンパレータ１５は、
電源電圧を分圧して得られるモニタ電圧及び一定レベル
に維持されるリファレンス電圧を受け、モニタ電圧がリ
ファレンス電圧より低下したときに出力を反転してカウ
ンタ１１をリセットする。これと同時に、そのリセット
パルスを各ドライバ２、３に与え、各ドライバ２、３か
らＬＣＤの電力供給を停止させる。従って、電源電圧が
低下してコンパレータ１５の出力が反転したときには、
各ドライバ２、３からＬＣＤパネル１への電力の供給が
遮断されてＬＣＤパネル１がオフ状態となると共に、カ
ウンタ１１がリセットされて初期状態となる。

【００２３】このように、コンパレータ１５をカウンタ
１１とワンチップ化してＬＣＤパネル１の駆動回路を構
成すれば、保護回路（コンパレータ１５）を付加したこ
とによる部品点数の増加はなく、配線の複雑化も防止で
きる。また、以上のようなＬＣＤパネル１の駆動回路の
他にも、本発明のカウンタ回路は、カウント機能とリセ
ット機能とが同時に必要となるようなシステムに採用可
能である。例えば、マイコンのＣＰＵ(Central Process
ing Unit)のリセット動作に合わせて所定の指示を発生
するような場合に用いる。

【００２４】

【発明の効果】本発明によれば、カウンタ回路にリセッ
ト機能を付加したことにより、カウンタの周辺回路の簡
略化が図れ、このカウンタ回路を用いる装置のコストを
削減することができる。また、マスタスライス方式の半
導体装置において、コンパレータを含むカウンタ回路を
１つの基準セルとして構成することで、種々のシステム
への対応が容易にできる。

【図面の簡単な説明】

【図１】本発明のカウンタ回路の一実施例を示すブロッ
ク図である。

【図２】モニタ電圧及びリファレンス電圧を発生する回
路の構成図である。

【図３】ＭＯＳトランジスタ構成としたコンパレータの
回路図である。

【図４】本発明の他の実施例を示すブロック図である。

【図５】本発明のカウンタ回路をＬＣＤパネルの駆動回
路に用いたときのブロック図である。

【図６】ＬＣＤパネルの駆動回路の構成を示すブロック
図である。

【図７】ＬＣＤパネルの駆動回路の動作を説明するタイ
ミング図である。

【符号の説明】

１ＬＣＤパネル２Ｘドライバ３Ｙドライバ４ドライバ制御回路１０半導体基板１１カウンタ１５コンパレータ１９デコーダ３０第１の判定回路４０第２の判定回路５０バッファ回路

Claims

【特許請求の範囲】

【請求項１】与えられるクロックパルスの立ち上がり
あるいは立ち下がりのタイミングに応答し、一定の周期
でカウント動作を繰り返すカウント手段と、取り込んだ
電圧を所定の基準電圧と比較し、その比較結果に従って
上記カウント手段をリセットする比較手段と、を備えた
ことを特徴とするカウンタ回路。
【請求項２】与えられるクロックパルスの立ち上がり
あるいは立ち下がりのタイミングに応答し、一定の周期
でカウント動作を繰り返すカウント手段と、カウント動
作を繰り返す毎に上記カウント手段にプリセットデータ
を設定する設定手段と、電源電圧を所定の基準電圧と比
較し、電源電圧が基準電圧以下となったときに上記カウ
ント手段をリセットする比較手段と、が共通の半導体基
板上に集積化され、上記カウント手段のカウント結果か
ら一定の周期を有するタイミングパルスを得ると共に、
上記比較手段の比較結果からリセットパルスを得ること
を特徴とするカウンタ回路。