JPH07219720A - 半導体メモリ装置ならびにその制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 データ処理効率がよく、ハードディスク装置
と互換性のある半導体メモリ装置を提供する。 【構成】 フラッシュ型ＥＥＰＲＯＭなどの不揮発性メ
モリでデータ記憶部５が構成され、一定のブロック単位
で上位計算機から論理ブロックアドレス指定でデータア
クセスがされる半導体メモリ装置において、上位計算機
から論理ブロックアドレスを前記データ記憶部５の実メ
モリ空間上の実ブロックアドレスに変換する第１のテー
ブル４１と、実ブロックアドレスに対応して、その実ブ
ロックアドレス内のデータの状態を管理する第２のテー
ブル４２とを備えたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば従来のコンピュ
ータシステムにおけるハード磁気ディスクと互換性のあ
る半導体ディスクなどの半導体メモリ装置とその制御方
法に関するものである。

【０００２】

【従来の技術】各種のコンピュータシステムでは、大量
のデータを蓄積、処理するために、従来は磁気ディスク
や光ディスクなどのディスク状の記憶媒体が使用されて
いた。しかし、このディスク状記憶媒体を駆動するドラ
イブ装置は大型でしかも高度に精密な機構が必要であ
り、しかも信頼性に欠けるものである。

【０００３】これに代わるものとして、例えばＤＲＡＭ
やＳＲＡＭなどの半導体メモリを持ちいた固体記憶装置
が検討されている。しかしこれらは高価であり、記憶し
たデータを保持するためには常に電力が必要でそのため
にランニングコストが高くつくという欠点を有してい
る。

【０００４】この欠点を解消するため、特開平２−２９
２７９８号に記載されているようなフラッシュＥＥＰＲ
ＯＭシステムが提案されている。

【０００５】

【発明が解決しようとする課題】ところがこの提案され
たシステムでは、記憶部のデータエリアに対して先のデ
ータを消去しながら新たにデータを書き込む方法が採用
されているため、データの書き込みが終了するまでに時
間が掛かり、処理効率がよくない。

【０００６】またデータエリア内には、欠陥データを格
納するための代替エリアと、欠陥データを管理するため
に欠陥マップエリアなどが設けられているため、実質的
に使用できる記憶エリアが制限されることや、データ記
憶部にフラッシュＥＥＰＲＯＭを利用していることから
書き込み回数に制限があり外部記憶装置としての寿命に
限界があるなどの欠点を有している。

【０００７】本発明の目的は、このような従来技術の欠
点を解消し、データ処理の効率がよく、しかも書き込み
制限を意識する必要がないため従来のハードディスクと
同様に扱うことが可能な半導体メモリ装置ならびにその
制御方法を提供することにある。

【０００８】

【課題を解決するための手段】前記目的を達成するため
に、第１の発明は、電気的に書き込みが可能で、かつ所
定の単位で電気的に消去が可能な不揮発性メモリからな
るデータ記憶部と、前記データ記憶部に対する制御を行
う制御手段と、接続される上位計算機とデータの入出力
を行う入出力手段とで構成され、一定のブロック単位で
上位計算機から論理ブロックアドレス指定でデータアク
セスが実行される半導体メモリ装置において、前記上位
計算機からアクセス時に指定される論理ブロックアドレ
スを前記データ記憶部の実メモリ空間上の実ブロックア
ドレスに変換する第１のテーブルと、前記実ブロックア
ドレスに対応して、その実ブロックアドレス内のデータ
の状態を管理する第２のテーブルとを備えることを特徴
とするものである。

【０００９】前記目的を達成するために、第２の発明
は、電気的に書き込みが可能で、かつ所定の単位で電気
的に消去が可能な不揮発性メモリからなるデータ記憶部
と、前記データ記憶部に対する制御を行う制御手段と、
接続される上位計算機とデータの入出力を行う入出力手
段と前記上位計算機からアクセス時に指定される論理ブ
ロックアドレスを前記データ記憶部の実メモリ空間上の
実ブロックアドレスに変換する第１のテーブルと、前記
実ブロックアドレスに対応して、その実ブロックアドレ
ス内のデータの状態を管理する第２のテーブルとから構
成され、一定のブロック単位で上位計算機から論理ブロ
ックアドレス指定でデータアクセスを実行する半導体メ
モリ装置の制御方法において、前記上位計算機によるデ
ータ読み出し処理時には、前記第１のテーブルにより論
理ブロックアドレスを実ブロックアドレスに変換し、変
換した実ブロックから読み出したデータを上位計算機に
転送し、前記上位計算機からのデータ書き込み処理時に
は、前記第２のテーブルよりデータの書き込み可能な空
きブロックを検索し、その空きブロックへデータを書き
込むと共に、データを書き込んだブロックの実ブロック
アドレスを第１のテーブルに書き込むことにより実ブロ
ックアドレスと論理ブロックアドレスの対応ずけを行
い、上記一連のデータ書き込み処理とは独立してデータ
を消去する処理を有することを特徴とするものである。

【００１０】前記目的を達成するために、第３の発明
は、電気的に書き込みが可能で、かつ所定の単位で電気
的に消去が可能な不揮発性メモリからなるデータ記憶部
と、前記データ記憶部に対する制御を行う制御手段と、
接続される上位計算機とデータの入出力を行う入出力手
段とで構成され、一定のブロック単位で上位計算機から
論理ブロックアドレス指定でデータアクセスが実行され
る半導体メモリ装置において、前記データ記憶部へのデ
ータ書込み時における書込み可能な実ブロックアドレス
を格納しているポインタレジスタと、前記ポインタレジ
スタに対しデータ書込み時における書込み先実ブロック
アドレスを設定するレジスタ操作部とを備えていること
を特徴とするものである。

【００１１】前記目的を達成するために、第４の発明
は、電気的に書き込みが可能で、かつ所定の単位で電気
的に消去が可能な不揮発性メモリからなるデータ記憶部
と、前記データ記憶部に対する制御を行う制御手段と、
接続される上位計算機とデータの入出力を行う入出力手
段とで構成され、一定のブロック単位で上位計算機から
論理ブロックアドレス指定でデータアクセスが実行され
る半導体メモリ装置において、前記上位計算機からアク
セス時に指定される論理ブロックアドレスを前記データ
記憶部の実メモリ空間上の実ブロックアドレスに変換す
る第１のテーブルと、前記実ブロックアドレスに対応し
て、その実ブロックアドレス内のデータの状態を管理す
る第２のテーブルとを備える半導体メモリ装置におい
て、前記データ記憶部が少なくとも１つのアクセスブロ
ックを含む消去ブロック単位で消去ができる第１の不揮
発性メモリと、書き込み可能回数が前記第１の不揮発性
メモリより大で、アクセスブロックもしくはアクセスブ
ロック以下のバイト単位で書き込み、又は消去可能な第
２の不揮発性メモリで構成され、オペレーティングシス
テムの管理するデータ領域を第１の不揮発性メモリに格
納し、ＦＡＴ，ディレクトリ等のファイル管理領域を第
２の不揮発性メモリに格納することを特徴とするもので
ある。

【００１２】前記目的を達成するために、第５の発明
は、電気的に書き込みが可能で、かつ所定の単位で電気
的に消去が可能な不揮発性メモリからなるデータ記憶部
と、前記データ記憶部に対する制御を行う制御手段と、
接続される上位計算機とデータの入出力を行う入出力手
段とで構成され、一定のブロック単位で上位計算機から
論理ブロックアドレス指定でデータアクセスが実行され
る半導体メモリ装置において、前記上位計算機からアク
セス時に指定される論理ブロックアドレスを前記データ
記憶部の実メモリ空間上の実ブロックアドレスに変換す
る第１のテーブルと、前記実ブロックアドレスに対応し
て、その実ブロックアドレス内のデータの状態を管理す
る第２のテーブルと、前記論理ブロックへの書き込み回
数を格納する第３のテーブルを備える半導体メモリ装置
において、前記データ記憶部が少なくとも１つのアクセ
スブロックを含む消去ブロック単位で消去ができる第１
の不揮発性メモリと、書き込み可能回数が前記第１の不
揮発性メモリより大で、アクセスブロックもしくはアク
セスブロック以下のバイト単位で書き込み、又は消去可
能な第２の不揮発性メモリで構成され、前記第３のテー
ブルに格納される論理ブロックアドレスへの書き込み回
数の多いブロックから前記第２の不揮発性メモリに格納
し、前記第２の不揮発性メモリに格納できない残りのブ
ロックを第１不揮発性メモリに格納することを特徴とす
るものである。

【００１３】

【作用】上記態様により本発明の作用を説明すると、第
１のテーブルと第２のテーブルとを設けることにより、
消去された所を検索して直ちにデータを書き込むことが
でき、そのため従来提案されたものよりも迅速にデータ
の書き込みが可能で効率の向上を図かることができ、さ
らに、ポインタレジスタを設け、あらかじめデータ書込
み先の実ブロックアドレスを設定しておくことにより、
より迅速にデータを書込むことも可能となる。

【００１４】また、データ記憶部を書き込み可能回数の
異なる２つの不揮発性メモリで構成し、書き込み頻度の
多いセクタを書き込み可能回数が大である不揮発性メモ
リへ格納するといった構成により、フラッシュメモリ等
の書き換え回数の制限のあるメモリ素子を用いても大容
量で、しかも装置寿命の長いファイル装置を実現可能と
なるといった利点を有している。

【００１５】また、ポインタレジスタに設定されるデー
タ書込み先の実ブロックアドレスを任意に設定可能な構
成にすることにより、特定の実ブロックアドレスに対す
る書込みの集中を避けることができ装置寿命を延ばすこ
とが可能となるといった利点を有している。

【００１６】

【実施例】つぎに本発明の実施例を図とともに説明す
る。図１は第１実施例を説明するための図である。

【００１７】半導体ディスク１は、フラッシュメモリへ
のリード／ライトおよび全体の制御を行うマイコン２、
上位計算機とのインターフェースプロトコルを実現する
Ｉ／Ｆコントローラ３、作業用のワークメモリ４、複数
のフラッシュメモリ（フラッシュメモリアレイ）からな
るデータ記憶部５、データ記憶部５とのインターフェー
スを実行するメモリコントローラ６、上位計算機とのア
クセスデータを一時記憶するバッファメモリ７、前記各
部を接続するアドレスバス１１１、データバス１１２、
制御信号バス１１３で主に構成されている。

【００１８】そして前記マイコン２、Ｉ／Ｆコントロー
ラ３、ワークメモリ４、メモリコントローラ６、バッフ
ァメモリ７はアドレスバス１１１、データバス１１２、
制御信号バス１１３で接続されている。データ記憶部５
とメモリコントローラ６はアドレスバス１２１、データ
バス１２２、制御信号バス１２３で接続されている。そ
してアドレスバス１０１、データバス１０２、制御信号
バス１０３により上位計算機（図示せず）と接続されて
いる。

【００１９】ここで、アドレスバス１０１と１１１およ
び１２１、データバス１０２と１１２および１２２、制
御信号バス１０３と１１３および１２３とは、必ずしも
対応するものではない。また、図には示されていないが
本半導体ディスク１を動作させるための電力は、上位計
算機から半導体ディスク１の前記各構成部へ供給される
ものである。

【００２０】前記ワークメモリ４は上位計算機からアク
セス時に指定される論理ブロックアドレスをデータ記憶
部５のフラッシュメモリ群におけるメモリ空間上の実際
のアドレスである実ブロックアドレスに変換する第１の
テーブル４１と、その実ブロックアドレスに対応するフ
ラッシュメモリのデータ領域を管理する第２のテーブル
４２とを有している。

【００２１】Ｉ／Ｆコントローラ３は上位計算機とのア
クセスを実現するために、実行する処理を指定するため
のコマンドレジスタ３１、データアクセスするための論
理アドレスを設定するアドレスレジスタ３２、データの
書込み／読出しを行うためのデータレジスタ３３、処理
の実行結果を上位計算機へ知らせるためのステータスレ
ジスタ３４を備え、上位計算機と半導体ディスクはこれ
らレジスタ群を介して情報の入出力を実行する。

【００２２】前記第１のテーブル４１と第２のテーブル
４２の構成について説明する。半導体ディスク１はハー
ドティスクと同様に、ある一定のブロック単位でデータ
アクセスされるものであり、上位計算機から論理ブロッ
クアドレスとして任意のデータ領域が指定される。この
とき１ブロックのバイト単位は任意であるが、２ⁿバイ
トが望ましく、ここでは１ブロックが５１２バイトで構
成されている場合として説明する。

【００２３】第１のテーブル４１の構成を図２とともに
説明する。第１のテーブル４１は前述のように、上位計
算機からデータアクセスのために指定される論理ブロッ
クアドレスを、複数のフラッシュメモリから構成される
データ記憶部５のメモリ空間上の実際のアドレスである
実ブロックアドレスに変換するためのものである。同図
において、論理ブロックアドレス空間は、論理ブロック
アドレス０００１ｈ〜ＦＦＦＦｈにマッピングされてい
るとする。また同様に、実ブロックアドレス空間も実ブ
ロックアドレス０００１ｈ〜ＦＦＦＦｈにマッピングさ
れているとする。ここで例えば、上位計算機からデータ
読出し先として論理ブロックアドレス００３０ｈが指定
された場合、第１のテーブル４１により論理ブロックア
ドレス００３０ｈに対応する実ブロックアドレス００８
８ｈが参照される。これは、第１のテーブル４１のアド
レス００３０ｈを読み出し、このアドレスに格納されて
いるデータが論理ブロックアドレス００３０ｈに対応す
る実ブロックアドレス００８８ｈを示すデータであるこ
とから、対応するデータＡが実ブロックアドレス００８
８ｈから読出される。このように、第１のテーブル４１
は論理ブロックアドレスと実際の物理アドレスである実
ブロックアドレスとの対応を示すものであり、両アドレ
スは第１のテーブル４１により１対１に対応ずけられ
る。

【００２４】このように第１のテーブル４１を介するこ
とにより、論理ブロックアドレスと実ブロックアドレス
のアドレス値が常に一致している必要がなくなるので、
データ記憶部５のメモリ空間を有効に使用することが可
能となる。

【００２５】また、第１のテーブル４１のデータは半導
体ディスク１への書き込み時に生成されアドレスの対応
づけが行なわれるため、データの書込みのない論理ブロ
ックアドレスについては、例えば論理ブロックアドレス
ＦＦＦＦｈのように、第１のテーブル４１の所定の領域
の値が００００ｈとなり、実ブロックアドレス空間上に
対応するデータが無いことを示している。このような論
理ブロックアドレスへの読出しにつていは、ＡＬＬ０を
読出しデータとして上位計算機に転送すればよい。

【００２６】図２の例では、論理ブロックアドレス空間
の大きさと実ブロックアドレス空間の大きさが同じであ
る場合について説明したが、論理ブロックアドレス空間
の大きさと実ブロックアドレス空間の大きさは全く同じ
である必要はなく、実ブロックアドレス空間の方が大き
ければ問題はない。

【００２７】第２のテーブル４２は、実ブロックアドレ
ス空間上の実ブロックアドレス内のデータの状態を管理
するフラグ情報を格納するためのものである。図３にお
いて、実ブロックアドレス００８８ｈに対応する第２の
テーブル４２の領域であるアドレス００８８ｈには、こ
の実ブロックアドレス内のデータが有効であることを示
す「有効ブロック」フラグ０１ｈが格納されている。さ
らに、実ブロックアドレス００４３ｈのように実ブロッ
クアドレス内のデータが無効である場合は、「無効ブロ
ック」を示すフラグ０２ｈが格納されている。これは、
以前はこのブロック内のデータが有効であったが、書換
えが行われ、ある論理ブロックアドレスに対応するデー
タが他の実ブロックアドレスにセットされたためこの実
ブロック内のデータは意味を持たないことを示してい
る。また、「無効ブロック」フラグはフラッシュメモリ
における対応ブロックが消去処理の必要性も示してい
る。

【００２８】データの書込が可能な実ブロックアドレス
については、実ブロックアドレス０００７ｈのように
「空きブロック」であることを示すフラグ００ｈが格納
されている。また、データの書込が正常にできない実ブ
ロックアドレスについては、実ブロックアドレス０１２
３ｈのように「欠陥ブロック」であることを示すフラグ
ＦＦｈが格納されている。これらのフラグ情報により、
実ブロックアドレス空間を構成するフラッシュメモリの
状態を管理することができ、フラッシュメモリに対して
データの書込み、消去などの処理を有効に行うことがで
きる。これらのフラグの値は一例であり、フラッシュメ
モリの状態を管理できるように識別されていれば、任意
に設定してもよい。

【００２９】前記第１のテーブル４１と第２のテーブル
４２はデータ記憶部５内のフラッシュメモリをアクセス
するのに必要な情報であるので、不揮発メモリに格納さ
れる。そのメモリとしては、ＥＥＰＲＯＭやフラッシュ
メモリでもよいが、アクセスがＥＥＰＲＯＭやフラッシ
ュメモリに比べて高速であり、バイト単位でデータの書
換えが可能なＦＲＡＭが最適である。また、メモリとし
てＤＲＡＭまたはＳＲＡＭを使用し、電源オフ時に不揮
発メモリへテーブル情報を格納する方法でもよい。ある
いは、電池等でＤＲＡＭまたはＳＲＡＭをバックアップ
する方法でもよい。

【００３０】次に前記第１実施例（図１）における上位
計算機とのデータアクセス方法の一例を説明する。

【００３１】まず、データの読出しの場合を説明する。
上位計算機は、アドレスバス１０１でレジスタを指定
し、データバス１０２、制御信号バス１０３により、実
行するデータの読出し処理を示すコマンドコードをコマ
ンドレジスタ３１に、読み出すデータが格納される論理
ブロツクアドレスをアドレスレジスタ３２に設定する。
そこで、半導体ディスク１内のマイコン２はコマンドレ
ジスタ３１内のコマンドコードを判定し、データの読出
しであることを確認して、データの読出し処理を実行す
る。その後、ステータスレジスタ３４を介して、実行結
果を上位計算機に報告する。

【００３２】これらのデータの読出し処理の一例を示す
のが図４で、同図において、まず、アドレスレジスタ３
２に設定された論理ブロツクアドレスを、第１のテーブ
ル４１により、複数のフラッシュメモリで構成されるデ
ータ記憶部５のメモリ空間上の対応する実ブロツクアド
レスに変換する（Ｓ１）。

【００３３】次にこの実ブロツクアドレスより、データ
記憶部５内の対応するデータをバッファメモリ７に読み
出し（Ｓ２）、データレジスタ３３を介して上位計算機
へバッファメモリ７内のデータを転送する（Ｓ３）。こ
のような手順でデータの読出しが実行され、読出すブロ
ツクが複数ある場合はこれらの処理が所定回数だけ繰り
返されて読出し処理を終了する（Ｓ４）。

【００３４】次にデータの書込みの場合を説明する。上
位計算機は、アドレスバス１０１でレジスタを指定し、
データバス１０２、制御信号バス１０３により、実行す
る書込み処理を示すコマンドコードをコマンドレジスタ
３１に、データを書込む論理ブロツクアドレスをアドレ
スレジスタ３２に設定する。そこで、マイコン２はコマ
ンドレジスタ３１内のコマンドコードを判定し、データ
の書込みであることを確認して、データの書込み処理を
実行する。その後、ステータスレジスタ３４を介して、
実行結果を上位計算機に報告する。

【００３５】これらの処理の一例を示すのが図５で、同
図において、まず、アドレスレジスタ３２に指定された
論理ブロツクアドレスに対して、第１のテーブル４１か
ら、データ記憶部５のメモリ空間上の対応する実ブロツ
クアドレスが設定されているかどうかを検索する（Ｓ１
１）。第１のテーブル４１に実ブロツクアドレスが存在
しない場合は（その論理アドレスには初めての書き込み
である場合）、Ｓ１４の処理へ移る。

【００３６】もしＳ１２で実ブロツクアドレスが存在す
ると判断された場合は、その実ブロツクアドレスに対応
する第２のテーブルの領域に「無効ブロック」のフラグ
を設定する。次にＳ１４で上位計算機からデータレジス
タ３３を介して、バッファメモリ７内へデータを転送す
る。

【００３７】その後、第２のテーブル４２を検索し、デ
ータ記憶部５内で「空きブロック」フラグが設定されて
いる実ブロックアドレスを検索し（Ｓ１５）、その実ブ
ロックアドレスの示す領域にバッファメモリ内のデータ
を書込み（Ｓ１６）、データの書込みが正常に実行され
たかどうかを調べる（Ｓ１７）。

【００３８】もし、書込み時に異常が発生し、正常に書
込めなかった場合は、Ｓ１８でその実ブロックアドレス
に対応する第２のテーブル４２の領域に「欠陥ブロッ
ク」のフラグを設定し、今後、その実ブロックアドレス
にアクセスできないようにする。それからまた、第２の
テーブル４２を検索し、「空きブロック」である実ブロ
ックアドレスを捜し、データの書込を再実行する。

【００３９】データの書込みが正常に行われたときは、
Ｓ１９で書込んだ実ブロックアドレスに対応する第２の
テーブル４２の領域に「有効ブロック」のフラグを設定
する。そして、指定された論理ブロックアドレスに対応
する第１のテーブル４１の領域にこの実ブロックアドレ
スの値を設定することにより、論理ブロックアドレスと
実ブロックアドレスの対応づけが行われる。このような
手順でデータの書込みが実行され、書込むブロックが複
数ある場合は、これらの処理を所定回数繰り返し実行し
て書込み処理を終了する（Ｓ２１）。

【００４０】以上のようにフラッシュメモリに対しての
データの読出し、書込みが実施される。それから、フラ
ッシュメモリの場合は、別に消去処理が必要である。フ
ラッシュメモリでは、ある一定の単位（通常、２ⁿバイ
トであり、書込みできる単位より大きい場合が普通であ
る。）で消去が行われる。この消去単位が書込みブロツ
クより大きい場合の（例えば、消去サイズが４Ｋバイト
に対して書込みサイズが５１２バイトの場合）、フラッ
シュメモリのデータ消去手順の一例を図６に示す。

【００４１】消去処理を実行する場合、まず、Ｓ３１で
第２のテーブル４２を検索し、「無効ブロック」フラグ
の領域を捜し、この「無効ブロック」フラグを含む消去
ブロック単位内に「有効ブロック」フラグを持つ領域が
ないかを検索する（Ｓ３２）。Ｓ３３の判定において
「有効ブロック」フラグが存在しない場合は、消去ブロ
ックの内容を消去する（Ｓ３４）。

【００４２】Ｓ３３の判定において「有効ブロック」フ
ラグが存在する場合、Ｓ３５で「有効ブロック」フラグ
をもつ実ブロックアドレス内のデータをワークメモリ７
に退避させる。この実ブロックアドレスは複数存在する
場合があるので、十分なワークメモリサイズが必要であ
る。それからＳ３６で、対応する消去ブロックの内容を
消去する。その後、ワークメモリ７に退避したデータを
元の対応する実ブロックアドレスに書込み、「有効ブロ
ック」フラグであるデータを元の状態に戻す（Ｓ３
７）。この消去操作の実行後、消去処理の対象である
「無効ブロック」フラグであった実ブロックアドレスに
対応する第２のテーブル４２の領域に「空きブロック」
フラグを設定する（Ｓ３８）。このような手順で消去処
理が実行される。

【００４３】この消去処理の場合、ワークメモリ７に退
避したデータを元の実ブロックアドレスに戻さず、他の
実ブロックアドレスに書込んでもよい。この処理の一例
を図７に示す。

【００４４】同図においてＳ４１〜Ｓ４５の処理は、前
記図６のＳ３１〜Ｓ３５と同一の内容であるため、説明
を省略する。Ｓ４６において、第２のテーブル４２より
消去操作対象のブロック以外のところから「空きブロッ
ク」フラグである実ブロックアドレスを検索し、その実
ブロックアドレスの領域へワークメモリ７に退避したデ
ータを書込む（Ｓ４７）。それから、データ退避を行っ
た実ブロックアドレスを第１のテーブル４１より検索
し、その値を退避データの書込みを行った実ブロックア
ドレス値に変更する（Ｓ４８）。

【００４５】そして書込んだ実ブロックアドレスに対応
する第２のテーブル４２の領域に「有効ブロック」フラ
グを設定して（Ｓ４９）、「有効ブロック」フラグであ
るデータを保存する。次に消去ブロック単位で消去操作
を行い（Ｓ５０）、Ｓ５１で消去ブロック範囲内の全て
の実ブロックアドレスに対応する第２のテーブル４２の
領域に「空きブロック」フラグを設定する。このような
手順で、消去処理が実行される。

【００４６】図７における消去処理の方法は、図６と比
較し「有効ブロック」であるデータを他の「空きブロッ
ク」へ移動することから、処理の効率化が図られ高速に
消去処理を実行可能であるといった効果がある。

【００４７】次に消去単位が書込みブロック単位と等し
い場合（例えば、消去サイズ５１２バイトで、書込みサ
イズも５１２バイトの場合）での、フラッシュメモリの
データ消去手順を図８とともに説明する。

【００４８】この場合は、他のブロックの状態を気にす
る必要がないので、消去処理を実行するには、まず、Ｓ
６１で第２のテーブル４２を検索し、「無効ブロック」
フラグの領域を捜す。そしてＳ６２でこの「無効ブロッ
ク」フラグに対応する実ブロックアドレスの内容を消去
する。その後、Ｓ６３でこの消去した実ブロックアドレ
スに対応する第２のテーブル４２の領域に「空きブロッ
ク」フラグを設定する。このような手順で、消去処理が
実行される。

【００４９】消去単位が書込みブロック単位より小さい
場合、（例えば、消去サイズ５１２バイトで、書込みサ
イズが１０２４バイトの場合）は、前述の消去単位が書
込みブロック単位と等しい場合と同じ処理手順でよく
（図８参照）、書込みサイズに相当する複数の消去ブロ
ックに対してそれぞれ消去処理を行えばよい。

【００５０】これら図６〜図８のような消去処理は、デ
ータの書込みに呼応させて実行してもよいが、データの
書込み処理を速く実行するため、データの書込み処理と
は切り放して行い上位計算機からのアクセスに対する処
理が発生しないコマンド待ちの状態の時に実行するのが
よい。

【００５１】また、消去処理をデータの書込みや読出し
と平行して実行できるのであれば、通常のアクセス処理
の裏作業として消去処理を実行できるため、装置内部で
の消去処理が書込みや読出しの処理時間に影響を与える
ことはない。

【００５２】次に本発明の第２実施例について図９とと
もに説明する。本実施例の場合、フラッシュメモリに対
するアクセス制御を行うメモリコントローラ６の内部に
ポインタレジスタ９とポインタレジスタ９を制御するた
めのレジスタ操作部８が設けられている例であり、レジ
スタ操作部８は、ハードウェアもしくはソフトウェアの
どちらかにより実現するものとする。

【００５３】ポインタレジスタ９は、上位計算機からの
データ書込み命令時において、上位計算機から転送され
たデータを格納するためにフラッシュメモリ内の書込み
可能な状態にある実アドレスを常にポイントものであ
る。レジスタ操作部８は、データの書込みが実行される
毎に次のデータの書込みに対してのポインタレジスタ９
に対しての更新操作を実行する。

【００５４】なお、上記説明ではフラッシュメモリに対
するアクセス制御を行うメモリコントローラ６の内部に
ポインタレジスタ９とレジスタ操作部８が設けられてい
る場合について説明したが、ポインタレジスタ９をワー
クメモリ４に設定し、レジスタ操作部８をマイコン２に
てソフトウェアにて実現する等が考えられ、上記の実施
例に限られるものではない。

【００５５】図１６は、フラッシュメモリのブロック構
成例を示す図である。フラッシュメモリは、消去単位と
なる幾つかの消去ブロックに分割され、各消去ブロック
は幾つかの読出し／書込みの単位となるアクセスブロッ
クに分割される。フラッシュメモリでは、読出しと書込
みはアクセスブロックを１単位として実行することがで
きるが、消去処理は消去ブロックを１単位として消去す
るか、あるいはチップ全体を一括消去しなければならな
い。また、一度書込んだアクセスブロックは、そのブロ
ックを消去しない限り新たな書込みはできない。この例
では、フラッシュメモリを１０の消去ブロックに分割
し、さらに各消去ブロックを８のアクセスブロックに分
割している。

【００５６】図１０に本実施例の半導体ディスク装置に
対するデータ書込み処理手順を示す。半導体ディスク装
置は、Ｓ７１で上位計算機からの受信データをバッファ
メモリに転送した後、Ｓ７２でバッファメモリに格納さ
れている受信データをポインタレジスタが示す実ブロッ
クアドレスへブロック単位での書込みを実行する。Ｓ７
３でこの書込み処理が正常に終了したかどうか判断さ
れ、処理が正常に終了しなかった場合、Ｓ７４で書込み
対象となったブロックは欠陥ブロックと判断し、ブロッ
ク情報が格納されている第２のテーブル内の指定ブロッ
クに対応するデータを欠陥領域を示すコードに書換え
る。これにより、以後このブロックは欠陥領域とされア
クセス対象から除外される。この操作後、ポインタレジ
スタの更新処理を行い（Ｓ７５）、再びＳ７２に戻り他
のブロックに対しての書込み処理を実行する。尚、Ｓ７
５におけるポインタレジスタの更新処理については後述
する。一方、Ｓ７３でブロックに対する書込み処理が正
常に終了したと判定された場合、Ｓ７６でデータの書込
みを実行したフラッシュメモリアレイ内の実ブロックア
ドレスと上位計算機から書込み指定された論理ブロック
アドレスとをリンクさせるために、第１のテーブルに対
して指定された論理ブロックアドレスに対応する領域に
実ブロックアドレス値の書込みを行う。

【００５７】次にＳ７７で、書込みを行ったブロックに
対応する第２のテーブル情報を消去済み「空きブロッ
ク」から「有効ブロック」を示すコードに更新し、Ｓ７
８にて書換え以前のデータが格納されたブロツクアドレ
スに対応する第２のテーブル情報を「有効ブロック」か
ら「無効ブロック」（消去要求）を示すコードに更新す
る。次にＳ７９で、ポインタレジスタの更新処理を行
い、アクセスの最小単位である１ブロックの書込み処理
を終了する。

【００５８】以上の処理を上位計算機から指定された書
込みブロック回数分だけ繰り返して実行することによ
り、データ書込み処理を終了する（Ｓ８０）。書込み処
理にて設定されたデータ無効ブロック領域は、消去処理
中に第２のテーブルを参照することにより摘出され、消
去を実行することにより書込み可能な空きブロックとな
る。

【００５９】この図１０に示す処理手順は、ポインタレ
ジスタの更新処理を一連の処理中にて実行しているが、
流れと平行して処理することも可能である。また、ポイ
ンタレジスタを複数用意し、そのときのデータ書込み先
のアドレスだけでなく次のデータ書込み先アドレスを設
定することもできる。

【００６０】図１１にポインタレジスタ更新処理の詳細
フローを示す。最初にＳ８１でポインタレジスタをイン
クリメントし、１ブロックアドレス分だけポインタを移
動させる。Ｓ８２で、この移動によりポインタ値がフラ
ッシュメモリアレイがマッピングされた実メモリ空間の
範囲内かどうか判断され、ポインタ値が範囲外であれば
Ｓ８３でポインタ値を実メモリ空間の先頭アドレスにす
ることにより、サイクリックにポインタが実メモリ空間
を指し示すものとする。

【００６１】次にＳ８４で、ポインタレジスタの示すブ
ロックの状態を第２のテーブルから読出し、Ｓ８５でそ
のブロックが消去済みでデータ書込み可能な領域である
かどうかを判断する。データ書込み可能な領域以外であ
った場合、この動作を繰り返し実行することで、ポイン
タレジスタに以前指し示していたブロックアドレスの次
の空きブロックアドレスをセットすることを可能とす
る。上記Ｓ８１〜Ｓ８５のポインタレジスタ更新処理
は、レジスタ操作部８にてソフトウェアまたはハードウ
ェアにて実行されるものである。

【００６２】上記のようにデータの書込み先を示すポイ
ンタレジスタ９をレジスタ操作部８にてデータ記憶部５
全体に対して均等に書込みが実行されるよう操作するこ
とにより、データ記憶部５であるフラッシュメモリアレ
イの特定領域（ＦＡＴやディレクトリなどのディスク管
理情報が格納された領域）に対してアクセスが集中的に
起こることを防止し、実メモリ空間全体に対して均一に
データの書込みを実行することが可能となることから、
半導体ディスク装置の寿命を延ばすことができる。

【００６３】図１２にデータ読出し時の処理手順を示
す。ポインタレジスタはデータの書込みのみに利用され
るため、データ読出し処理内ではポインタレジスタに対
しての操作は実行されない。Ｓ９１で読出し処理では上
位計算機から指定された論理ブロックアドレスに対応す
る実ブロックアドレスを第１のテーブルより読出し、Ｓ
９２でこの実ブロックアドレスのフラッシュメモリアレ
イよりデータブロックをバッファメモリへ読出し、それ
を上位計算機へ転送する（Ｓ９３）。この処理を上位計
算機から指定されたブロック回数分だけ繰り返すことに
より、データの読出し処理を終了する（Ｓ９４）。

【００６４】次に、本実施例の半導体デイスクにおける
データ消去処理方法のタイミングについて説明する。具
体的な消去処理の内容は、第１実施例の場合と同様であ
る。まず、半導体デイスクからのデータ読出し時におけ
る消去処理手順を図１３とともに説明する。Ｓ１０１に
おいて上位計算機から送られてきた論理ブロックアドレ
スを、ワークメモリの第１のテーブルにおいてデータ記
憶部の実ブロックアドレスに変換する。

【００６５】次いでＳ１０２、１０３において、読出し
処理において読出し対象となる実ブロックが格納されて
いるチップ以外の、アクセスを実行しないチップにおい
て消去すべき消去ブロックが存在するかどうかを判断す
る。消去ブロックが存在する場合は、そのブロックに対
して消去処理の起動を行う（Ｓ１０４）。存在しない場
合には消去処理をしないで、Ｓ１０５において実ブロッ
クアドレス内のデータを上位計算機に転送する。

【００６６】そしてＳ１０６において読出し処理毎の消
去処理の実行／未実行を判定し、Ｓ１０４にて消去処理
を起動していたならばＳ１０７で消去処理の検証を行っ
て、読出し処理を終了する。未実行の場合は、そのまま
読出し処理を終了する。

【００６７】このように、実ブロックアドレスからのデ
ータ読出し前に消去処理を起動し、データ読出しと平行
して消去処理を行い、データの読出し終了後に消去処理
が正常に終了したかの検証を行うことで、データ読出し
処理の裏作業として消去処理を実行するとこができる。

【００６８】次に図１４を用いて図１３のＳ１０７の消
去検証処理の手順を説明する。Ｓ１１１において実行さ
れていた消去処理の終了を待つ。消去処理終了後、Ｓ１
１２で処理が正常に終了したかどうかを調べ、正常終
了、つまり実ブロックが完全に消去された場合はＳ１１
３において第２のテーブルの消去した実ブロック情報を
「空きブロック」（消去済）に設定する。次に異常終
了、つまり実ブロックが完全に消去されなかった場合は
Ｓ１１４において第２のテーブルの実ブロック情報を
「欠陥ブロック」にし、以後この実ブロックへのアクセ
スを禁止する。

【００６９】次に半導体ディスクへのデータの書込み時
における消去処理手順を図１５とともに説明する。まず
Ｓ１３１において、上位計算機がアクセスする論理ブロ
ックアドレスが以前にアクセスされたかどうか、つまり
始めて書込み処理を行う論理ブロックアドレスかもしく
は２回目以上の書込み処理かどうかを、ワークメモリの
第１のテーブルでチェックする。具体的には、第１のテ
ーブル内に実ブロックアドレス値が存在するかどうかを
チェックする。実ブロックアドレス値が存在すれば、前
回アクセスされた実ブロックアドレス内のデータは無効
となり、実ブロック消去可能となるため、Ｓ１３２にお
いて第２のテーブルの実ブロック情報を「無効ブロッ
ク」とする。

【００７０】ついでＳ１３３において、上位計算機から
送られてくるデータをまずバッファメモリに転送する。
次にＳ１３４で消去を要求している実ブロックの調査を
行い、Ｓ１３５でアクセスしないチップの中で消去すべ
き実ブロックが存在するかどうかをチェックする。消去
すべき実ブロックが存在する場合、Ｓ１３６で消去処理
を行う。存在しない場合、消去処理は必要でない。

【００７１】ついでＳ１３７において、ポインタレジス
タが示す実ブロックアドレスへバッファメモリのデータ
を転送する。そしてＳ１３８で実ブロックの書込が正常
に終了したかどうかをチェックする。ここで書込みエラ
ーが発生した場合にはＳ１３９でエラー処理を行い、書
込みをリトライする。尚、このエラー処理の内容は、図
１０におけるＳ７４，Ｓ７５に対応するものである。

【００７２】書込が正常に終了した場合は、Ｓ１４０に
おいて書込んだ実ブロックの情報を第２のテーブルにお
いて「有効ブロック」とする。つぎにＳ１４１でポイン
タレジスタ内の値をインクリメントし、Ｓ１４２で次の
実ブロックの情報が「空きブロック」であるかどうか第
２のテーブルでチェックする。

【００７３】次の実ブロックの情報が「空きブロック」
であれば、Ｓ１４３でポインタレジスタの値をその位置
に更新する。「空きブロック」でなれればそのブロック
にはアクセスできないため、Ｓ１４１のポインタインク
リメントへ戻り、消去済みの実ブロックが見つかるまで
ポインタレジスタの更新は行わない。次にＳ１４４にお
いて書込み処理毎の消去処理の実行／未実行の判定を行
い、実行していたならばＳ１４５で消去処理の検証をお
こなった後、書込み処理を終了する。未実行の場合は、
そのまま書込み処理を終了する。

【００７４】次にデータ消去方法のもう１つ別の方法に
ついて図１６及び図１７を用いて説明する。

【００７５】図１６に示された例では、アクセスブロッ
クは消去ブロック１内に無効アクセスブロック１〜６、
有効アクセスブロック１〜２が存在するものとする。ま
た消去ブロック２内は全て空きアクセスブロック１〜８
となっている。

【００７６】ここで空きアクセスブロックとは、そのブ
ロックは消去処理を行った直後の状態にあり、ブロック
内にデータは存在せず、書込みを行うことが可能なブロ
ックであることを示している。有効アクセスブロックと
は、空きアクセスブロックに一度書込を行った状態で、
そのブロック内のデータは読出し可能であることを示し
ている。そして無効アクセスブロックとは、そのブロッ
ク内にデータは存在するが、その論理アドレスに対する
再書込みが実行され実際のデータは他のブロックに書込
まれているため、そのブロックは消去可能であることを
示している。

【００７７】このような状態にあるフラッシュメモリを
消去するための前処理手順を図１７を用いて説明する。
この消去準備処理は、上位計算機からのアクセスが行わ
れないコマンド待ちの間に行うか、または消去処理と連
動して実行される。まずＳ１６１で消去ブロック内のア
クセスブロック（１〜８）に１対１に対応し、実アドレ
スに対する有効／無効などの情報を管理する第２のテー
ブルをサーチする。

【００７８】次にＳ１６２において、消去ブロック１内
のアクセスブロックの総数８のうち、無効アクセスブロ
ックが幾つあるかカウントする。その無効アクセスブロ
ックの数が消去ブロック総数のｘ％を超えた場合は、次
のＳ１６３でブロックの移動処理を行う。

【００７９】超えなかった場合は、ブロックの移動処理
を行わずＳ１６６に進む。ブロックの移動処理判定のた
めの割合ｘは、任意に設定できる。例えばｘの値を７０
に設定した場合、本例では、消去ブロック１中の総ブロ
ック数８のうちの７０％、つまり無効アクセスブロック
が６以上の場合、ブロックの移し変えを行うことにな
る。本例では無効アクセスブロックは６であり該当する
ためブロックの移し変えが実行される。８０％に設定し
た場合は、移し変えは７以上となり、本例では当てはま
らない。つまりｘの値を可変にすることにより、ブロッ
クの移動処理判定の基準を変えることができる。

【００８０】Ｓ１６２で無効アクセスブロックがｘ％を
超えた場合、Ｓ１６３において、消去ブロック１内にあ
る有効アクセスブロックを別の消去ブロック単位である
消去ブロック２に移し変える。移し変える先のアクセス
ブロックは空きアクセスブロックでなければならない。
ポインタレジスタは、データの書き込み先である実ブロ
ックアドレスを示しており、そのポインタは空きアクセ
スブロックを指しているのでそのポインタの指すブロッ
クへ消去ブロック１内にある有効アクセスブロックを移
し変えればよい。

【００８１】有効アクセスブロック１，２を消去ブロッ
ク２の空きアクセスブロック１，２に移し変えた後、Ｓ
１６４にて消去ブロック２の空きアクセスブロック１，
２の実ブロックアドレスを第１のテーブルに登録する。

【００８２】次にＳ１６５において消去ブロック１内の
有効アクセスブロックがあった所のデータは意味を持た
ないものとなるので、そのブロックに対応する第２のテ
ーブルの情報を「有効ブロック」から「無効ブロック」
に変える。また、移し変えた先の消去ブロック２内のア
クセスブロック１，２に対応する第２のテーブルの情報
を「空きブロック」から「有効ブロック」に変える。こ
の処理の結果、消去ブロック１内の全てのアクセスブロ
ックはデータ自体は存在するが読み出し／書き込みの状
態は無効となり、消去ブロック１は一括消去を実行する
ことが可能となる。

【００８３】消去ブロック１について処理を終了した
後、Ｓ１６６において、全ての消去ブロックに対して処
理を行ったかどうか判断する。まだ処理していない消去
ブロックが存在する場合はＳ１６７において次の消去ブ
ロックを選択し、再度Ｓ１６１でサーチを行う。全ての
消去ブロックについて処理を行い、消去準備処理を終了
する。

【００８４】この後、消去処理動作において、消去ブロ
ック単位内のアクセスブロックが全て「無効ブロック」
である消去ブロックを一括消去すればよい。

【００８５】本実施例では、消去ブロックを単位として
無効アクセスブロック（消去可能ブロック）の数が消去
ブロック総数のｘ％（しきい値）を超えた場合にブロッ
クの移動処理を行う場合について説明したが、データ記
憶部５の全アクセスブロックを単位として、全アクセス
ブロック総和に対する無効アクセスブロックのｘ％（し
きい値）を超えた場合にブロックの移動処理を行う場合
もある。

【００８６】本発明における第３実施例の半導体ディス
クの構成を図１８に示す。

【００８７】本実施例は、特定のシステムにおいてはフ
ァイルの読み出し／書き込みごとに必ずアクセスされる
論理ブロックアドレス（例えば、ＤＯＳのＦＡＴやディ
レクトリ領域）が存在し、これらは当然その書き換え回
数も多いことを鑑み、この領域をフラッシュメモリに比
べてアクセスが高速で、書き換え回数による寿命が遙に
長いＦＲＡＭ５１で構成するようにしたものである。こ
れにより、データアクセスを高速化でき、同時にフラッ
シュメモリの書き換え回数の制限による半導体ディスク
の寿命を長くすることができる。

【００８８】データ記憶部５内はＦＲＡＭ５１とフラッ
シュメモリ５２から構成される。ワークメモリ４内の第
３のテーブル４３は上位計算機がアクセスする論理アド
レスブロックの書き換え回数を格納するものである。

【００８９】図１９に第２のテーブル４２の構成例を示
す。データ記憶部５の実ブロックアドレス空間内のｙ％
をＦＲＡＭ領域とし、第２のテーブル内の情報は実ブロ
ックアドレス内のデータの有／無を表す。

【００９０】次に、図２０に第３のテーブル４３の構成
を示す。上位計算機がアクセスする論理ブロックアドレ
スに対応し、各々の論理ブロックアドレスの書き換え回
数を格納する。本例では、０００１番地はまだアクセス
がなく、００３０番地は既に１０２４回書き込みアクセ
スが実行されていることを表している。

【００９１】次に本実施例での具体的な書き込み処理に
ついて説明する。図２１に書き込み時の処理手順を示
す。まず、Ｓ１７１において上位計算機から送られてき
たデータをバッファメモリ７に転送する。次にＳ１７２
において上位計算機がアクセスする論理ブロックアドレ
スが第１のテーブル４１に存在するかどうかをチェック
する。

【００９２】存在している場合、データの書き換えとい
う形になるため、前回書かれたデータがＦＲＡＭ領域５
１とフラッシュメモリ領域５２のどちらに存在している
かをＳ１７３において調べる。ＦＲＡＭ領域５１にデー
タが存在した場合は、Ｓ１７８でＦＲＡＭ実ブロックア
ドレスへバッファメモリ７のデータを書き込む（消去は
必要ない）。フラッシュメモリ領域５２に存在した場合
はポインタレジスタ９が示す実ブロックアドレスへの書
き込み処理を行う。

【００９３】次に上位計算機がアクセスする論理ブロッ
クアドレスが第１のテーブル４１に存在しなかった場合
は、その論理ブロックアドレスへの初回アクセスとなる
ため、まずＳ１７４においてＦＲＡＭ領域５２に空きエ
リアがあるかどうかを調べる。具体的には、図１９のよ
うな構成の第２のテーブル４２においてＦＲＡＭ領域で
“データ無し”の情報を持つ実ブロックをサーチする。
ＦＲＡＭ領域５１が全て使用中の場合はＳ１７５におい
てフラッシュメモリへのアクセスとなる。ＦＲＡＭ領域
５１の中で空きブロックが存在すればＳ１７６におい
て、その実ブロックアドレスへバッファメモリ７のデー
タを書き込む。次にＳ１７７においては、その書き込ま
れたＦＲＡＭのブロック情報を第２のテーブル４２にお
いて“データ有り”とする。

【００９４】次にＳ１７９においては、上記いずれかの
書き込みが終了した後に、図２０に示すような第３のテ
ーブル４３における上位計算機がアクセスした論理ブロ
ックアドレスに対応する領域の書き換え回数をインクリ
メントする。ここで、書き換え回数が多い論理ブロック
アドレスというのはアクセスする回数が多いということ
である。よって書き換え回数が多い論理ブロックアドレ
スはフラッシュメモリ領域５２に置いておくよりもＦＲ
ＡＭ領域５１に置いておく方がよい。これは、書き換え
回数によるメモリチップの寿命がフラッシュメモリより
もＦＲＡＭの方が遙に長く、アクセスが高速であるから
である。

【００９５】そこでＳ１８０とＳ１８１において書き込
み処理ごとにそれぞれフラッシュメモリ領域の中で最も
書き換え回数の多い論理ブロックアドレスとＦＲＡＭ領
域の中で最も書き換え回数の少ない論理ブロックアドレ
スをサーチし、Ｓ１８２においてＦＲＡＭ領域の最小書
き換え回数の論理ブロックアドレスよりもフラッシュメ
モリ領域の最大書き換え回数の論理ブロックアドレスの
方が書き換え回数が大きい場合は、Ｓ１８３においてお
互いの実ブロック内のデータを入れ替える。さらに入れ
替えを行った場合、第１のテーブル４１の内容を更新し
ておく。入れ替えが必要ない場合は、何もせず書き込み
処理を終了する。

【００９６】このような処理を実行することにより、常
にＦＲＡＭ領域に書き換え回数の多い論理ブロックアド
レスが格納され、これにより半導体ディスクの装置寿命
を延ばすことが可能になるとともに、アクセスの平均速
度を高速にすることができる。

【００９７】また、上記の実施例では、第３のテーブル
にて書き換え回数の管理を行った例であるが、ほとんど
のシステムにおいてディスクの管理エリア（ＤＯＳのＦ
ＡＴ領域等）に対応する領域への書き換え頻度が多いこ
とから、第３のテーブルを用いずにディスクの管理エリ
アに対応する領域がＦＲＡＭ領域にマッピングされるよ
うにメモリを構成することで上記の実施例と同様の効果
を得ることが可能となる。

【００９８】

【発明の効果】本発明は前述のように、第１のテーブル
と第２のテーブルとを設けることにより、消去された所
を検索して直ちにデータを書き込むことができ、そのた
め従来提案されたものよりも迅速にデータの書き込みが
可能で効率の向上を図かることができ、さらに、ポイン
タレジスタを設け、あらかじめデータ書込み先の実ブロ
ックアドレスを設定しておくことにより、より迅速にデ
ータを書込むことも可能となる。

【００９９】また、データ記憶部を書き込み可能回数の
異なる２つの不揮発性メモリで構成し、書き込み頻度の
多いセクタを書き込み可能回数が大である不揮発性メモ
リへ格納するといった構成により、フラッシュメモリ等
の書き換え回数の制限のあるメモリ素子を用いても大容
量で、しかも装置寿命の長いファイル装置を実現可能と
なるといった利点を有している。

【０１００】また、ポインタレジスタに設定されるデー
タ書込み先の実ブロックアドレスを任意に設定可能な構
成にすることにより、特定の実ブロックアドレスに対す
る書込みの集中を避けることができ装置寿命を延ばすこ
とが可能となるといった利点を有している。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る半導体ディスクの構
成を示すブロック図である。

【図２】第１テーブルの構成図である。

【図３】第２テーブルの構成図である。

【図４】データ読み出し処理を示すフローチャートであ
る。

【図５】データ書き込み処理を示すフローチャートであ
る。

【図６】データ消去処理を示すフローチャートである。

【図７】データ消去処理を示すフローチャートである。

【図８】データ消去処理を示すフローチャートである。

【図９】本発明の第２実施例に係る半導体ディスクの構
成を示すブロック図である。

【図１０】データ書き込み処理を示すフローチャートで
ある。

【図１１】ポインタレジスタの更新処理を示すフローチ
ャートである。

【図１２】データ読み出し処理を示すフローチャートで
ある。

【図１３】データ読み出し処理を示すフローチャートで
ある。

【図１４】データ消去の検証処理を示すフローチャート
である。

【図１５】データ書き込み処理を示すフローチャートで
ある。

【図１６】フラッシュメモリのブロック構成を示す図で
ある。

【図１７】消去準備処理を示すフローチャートである。

【図１８】本発明の第３実施例に係る半導体ディスクの
構成を示すブロック図である。

【図１９】第２のテーブルの構成図である。

【図２０】第３のテーブルの構成図である。

【図２１】データ書き込み処理を示すフローチャートで
ある。

【符号の説明】

１ 半導体ディスク ２ マイコン ３ Ｉ／Ｆコントローラ ４ ワークメモリ ５ データ記憶部 ６ メモリコントローラ ７ バッファメモリ ８ レジスタ操作部 ９ ポインタレジスタ ４１ 第１のテーブル ４２ 第２のテーブル ４３ 第３のテーブル ５１ ＦＲＡＭ ５２ フラッシュメモリ １０１，１１１ アドレスバス １０２，１１２ データバス １０３，１１３ 制御信号バス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 虫明 弘行 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内 (72)発明者 長野 昌幸 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内

Claims (18)

【特許請求の範囲】
1. 【請求項１】 電気的に書き込みが可能な不揮発性メモ
   リからなるデータ記憶部と、 前記データ記憶部に対する制御を行う制御手段と、 接続される上位計算機とデータの入出力を行う入出力手
   段とで構成され、一定のブロック単位で上位計算機から
   論理ブロックアドレス指定でデータアクセスが実行され
   る半導体メモリ装置において、 前記上位計算機からアクセス時に指定される論理ブロッ
   クアドレスを前記データ記憶部の実メモリ空間上の実ブ
   ロックアドレスに変換する第１のテーブルと、 前記実ブロックアドレスに対応してその実ブロックアド
   レス内のデータの状態を管理する第２のテーブルとを備
   えることを特徴とする半導体メモリ装置。
2. 【請求項２】 請求項１記載において、前記データ記憶
   部へのデータ書込み時における書込み可能な実ブロック
   アドレスを格納しているポインタレジスタと、 前記ポインタレジスタに対しデータ書込み時における書
   込み先実ブロックアドレスを設定するレジスタ操作部と
   を備えていることを特徴とする半導体メモリ装置。
3. 【請求項３】 請求項１記載において、前記論理ブロッ
   クへの書き込み回数を格納する第３のテーブルを備えた
   ことを特徴とする半導体メモリ装置。
4. 【請求項４】 請求項１記載において、論理ブロックア
   ドレスが示すアドレス空間より実ブロックアドレスが示
   すアドレス空間のほうが大きいことを特徴とする半導体
   メモリ装置。
5. 【請求項５】 請求項１記載において、第２のテーブル
   の内容が対応する実ブロックの状態である、空きブロッ
   ク，データ格納済みブロック，消去可能ブロックの少な
   くとも３つの状態を表すコードを格納していることを特
   徴とする半導体メモリ装置。
6. 【請求項６】 請求項１記載において、前記データ記憶
   部が少なくとも１つのアクセスブロックを含む消去ブロ
   ック単位で消去ができる不揮発性メモリで構成されてい
   ることを特徴とする半導体メモリ装置。
7. 【請求項７】 請求項６記載において、前記データ記憶
   部を構成する不揮発性メモリがフラッシュ型ＥＥＰＲＯ
   Ｍであることを特徴とする半導体メモリ装置。
8. 【請求項８】 請求項３記載において、前記第１のテー
   ブル、第２のテーブルならびに第３のテーブルの少なく
   ともいずれか１つのテーブルが、データ記憶部の不揮発
   性メモリより書き換え可能回数が大で、バイト単位で書
   き込み、又は消去可能な不揮発性メモリに格納されてい
   ることを特徴とする半導体メモリ装置。
9. 【請求項９】 請求項８記載において、前記テーブルを
   格納する不揮発性メモリがＦＲＡＭであることを特徴と
   する半導体メモリ装置。
10. 【請求項１０】 請求項１記載において、前記データ記
    憶部が少なくとも１つのアクセスブロックを含む消去ブ
    ロック単位で消去ができる第１の不揮発性メモリと、書
    き換え可能回数が前記第１の不揮発性メモリより大で、
    アクセスブロックもしくはアクセスブロック以下のバイ
    ト単位で書き込み、又は消去可能な第２の不揮発性メモ
    リで構成され、 オペレーティングシステムの管理するデータ領域を第１
    の不揮発性メモリに格納し、ＦＡＴ，ディレクトリ等の
    ファイル管理領域を第２の不揮発性メモリに格納するこ
    とを特徴とする半導体メモリ装置。
11. 【請求項１１】 請求項３記載において、前記データ記
    憶部が少なくとも１つのアクセスブロックを含む消去ブ
    ロック単位で消去ができる第１の不揮発性メモリと、書
    き換え可能回数が前記第１の不揮発性メモリより大で、
    アクセスブロックもしくはアクセスブロック以下のバイ
    ト単位で書き込み、又は消去可能な第２の不揮発性メモ
    リで構成され、 前記第３のテーブルに格納される論理ブロックアドレス
    への書き込み回数の多いブロックから前記第２の不揮発
    性メモリに格納し、前記第２の不揮発性メモリに格納で
    きない残りのブロックを第１不揮発性メモリに格納する
    ことを特徴とする半導体メモリ装置。
12. 【請求項１２】 請求項１０または請求項１１記載にお
    いて、前記第１の不揮発性メモリがフラッシュ型ＥＥＰ
    ＲＯＭで、第２の不揮発性メモリがＦＲＡＭであること
    を特徴とする半導体メモリ装置。
13. 【請求項１３】 電気的に書き込みが可能で、かつ所定
    の単位で電気的に消去が可能な不揮発性メモリからなる
    データ記憶部と、 前記データ記憶部に対する制御を行う制御手段と、 接続される上位計算機とデータの入出力を行う入出力手
    段と前記上位計算機からアクセス時に指定される論理ブ
    ロックアドレスを前記データ記憶部の実メモリ空間上の
    実ブロックアドレスに変換する第１のテーブルと、 前記実ブロックアドレスに対応して、その実ブロックア
    ドレス内のデータの状態を管理する第２のテーブルとか
    ら構成され、一定のブロック単位で上位計算機から論理
    ブロックアドレス指定でデータアクセスを実行する半導
    体メモリ装置の制御方法において、 前記上位計算機によるデータ読み出し処理時には、前記
    第１のテーブルにより論理ブロックアドレスを実ブロッ
    クアドレスに変換するステップと、変換した実ブロック
    から読み出したデータを上位計算機に転送するステップ
    を有し、 前記上位計算機からのデータ書き込み処理時には、前記
    第２のテーブルよりデータの書き込み可能な空きブロッ
    クを検索するステップと、その空きブロックへデータを
    書き込むステップと、データを書き込んだブロックの実
    ブロックアドレスを第１のテーブルに書き込むことによ
    り実ブロックアドレスと論理ブロックアドレスの対応ず
    けを行うステップと、上記一連のデータ書き込み処理と
    は独立してデータを消去するステップを有していること
    を特徴とする半導体メモリ装置の制御方法。
14. 【請求項１４】 電気的に書き込みが可能で、かつ所定
    の単位で電気的に消去が可能な不揮発性メモリからなる
    データ記憶部と、 前記データ記憶部に対する制御を行う制御手段と、 接続される上位計算機とデータの入出力を行う入出力手
    段と前記上位計算機からアクセス時に指定される論理ブ
    ロックアドレスを前記データ記憶部の実メモリ空間上の
    実ブロックアドレスに変換する第１のテーブルと、 前記実ブロックアドレスに対応して、その実ブロックア
    ドレス内のデータの状態を管理する第２のテーブルと前
    記データ記憶部上の書き込み可能な実ブロックアドレス
    を格納しているポインタレジスタとを備える半導体メモ
    リ装置の制御方法において、 前記上位計算機からのデータ書き込み処理時に、前記デ
    ータ記憶部の特定の実ブロックアドレスに書き込みが集
    中しないように前記ポインタレジスタに対して設定する
    実ブロックアドレスをデータ書き込み毎に順次変えてい
    くステップを有することを特徴とする半導体メモリ装置
    の制御方法。
15. 【請求項１５】 電気的に書き込みが可能で、かつ所定
    の単位で電気的に消去が可能な不揮発性メモリでデータ
    記憶部が構成され、一定のブロック単位で上位計算機か
    ら論理ブロックアドレス指定でデータアクセスがされる
    半導体メモリ装置の制御方法において、 前記データ記憶部が複数のメモリで構成され、前記上位
    計算機からのデータアクセスに対して所望のデータが格
    納されているメモリについてのデータアクセス処理と、
    それとは別のメモリに対する消去対象ブロックの消去処
    理とが同時に行えることを特徴とする半導体メモリ装置
    の制御方法。
16. 【請求項１６】 電気的に書き込みが可能で、かつ所定
    の単位で電気的に消去が可能な不揮発性メモリでデータ
    記憶部が構成され、一定のブロック単位で上位計算機か
    ら論理ブロックアドレス指定でデータアクセスがされる
    半導体メモリ装置の制御方法において、 前記データ記憶部の消去ブロック単位が読み出しおよび
    書き込みが可能なアクセスブロック単位よりも大きく、
    その消去ブロックサイズ内に複数の前記アクセスブロッ
    クが存在し、 無効なアクセスブロックの数が消去ブロックサイズ内の
    予め定められたしきい値以上になった場合に、その消去
    ブロック内に存在する有効なアクセスブロックを他のブ
    ロックへ移動させた後、前記消去ブロックの消去処理を
    行うことを特徴とする半導体メモリ装置の制御方法。
17. 【請求項１７】 請求項１６記載において、前記しきい
    値が前記データ記憶部における空きブロックの総数に応
    じて変更可能であることを特徴とする半導体メモリ装置
    の制御方法。
18. 【請求項１８】 電気的に書き込みが可能で、かつ少な
    くとも１つのアクセスブロックを含む消去ブロック単位
    で消去ができる第１の不揮発性メモリと、書き換え可能
    回数が前記第１の不揮発性メモリより大で、アクセスブ
    ロックもしくはアクセスブロック以下のバイト単位で書
    き込み、又は消去可能な第２の不揮発性メモリとからな
    るデータ記憶部と、 前記データ記憶部に対する制御を行う制御手段と、 接続される上位計算機とデータの入出力を行う入出力手
    段と、 前記上位計算機からアクセス時に指定される論理ブロッ
    クアドレスを前記データ記憶部の実メモリ空間上の実ブ
    ロックアドレスに変換する第１のテーブルと、 前記実ブロックアドレスに対応して、その実ブロックア
    ドレス内のデータの状態を管理する第２のテーブルと、 前記論理アドレス単位の書き込み回数を格納する第３の
    テーブルとで構成される半導体メモリ装置の制御方法に
    おいて、 前記第３のテーブルに格納される論理ブロックアドレス
    に対する書き換え回数の多いブロックから前記第２の不
    揮発性メモリに格納し、前記第２の不揮発性メモリに格
    納できない残りブロックを第１の不揮発性メモリに格納
    するステップを有することを特徴とする半導体メモリ装
    置の制御方法。