JPH07221274A - 化合物半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 信頼性の高い化合物半導体装置およびその製
造方法を提供する。 【構成】 この化合物半導体装置は半導体基板１０上の
第１の領域ＲＥ１にＨＢＴが、第２の領域ＲＥ２にＨＥ
ＭＴが形成されている。ＨＢＴは、半導体基板１０上に
バッファー層２０、コレクタ層３０ａ、ベース層４０
１、エミッタ層５０ａおよびエミッタコンタクト層６０
ｃが順次積層されることにより構成されている。そし
て、コレクタ層３０ａはその一部領域が厚み方向に僅か
に除去されてこれの内部表面が露出している。そして、
このコレクタ層３０ａの露出面上にはコレクタ電極７０
が、ベース層４０１の露出面上にベース電極９０が、エ
ミッタコンタクト層６０ｃ上にはエミッタ電極８０がオ
ーミック接触を保持して形成されている。ＨＥＭＴは、
バッファー層２０をＨＢＴとの共通層として、この上の
第１電子供給層３０ｂ、チャネル層４０ｂおよび第２電
子供給層５０ｂを順次積層することにより形成されてい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はヘテロバイポーラトラン
ジスタ（ＨＢＴ）と高電子移動度トランジスタ（ＨＥＭ
Ｔ）とが同一基板上に形成された化合物半導体装置およ
びその製造方法に関する。

【０００２】

【従来の技術】ヘテロバイポーラトランジスタ（ＨＢ
Ｔ）は消費電力は大きいが電流駆動能力に優れたデバイ
スであり、一方、高電子移動度トランジスタ（ＨＥＭ
Ｔ）は電流駆動能力は小さいが消費電力が少ないデバイ
スであることが知られている。そこで、これらのＨＢＴ
とＨＥＭＴとを同一基板上に形成することで低消費電力
で高速動作が可能な大規模集積回路を実現しようとする
試みがなされている。このような集積化をおこなったデ
バイスとして「板倉啓二郎ら、電子情報通信学会誌Ｅ
Ｄ８９−７６ ＰＰ．８３」に開示されている技術があ
る。このデバイスは、ＧａＡｓ／ＧａＡｌＡｓ系のＨＢ
ＴとＨＥＭＴとをモノシリックに形成することにより、
低消費電力、且つ高速、高負荷駆動力の論理ゲートを実
現したものである。

【０００３】そして、この論理ゲートの基本構成は、コ
ンタクト層上にｎｐｎＨＢＴを形成するとともにこれと
同一のコンタクト層下に電子供給層を有するＨＥＭＴを
形成することとしたものである。

【０００４】

【発明が解決しようとする課題】しかしながら、この論
理ゲートの基本構成では、ＨＢＴとＨＥＭＴとの段差が
大きく、これらのデバイスの間に配線や絶縁膜（パッシ
ベーション膜）を形成する際のステップカバレージが悪
くなり、配線切れのおそれがある。しかも、同文献の論
理ゲートの構成ではＧａＡｌＡｓを含むＨＥＭＴ領域上
にＨＢＴを形成しているため、ＨＢＴを構成するＧａＡ
ｓ層等の結晶性が悪く、ベース内での再結合電流が増加
して動作特性が劣化する等の問題があった。

【０００５】また、同文献のように選択エッチングを利
用してＨＥＭＴ領域上のエピタキシャル層を除去する製
造方法においては、ＡｌＩｎＡｓ／ＩｎＧａＡｓ系のエ
ッチングが良好に行えず、エッチングのばらつきにより
ＨＥＭＴの特性がばらつくという問題があった。

【０００６】本発明はこのような問題に鑑みてなされた
ものであり、配線の形成時においても断線のおそれがな
く、また、選択エッチングの組み合わせが悪い場合でも
ＨＥＭＴの特性が劣化しない化合物半導体装置およびそ
の製造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】このような問題を解決す
るため、本発明は同一基板上の第１の領域に形成された
ｎｐｎヘテロバイポーラトランジスタ（ＨＢＴ）と第２
の領域に形成された高電子移動度トランジスタ（ＨＥＭ
Ｔ）とを備える化合物半導体装置を対象とするものであ
り、（Ａ）ｎｐｎヘテロバイポーラトランジスタは、基
板上の第１の領域に形成された第１のｎ型化合物半導体
層と、第１のｎ型化合物半導体層上に形成されたｐ型化
合物半導体層と、ｐ型化合物半導体層上に形成された第
２のｎ型化合物半導体層とを有し、第１または第２のｎ
型化合物半導体層の少なくともいずれか１層はｐ型化合
物半導体層よりも広いエネルギーバンドギャップを有
し、（Ｂ）高電子移動度トランジスタは、第１のｎ型化
合物半導体層と略等しい厚みを有して、基板上の第２の
領域に形成された第３のｎ型化合物半導体層と、第３の
ｎ型化合物半導体層上に形成された化合物半導体チャネ
ル層と、化合物半導体チャネル層上に形成された第４の
ｎ型化合物半導体層とを有し、第３のｎ型化合物半導体
層または第４のｎ型化合物半導体層は、化合物半導体チ
ャネル層よりも広いエネルギーバンドギャップを有して
電子供給層を形成することを特徴とする。

【０００８】そして、このような化合物半導体装置は、
電気伝導度の低い同一基板上にＨＢＴとＨＥＭＴとを形
成することによって得られる。すなわち、本発明に係る
化合物半導体装置の製造方法は、ＨＢＴがエミッタアッ
プの構成を有する場合には、基板上の第１の領域におい
てヘテロバイポーラトランジスタのコレクタ層となるべ
き第１のｎ型化合物半導体共通層を、基板上の第１およ
び第２の領域を含む共通領域に形成する第１の工程と、
第２の領域において高電子移動度トランジスタの化合物
半導体チャネル層となるべきアンドープ化合物半導体共
通層を、第１のｎ型化合物半導体共通層上の共通領域に
形成する第２の工程と、アンドープ化合物半導体共通層
上の第１の領域内の所定の領域にｐ型不純物となるイオ
ンを注入してヘテロバイポーラトランジスタのベース層
を形成する第３の工程と、アンドープ化合物半導体共通
層よりもエネルギーバンドギャップが広く、かつ、第１
の領域においてヘテロバイポーラトランジスタのエミッ
タ層となり、第２の領域において高電子移動度トランジ
スタの電子供給層となるべき第２のｎ型化合物半導体共
通層を、このアンドープ化合物半導体共通層上の共通領
域に形成する第４の工程と、第２のｎ型化合物半導体共
通層から基板方向へのメサエッチングまたはイオン注入
を行うことにより、第１の領域と第２の領域を電気的に
分離する第５の工程とを具備することとした。

【０００９】また、このような化合物半導体装置のＨＢ
Ｔがコレクタアップの構成を有する場合には、この化合
物半導体装置の製造方法は、基板上の第１の領域におい
てヘテロバイポーラトランジスタのエミッタ層となり、
第２の領域において高電子移動度トランジスタの電子供
給層となるべき第２のｎ型化合物半導体共通層を、基板
上の第１および第２の領域を含む共通領域に形成する第
１の工程と、第２のｎ型化合物半導体共通層よりもエネ
ルギーバンドギャップが狭く、かつ、第２の領域におい
て、高電子移動度トランジスタの化合物半導体チャネル
層となるべきアンドープ化合物半導体共通層を、第２の
ｎ型化合物半導体共通層上の共通領域に形成する第２の
工程と、アンドープ化合物半導体層上の第１の領域内の
所定の領域にｐ型不純物となるイオンを注入してヘテロ
バイポーラトランジスタのベース層を形成する第３の工
程と、第１の領域においてヘテロバイポーラトランジス
タのコレクタ層となるべき第１のｎ型化合物半導体共通
層を、アンドープ化合物半導体共通層上の共通領域に形
成する第４の工程と、第１のｎ型化合物半導体共通層か
ら基板方向へのメサエッチングまたはイオン注入を行う
ことにより、第１の領域と第２の領域を電気的に分離す
る第５の工程とを具備することとした。

【００１０】

【作用】本発明の化合物半導体装置は、同一基板上にｎ
ｐｎヘテロバイポーラトランジスタ（ＨＢＴ）と高電子
移動度トランジスタ（ＨＥＭＴ）とを形成したものであ
る。そして、このＨＢＴの第１のｎ型化合物半導体層、
ｐ型化合物半導体層および第２のｎ型化合物半導体層
は、それぞれＨＢＴのエミッタ、ベースおよびコレク
タ、または、コレクタ、ベース、エミッタとして機能す
る。そして、このＨＢＴは、その第１のｎ型化合物半導
体層または第２のｎ型化合物半導体層のエネルギーバン
ドギャップがｐ型化合物半導体層よりも広いので、エミ
ッタとベース間のポテンシャル障壁によってエミッタ注
入効率を増加させて高速高利得な動作を行うことができ
る。

【００１１】また、このＨＥＭＴは、化合物半導体チャ
ネル層と第３または第４ｎ型化合物半導体層から構成さ
れる電子供給層とを有しており、これらの界面に生じる
２次元電子ガスを高速に伝搬させるとともに、低消費電
力で駆動させることができる。

【００１２】そして、ＨＥＭＴの第３のｎ型化合物半導
体層は、ＨＢＴの第１のｎ型化合物半導体層と略等しい
厚みを有しているので、ＨＥＭＴの化合物半導体チャネ
ル層とＨＢＴのベースとなるｐ型化合物半導体層とは、
基板から同じ間隔だけ離隔して形成されることとなる。
従って、これらのＨＥＭＴとＨＢＴとを配線を設置して
電気的に結合させて論理回路を実現する場合には、これ
らの段差が小さくてすみステップカバレージを良好に保
持することができる。

【００１３】また、第２のｎ型化合物半導体層をヘテロ
バイポーラトランジスタのコレクタ層として用いた場合
には、エミッタの濃度を下げてエミッタ接合容量を低下
させるとともにコレクタの面積を減少させることができ
るので、コレクタ接合容量を低下させてかかるＨＢＴの
遮断周波数を増加させることができる。

【００１４】また、前記基板は、化合物基板上に形成さ
れた化合物半導体バッファー層を含むこととすれば、こ
の層の上に形成される層の結晶性を良好に保持すること
ができる。なお、この基板はバイポーラトランジスタに
使用されるコレクタ埋め込み層等を含むことを許容し、
また、上記ＨＢＴおよびＨＥＭＴと構成する化合物半導
体層は、それぞれが構成材料の組成を格子整合のために
変化させたグレーデッド領域を含むことを許容しうる。

【００１５】さらに、第３のｎ型化合物半導体層および
第４のｎ型化合物半導体層の双方が、化合物半導体チャ
ネル層よりも広いエネルギーバンドギャップを有して電
子供給層を形成することとすれば、、２次元電子ガスを
化合物半導体チャネル層と２層のｎ型電子供給層との２
界面に発生させることができるので、かかるＨＥＭＴの
電流密度を増加させることができる。

【００１６】また、このような化合物半導体装置の製造
方法によれば、ＨＢＴがエミッタアップの構成を有する
場合には、まず、第１の工程により、例えばＭＢＥ法や
ＭＯＶＰＥ法等の成膜技術を用いて基板上の第１の領域
においてヘテロバイポーラトランジスタのコレクタ層と
なるべき第１のｎ型化合物半導体共通層を、基板上の第
１および第２の領域を含む共通領域に形成し、つづいて
第２の工程により、第２の領域において高電子移動度ト
ランジスタの化合物半導体チャネル層となるべきアンド
ープ化合物半導体共通層を、第１のｎ型化合物半導体共
通層上の共通領域に形成する。

【００１７】しかる後、第３の工程によりアンドープ化
合物半導体共通層上の第１の領域内の所定の領域にｐ型
不純物となるイオンを注入してヘテロバイポーラトラン
ジスタのベース層を形成し、第４の工程によりアンドー
プ化合物半導体共通層よりもエネルギーバンドギャップ
が広く、かつ、第１の領域においてヘテロバイポーラト
ランジスタのエミッタ層となり、第２の領域において高
電子移動度トランジスタの電子供給層となるべき第２の
ｎ型化合物半導体共通層を、このアンドープ化合物半導
体共通層上の共通領域に形成する。

【００１８】最後に、第５の工程により第２のｎ型化合
物半導体共通層から基板方向へのメサエッチングまたは
イオン注入を行うことにより、第１の領域と第２の領域
を電気的に分離することにより係る化合物半導体装置を
製造することができる。

【００１９】また、このような化合物半導体装置のＨＢ
Ｔがコレクタアップの構成を有する場合には、まず、第
１の工程により、基板上の第１の領域においてヘテロバ
イポーラトランジスタのエミッタ層となり、第２の領域
において高電子移動度トランジスタの電子供給層となる
べき第２のｎ型化合物半導体共通層を、基板上の第１お
よび第２の領域を含む共通領域に形成する。

【００２０】そして、第２の工程により第２のｎ型化合
物半導体共通層よりもエネルギーバンドギャップが狭
く、かつ、第２の領域において、高電子移動度トランジ
スタの化合物半導体チャネル層となるべきアンドープ化
合物半導体共通層を、第２のｎ型化合物半導体共通層上
の共通領域に形成する。

【００２１】次に、第３の工程によりアンドープ化合物
半導体層上の第１の領域内の所定の領域にｐ型不純物と
なるイオンを注入してヘテロバイポーラトランジスタの
ベース層を形成し、第４の工程により第１の領域におい
てヘテロバイポーラトランジスタのコレクタ層となるべ
き第１のｎ型化合物半導体共通層を、アンドープ化合物
半導体共通層上の共通領域に形成する。

【００２２】最後に、第５の工程により第１のｎ型化合
物半導体共通層から基板方向へのメサエッチングまたは
イオン注入を行うことにより、第１の領域と第２の領域
を電気的に分離することにより本発明に係る化合物半導
体装置を製造することができる。

【００２３】

【実施例】以下、添付した図面に基づいて本発明に係る
化合物半導体装置について説明する。なお、同一要素に
は同一符号を用いることとし、重複する説明は省略す
る。

【００２４】まず、本発明に係る第１実施例の化合物半
導体装置の構造について説明する。図１は、第１実施例
に係る化合物半導体装置の構造を説明するための断面構
成図である。この化合物半導体装置は半導体基板１０上
の第１の領域ＲＥ１にＨＢＴが、第２の領域ＲＥ２にＨ
ＥＭＴが形成されている。ＨＢＴは、半導体基板１０上
に厚さ５０００オングストロームのバッファー層２０、
厚さ１０００オングストロームでキャリア濃度１×１０
¹⁸／ｃｍ³ のコレクタ層３０ａ、厚さ１５０オングスト
ロームで不純物濃度１×１０²¹／ｃｍ³ のベース層４０
１、厚さ１０００オングストロームでキャリア濃度１×
１０¹⁸／ｃｍ³ のエミッタ層５０ａおよび高濃度のエミ
ッタコンタクト層６０ｃが順次積層されることにより構
成されている。そして、コレクタ層３０ａはその一部領
域が厚み方向に僅かに除去されてこれの内部表面が露出
している。そして、このコレクタ層３０ａの露出面上に
はコレクタ電極７０が、オーミック接触を保持して形成
されている。また、これと同様にベース層４０１もその
一部領域露出しており、この露出面上にベース電極９０
が、エミッタコンタクト層６０ｃ上にはエミッタ電極８
０がオーミック接触を保持して形成されている。

【００２５】一方、ＨＥＭＴは、バッファー層２０をＨ
ＢＴとの共通層として、この上に厚さ１０００オングス
トロームでキャリア濃度１×１０¹⁸／ｃｍ³ の第１電子
供給層３０ｂ、厚さ１５０オングストロームで不純物濃
度１×１０¹⁵／ｃｍ³ 以下のチャネル層４０ｂおよび厚
さ１０００オングストロームでキャリア濃度１×１０¹⁸
／ｃｍ³ の第２電子供給層５０ｂを順次積層することに
より形成されている。そして、第２電子供給層５０ｂは
一部領域がその厚み方向に僅かに（約５００オングスト
ローム）除去されて、この除去により露出した面にゲー
ト電極１１０がショットキー接触を保持して形成されて
いる。また、第２電子供給層５０ｂ上にはゲート電極１
１０を挟んでソースコンタクト層６０ａおよびドレイン
コンタクト層６０ｂが形成されており、これらの上には
ソース電極１００およびドレイン電極１２０がオーミッ
ク接触を保持してそれぞれ形成されている。

【００２６】また、コレクタ電極７０とソース電極１０
０とは絶縁膜１３０を介して蒸着された配線（Ｔｉ／Ｐ
ｔ／Ａｕ）１４０によって電気的に接続されている。な
お、本実施例では、簡単のためコレクタ電極７０とソー
ス電極１００のみを接続した構成としてあるが、これら
を集積回路用の論理回路に適用しようとする場合には、
前記文献に記載した論理回路を実現するように適宜接
続されることが望ましい。

【００２７】そして、各層は同図中に示したような材料
から構成される。すなわち、半導体基板１０は半絶縁性
のＧａＡｓ、バッファー層２０はこの上に形成される層
の結晶性を良好に保つために形成されたＧａＡｓ、コレ
クタ層３０ａおよびチャネル層４０ｂはｎ型のＧａＡ
ｓ、ベース層４０１はＩｎＧａＡｓ（Ｉｎ＝０．５）、
チャネル層４０ｂはノンドープ（アンドープ：キャリア
濃度１×１０¹⁵／ｃｍ³以下）のＩｎＧａＡｓ、エミッ
タ層５０ａおよび第２電子供給層５０ｂはｎ型のＡｌＧ
ａＡｓ層、コンタクト層６０ａ〜ｃは高濃度ｎ型ＧａＡ
ｓである。

【００２８】そして、このような材料から構成されるこ
ととすると、エミッタ層５０ａのエネルギーバンドギャ
ップはベースのそれよりも広くなり、ＨＢＴを構成する
ことができる。なお、本実施例の構成によれば、コレク
タ層３０ａのエネルギーバンドギャップもベースのそれ
よりも広く設定されることとしてある。なお、各オーミ
ック接触を保持している電極７０，８０，９０，１０
０，１２０は、ＡｕＧｅ／Ｎｉから構成されており、シ
ョットキー接触を保持している電極１１０はＴｉ／Ｐｔ
／Ａｕから構成されることとしてある。また、チャネル
層４０ｂのエネルギーバンドギャップは第２電子供給層
５０ｂよりも狭いので、ＨＥＭＴを構成することができ
る。ここで、このＨＥＭＴではチャネル層４０ｂのエネ
ルギーバンドギャップも第１電子供給層３０ｂよりも狭
く設定されているので、これらの界面でも２次元電子を
生成してＨＥＭＴを構成することとしてある。

【００２９】そして、この様にチャネル層４０ｂとベー
ス層４０１とを半導体基板１０から等しい距離だけ離隔
して形成することにより、ＨＥＭＴとＨＢＴとの段差
（各電極間の段差）を小さくすることができ、配線１４
０のステップカバレージを改善することができる。これ
により、配線１４０が電界の集中などの不都合な要因に
より断線する恐れを低減することができる。

【００３０】次に本実施例の化合物半導体装置の作用に
ついて説明する。このＨＢＴは、エミッタ層５０ａとベ
ース層４０１との間に順方向電圧、ベースとコレクタ層
３０ａとの間に逆方向電圧を印加することによりＨＢＴ
として動作する。そして、エミッタ層５０ａのエネルギ
ーバンドギャップはベース層４０１のそれよりも広いの
で、これらの間のポテンシャル障壁によりベース層４０
１からエミッタ層５０ａへの逆方向注入電流を減少さ
せ、エミッタ注入効率を増加させて高速利得な動作を実
現できる。

【００３１】また、このＨＥＭＴは、Ｄモードで動作す
るように設計してあり、ソース電極１００とドレイン電
極１２０間に駆動電圧を印加するとともにゲート電極１
１０に負電圧を印加することにより、第１電子供給層３
０ｂとチャネル層４０ｂおよび第２電子供給層５０ｂと
チャネル層４０ｂとの界面に発生した２次元電子ガス濃
度を減少させてソース電極１００とドレイン電極１２０
間を流れる２次元電子ガスの量を制御する。このような
ＨＥＭＴは空間電荷の影響を受けることなく２次元電子
が走行するので、高速かつ低消費電力で動作することが
できる。

【００３２】次に、この化合物半導体装置の製造方法に
ついて添付図面の図１〜８を用いて説明する。なお、各
層はこれを構成する材料元素（Ｇａ，Ａｓ，Ｉｎ）をＭ
ＢＥ（分子線エピタキシャル）法のソースとして用いて
形成した。まず、図１に示すようにＭＢＥ法により半導
体基板１０上にバッファー層２０、第１広バンドギャッ
プ層３０および狭バンドギャップ層４０を順次積層す
る。なお、狭バンドギャップ層４０の層厚は約１５０オ
ングストロームとしたが、これは、この狭バンドギャッ
プ層４０とこの上に形成される層の結晶性を良好に保持
する観点から、さらには、この狭バンドギャップ層４０
は図１に示したＨＥＭＴの基板側の２次元電子ガス生成
のための層として機能するのでここに生じる電界強度保
持の観点から３００オングストローム以下とすることが
望ましい。

【００３３】次に，図２に示すように第１広バンドギャ
ップ層３０上にフォトレジスト１００を塗布／露光（パ
ターニング）して、図１の第１領域ＲＥ１の所定の領域
のフォトレジスト１００を剥離させる。しかる後、この
所定の領域にイオン注入法によりＢｅ⁺ を１０ｋｅＶで
１×１０¹⁴／ｃｍ² 注入して不純物濃度１×１０²¹／ｃ
ｍ³ のｐ型ベース層４０１を形成する。なお、このｐ型
の不純物としてＣ⁺ を用い、これを１５〜２０ｋｅＶで
１×１０¹⁴／ｃｍ² 注入して不純物濃度１×１０²¹／ｃ
ｍ³ のｐ型ベース層４０１を形成することとしてもよ
い。これにより、ＣのＧａＡｓおよびＩｎＧａＡｓ中で
の拡散係数は極めて小さいので、不純物濃度分布の浅い
ベース層４０１を形成することができる。

【００３４】この後、狭バンドギャップ層４０上に第２
広バンドギャップ層５０およびキャップ層６０を順次成
長させる（図４参照）。この際、ベース層４０１内の不
純物の熱処理も同時に行ってこの不純物を活性化させ
る。なお、この活性化は第２広バンドギャップ層５０の
成長前にＲＴＡ（８５０℃、２秒）により行うこととし
てもよい。次に、第２広バンドギャップ層５０上に図示
しないフォトレジストを塗布／露光（パターニング）し
て、この上から図１の第１領域ＲＥ１と第２領域ＲＥ２
との間の領域を電気伝導の低いバッファー層２０までエ
ッチングする。しかる後、このフォトレジストを剥離さ
せてＨＢＴとＨＥＭＴとの素子間分離を行い、図１に示
したコレクタ層３０ａ、第１電子供給層３０ｂ、チャネ
ル層４０ｂおよび第２電子供給層５０ｂを形成する（図
５参照）。なお、この素子間分離は図１の第１領域ＲＥ
１と第２領域ＲＥ２との間の領域の深さ方向に第２広バ
ンドギャップ層５０からバッファー層２０までＯ⁺ また
はＢ⁺ をイオン注入することにより行うこととしてもよ
い。

【００３５】そして、図６に示すように、図３と同様の
リソグラフィー工程（パターニングとエッチング）を行
うことにより、コレクタ層３０ａの一部の領域を露出さ
せて、この後コレクタ層３０ａにコレクタ電極７０を形
成する領域を形成し、ベース層４０１の一部の領域を露
出させて、この後ベース層４０１ａにベース電極９０を
形成する領域を形成する。また、この際に同様のリソグ
ラフィー工程により第２広バンドギャップ層５０をベー
ス層４０１ａまでエッチングして図１のエミッタ層５０
ａを形成する。

【００３６】次に、ベース層４０１ａ上の一部領域にベ
ース電極９０を蒸着／リフトオフして形成する（図７参
照）。さらに、図８に示すようにＨＥＭＴのエミッタ層
５０ａ上にコンタクト層６０ｄを介して（ＡｕＧｅ／Ｎ
ｉの材料から構成される）ソース電極１００およびドレ
イン電極１２０をパターニングして蒸着／リフトオフし
て４２０℃、１分間の合金化処理を行う。そして、この
際にベース層４０１とチャネル層４０ｂとは半導体基板
１０から厚み方向に等しい距離だけ離隔しており、これ
らの上に形成されるエミッタ層５０ａと第２電子供給層
５０ｂとの厚さは等しいので、ソース電極１００および
ドレイン電極１２０の形成工程と同時にエミッタ電極８
０の形成も同様のパターニングと蒸着／リフトオフ工程
により形成することができる。次に、コレクタ層３０ａ
上にコレクタ電極７０を蒸着／リフトオフして形成す
る。なお、このリソグラフィー工程は、ベース層４０
１、エミッタ層５０ａやこれらの電極（８０，９０）を
形成する場合において自己整合を用いることとしてもよ
い。

【００３７】しかる後、第２電子供給層５０ｂ上のソー
ス電極１００とドレイン電極との領域に規定されるＨＥ
ＭＴのゲート領域に同様のパターニング（フォトレジス
トの塗布／露光／除去）を施して第２電子供給層５０ｂ
表面からの深さに約５００オングストロームの位置まで
エッチングを行う。そして、ゲート領域上にこのパター
ニングに使用したマスクを使用してリセスエッチにて所
定の電流に第２電子供給層５０ｂに厚さを設定してゲー
ト電極１１０（Ｔｉ／Ｐｔ／Ａｕ）を蒸着／リフトオフ
して形成する。

【００３８】そして、これらの工程を経た後に絶縁膜
（ＳｉＮ）１３０をプラズマＣＶＤ法により所望の各電
極以外の電極上に堆積し、配線１４０を蒸着してリフト
オフすることにより、図１に示した化合物半導体装置を
得る。

【００３９】以上の通り、本実施例の化合物半導体装置
の製造方法によれば、狭バンドギャップ層４０をＨＢＴ
のベース層４０１とＨＥＭＴのチャネル層４０ｂとの共
通層として形成することとしたので、これらは半導体基
板１０から厚み方向に等しい距離だけ離隔することな
り、ソース電極１００およびドレイン電極１２０の形成
工程と同時にエミッタ電極８０の形成も同様のパターニ
ングと蒸着／リフトオフ工程により形成することができ
る。また、ソース電極１００およびドレイン電極１２０
の半導体基板１０からの高さは等しいので、露光時の照
射光の焦点位置が等しくなり、精密なパターンの電極を
形成することができる。さらに、この工程を採用するこ
とにより、ＨＢＴとＨＥＭＴとの段差は著しく減少し絶
縁膜１３０やこの上に配置される電極のステップカバレ
ージを改善させることができる。

【００４０】なお、本実施例の製造方法ではＭＢＥ法を
用いて各層の形成を行ったが、これはＭＯＶＰＥ法によ
って形成することとしてもよい。この場合には、ＭＯＶ
ＰＥ法によるエピタキシャル成長は、トリメチルＩｎ、
トリメチルＧａおよびアルシンをソースとして行うこと
ができる。

【００４１】次に、本発明に係る化合物半導体装置の第
２実施例について説明する。この化合物半導体装置もＨ
ＢＴとＨＥＭＴとを同一基板上に形成したものである
が、本実施例ではＨＢＴの構成をコレクタアップの構造
としたものである。なお、各層の材料、組成、層厚およ
び不純物濃度は第１実施例と同様とする。

【００４２】図９は、第２実施例に係る化合物半導体装
置の構造を説明するための断面構成図である。この化合
物半導体装置は半導体基板１０上の第１の領域ＲＥ１に
ＨＢＴが、第２の領域ＲＥ２にＨＥＭＴが形成されてい
る。ＨＢＴは、半導体基板１０上にバッファー層２０、
エミッタ層５０ａ、ベース層４０１、コレクタ層５０ａ
およびエミッタコンタクト層６０ｃが順次積層されるこ
とにより構成されている。そして、エミッタ層５０ａは
その一部領域が厚み方向に僅かに除去されてこれの内部
表面が露出している。そして、このエミッタ層５０ａの
露出面上にはエミッタ電極８０が、オーミック接触を保
持して形成されている。また、これと同様にベース層４
０１もその一部領域露出しており、この露出面上にベー
ス電極９０が、エミッタコンタクト層６０ｃ上にはエミ
ッタ電極８０がオーミック接触を保持して形成されてい
る。

【００４３】一方、ＨＥＭＴは、その第２電子供給層５
０ｂと第１エミッタ供給層３０ｂとがエミッタ層５０ａ
とコレクタ層３０ａの図１との相違に対応して形成され
ている。すなわち、本実施例のＨＥＭＴは、バッファー
層２０をＨＢＴとの共通層として、この上に第２電子供
給層５０ｂ、チャネル層４０ｂおよびの第１２電子供給
層３０ｂを順次積層することにより形成されている。そ
して、第１電子供給層３０ｂは一部領域がその厚み方向
に僅かに（約５００オングストローム）除去されて、こ
の除去により露出した面にゲート電極１１０がショット
キー接触を保持して形成されている。また、第１電子供
給層３０ｂ上にはゲート電極１１０を挟んでソースコン
タクト層６０ａおよびドレインコンタクト層６０ｂが形
成されており、これらの上にはソース電極１００および
ドレイン電極１２０がオーミック接触を保持してそれぞ
れ形成されている。また、エミッタ電極８０とソース電
極１００とは絶縁膜１３０を介して蒸着された配線（Ｔ
ｉ／Ｐｔ／Ａｕ）１４０によって電気的に接続されてい
る。

【００４４】このようなコレクタアップの構成とするこ
とによって、コレクタ層３０ａの面積を減少させること
ができるので、ＨＢＴのコレクタ接合容量を低減してＨ
ＢＴおよびこれをＨＥＭＴとともに用いた論理回路の遮
断周波数を向上させることができる。また、この化合物
半導体装置は、第１実施例と同様の製造方法で作製され
る。よって、コレクタ層３０ａと第１電子供給層３０ｂ
とは、同一の製造工程で作製されることとなる。これ
は、この化合物半導体装置の動作特性に改善に有効な要
因となり得る。すなわち、遮断周波数の向上にはコレク
タ抵抗の低減が有効であるので、コレクタ層３０ａの不
純物濃度を増加させてこの低減を実現することができ
る。しかも、このＨＢＴはコレクタ層３０ａの面積を低
減してコレクタ接合容量を減少させているので、不純物
濃度を増加させてコレクタ抵抗を減少させてもコレクタ
接合容量はあまり増加せず、高い遮断周波数を維持した
ままで係る化合物半導体装置を動作させることができ
る。この際には、コレクタ層３０ａと第１電子供給層３
０ｂとは、同一の不純物濃度を有することとなるので、
ＨＥＭＴの第１電子供給層３０ｂの不純物（キャリア）
濃度を増加させてＨＥＭＴの利得を増加させることがで
きる。ただし、回路の設計上コレクタ層３０ａの接合容
量を減少させる必要がある場合にはコレクタ層の濃度を
１×１０¹⁷／ｃｍ³程度に減少させることも可能であ
る。

【００４５】本発明は前述の実施例に限らず様々な変形
が可能である。すなわち、上記第１および第２実施例で
はＨＢＴのベース層４０１およびＨＥＭＴのチャネル層
４０ｂの組成をＩｎＧａＡｓ（Ｉｎ＝０．１５）とした
が、これは、ベース層４０１のエネルギーバンドギャッ
プがエミッタ層５０ａのそれよりも狭い範囲内であっ
て、チャネル層４０ｂのエネルギーバンドギャップが第
１または第２電子供給層３０ｂ、５０ｂのそれよりも狭
い範囲であればよい（条件Ａとする）。すなわち、ベー
ス層４０１の組成はＩｎＧａＡｓ（Ｉｎ＝０〜０．３）
の範囲であってもよい。

【００４６】また、このような条件Ａを満たす範囲であ
れば、各層の構成材料、組成を以下のようにしてもよ
い。つまり、図１０の第３実施例の断面構成図に示すよ
うに、エミッタアップのＨＢＴを用いる場合には、エミ
ッタ層５０ａ／ベース層４０１の構成材料は、ＩｎＧａ
Ｐ（Ｉｎ＝０〜１．０）／ＩｎＧａＡａであってもよ
く、また、図１１の第４実施例の断面構成図に示すよう
にコレクタアップのＨＢＴを用いる場合にもこのような
構成が可能である。但し、エミッタ層５０ａと第２電子
供給層５０ｂおよびコレクタ層３０ａと第１電子供給層
３０ｂの構成材料は等しいものとする。さらに、上記第
１および第２実施例では、半導体基板１０として半絶縁
性のＧａＡｓを用いたが、これは上記条件Ａを満たす範
囲内であれば、半絶縁性のＩｎＰを用いることも可能で
ある。

【００４７】すなわち、図１２の第５実施例の断面構成
図に示すように半導体基板１０を半絶縁性のＩｎＰと
し、この上に形成されたバッファー層２０をＩｎＰとし
て、ＨＢＴはコレクタ層３０ａ（ｎ型ＩｎＧａＡｓ：Ｉ
ｎ＝０．５３）、ベース層４０１（ｐ型ＩｎＧａＡｓ：
Ｉｎ＝０．５３）、エミッタ層５０ａ（ｎ型ＡｌＩｎＡ
ｓ：Ａｌ＝０．４８）を順次積層することにより構成す
ることとし、ＨＥＭＴも第１電子供給層３０ｂ（ｎ型Ｉ
ｎＧａＡｓ：Ｉｎ＝０．５３）、チャネル層４０ｂ（ノ
ンドープＩｎＧａＡｓ：Ｉｎ＝０．５３）、第２電子供
給層５０ｂ（ｎ型ＡｌＩｎＡｓ：Ａｌ＝０．４８）を順
次積層することにより構成することとしてもよい。

【００４８】さらに、上記条件Ａを満たす範囲内であれ
ば、図１３の第６実施例の断面構成図に示すように、半
導体基板１０を半絶縁性ＩｎＰとし、この上に形成され
たバッファー層２０をＡｌＩｎＡｓとして、ＨＢＴはコ
レクタ層３０ａ（ｎ型ＩｎＰ）、ベース層４０１（ｐ型
ＩｎＰ）、エミッタ層５０ａ（ｎ型ＡｌＩｎＡｓ：Ａｌ
＝０．４８）を順次積層することにより構成することと
し、ＨＥＭＴは第１電子供給層３０ｂ（ｎ型ＩｎＰ）、
チャネル層４０ｂ（ノンドープＩｎＰ）、第２電子供給
層５０ｂ（ｎ型ＡｌＩｎＡｓ：Ａｌ＝０．４８）を順次
積層することにより構成することとしてもよい。

【００４９】但し、図１２および図１３に示した化合物
半導体装置をコレクタアップの構成とすると、ＨＥＭＴ
のゲート電極１１０がＩｎＰ上に形成されるため良好な
ショットキー接触が得られないので係るコレクタアップ
の化合物半導体装置を形成することは困難である。

【００５０】以上説明したように、上記第１および第２
実施例の化合物半導体装置の構成によれば、ＨＢＴとＨ
ＥＭＴとの段差を小さくすることができ、これらのデバ
イスの間に配線や絶縁膜（パッシベーション膜）を形成
する際のステップカバレージを改善することができる。
特に、この化合物半導体装置は、その段差が小さいので
配線１４０やＨＢＴとＨＥＭＴの電極（７０〜１２０）
などのパターニングの際に露光時の照射光の焦点距離が
略等しくとれるので、高精度の微細加工が可能である。
これにより、この化合物半導体装置は配線切れのおそれ
がなくなり、こ信頼性の高い動作をすることができる。
しかも、半導体基板１０の構成材料として半絶縁性のＧ
ａＡｓを採用した場合にはコレクタ層３０ａにＧａＡｓ
を用いることができるのでＨＢＴを構成するＧａＡｓ層
およびこの上に成長した層の結晶性を良好に保持するこ
とができるのでベース内での再結合電流を減少させて動
作特性を改善することができる。

【００５１】また、上記第１および第２実施例に係る化
合物半導体装置に製造方法によれば、ＨＥＭＴのチャネ
ル層４０ｂとＨＢＴのベース層４０１を同一工程で作製
することとしたので、化合物半導体装置の製造時間を短
縮することができる。さらに、このベース層４０１は狭
バンドギャップ層４０の所望の領域に選択的にイオン注
入を用いることにより形成したので、ＡｌＩｎＡｓ／Ｉ
ｎＧａＡｓ系の選択エッチング性を考慮する必要がな
く、これらのエッチングのばらつきによるＨＥＭＴの信
頼性の劣化を防止することができる。

【００５２】

【発明の効果】以上の通り、本発明に係る化合物半導体
装置の製造方法によれば、ＨＢＴとＨＥＭＴとの段差を
小さくすることができるので、これらのデバイスの間に
配線や絶縁膜を形成する際のステップカバレージやを露
光時のパターニング精度を改善することができる。これ
により、本発明の化合物半導体装置は、その製造過程お
よび動作時において配線切れのおそれがなくなるので信
頼性の高い動作をすることができる。

【００５３】また、本発明に係る化合物半導体装置に製
造方法によれば、ＨＥＭＴの化合物半導体チャネル層と
ＨＢＴのベース層とを同一工程で作製することとしたの
で、化合物半導体装置の製造時間を短縮することができ
る。また、このベース層をアンドープの化合物半導体層
上の第１の領域内の所定の領域にｐ型不純物となるイオ
ンを選択的に注入することにより形成したので、ＡｌＩ
ｎＡｓ／ＩｎＧａＡｓ系の選択エッチング性の悪い材料
を用いた場合にも、これらのエッチングのばらつきによ
るＨＥＭＴさらにはこれを用いた化合物半導体装置の信
頼性の劣化を防止することができる。

【図面の簡単な説明】

【図１】第１実施例に係る化合物半導体装置の構造を説
明するための断面構成図である。

【図２】第１実施例に係る化合物半導体装置の製造方法
を説明するための断面構成図である。

【図３】第１実施例に係る化合物半導体装置の製造方法
を説明するための断面構成図である。

【図４】第１実施例に係る化合物半導体装置の製造方法
を説明するための断面構成図である。

【図５】第１実施例に係る化合物半導体装置の製造方法
を説明するための断面構成図である。

【図６】第１実施例に係る化合物半導体装置の製造方法
を説明するための断面構成図である。

【図７】第１実施例に係る化合物半導体装置の製造方法
を説明するための断面構成図である。

【図８】第１実施例に係る化合物半導体装置の製造方法
を説明するための断面構成図である。

【図９】第２実施例に係る化合物半導体装置の構造を説
明するための断面構成図である。

【図１０】第３実施例に係る化合物半導体装置の構造を
説明するための断面構成図である。

【図１１】第４実施例に係る化合物半導体装置の構造を
説明するための断面構成図である。

【図１２】第５実施例に係る化合物半導体装置の構造を
説明するための断面構成図である。

【図１３】第６実施例に係る化合物半導体装置の構造を
説明するための断面構成図である。

【符号の説明】

１０…半導体基板、２０…バッファー層、３０ａ…コレ
クタ層、４０１…ベース層、５０ａ…エミッタ層、６０
ｃ…エミッタコンタクト層、６０ａ…ソースコンタクト
層、６０ｂ…ドレインコンタクト層、コンタクト層６０
ｄ、７０…コレクタ電極、８０…エミッタ電極、９０…
ベース電極、１００…ソース電極、１１０…ゲート電
極、１２０…ドレイン電極、１３０…絶縁膜、１４０…
配線、３０ｂ…第１電子供給層、４０ｂ…チャネル層、
５０ｂ…第２電子供給層、３０…第１広バンドギャップ
層、４０…狭バンドギャップ層、５０…第２広バンドギ
ャップ層、６０…キャップ層、１００…フォトレジス
ト。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 29/778 21/338 29/812 Ｈ０１Ｌ 29/72 9171−4Ｍ 29/80 Ｈ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 同一基板上の第１の領域に形成されたｎ
   ｐｎヘテロバイポーラトランジスタと第２の領域に形成
   された高電子移動度トランジスタとを備える化合物半導
   体装置において、 前記ｎｐｎヘテロバイポーラトランジスタは、 基板上の第１の領域に形成された第１のｎ型化合物半導
   体層と、 前記第１のｎ型化合物半導体層上に形成されたｐ型化合
   物半導体層と、 前記ｐ型化合物半導体層上に形成された第２のｎ型化合
   物半導体層とを有し、 前記第１または第２のｎ型化合物半導体層の少なくとも
   いずれか１層は前記ｐ型化合物半導体層よりも広いエネ
   ルギーバンドギャップを有し、 前記高電子移動度トランジスタは、 前記第１のｎ型化合物半導体層と略等しい厚みを有し
   て、前記基板上の第２の領域に形成された第３のｎ型化
   合物半導体層と、 前記第３のｎ型化合物半導体層上に形成された化合物半
   導体チャネル層と、 前記化合物半導体チャネル層上に形成された第４のｎ型
   化合物半導体層とを有し、 前記第３のｎ型化合物半導体層または前記第４のｎ型化
   合物半導体層は、前記化合物半導体チャネル層よりも広
   いエネルギーバンドギャップを有して電子供給層を形成
   する、ことを特徴とする化合物半導体装置。
2. 【請求項２】 前記基板は、化合物基板上に形成された
   化合物半導体バッファー層を含むことを特徴とする請求
   項１に記載の化合物半導体装置。
3. 【請求項３】 前記第２のｎ型化合物半導体層は、ヘテ
   ロバイポーラトランジスタのコレクタ層であることを特
   徴とする請求項１に記載の化合物半導体装置。
4. 【請求項４】 前記第３のｎ型化合物半導体層および前
   記第４のｎ型化合物半導体層は、前記化合物半導体チャ
   ネル層よりも広いエネルギーバンドギャップを有して電
   子供給層を形成することを特徴とする請求項１に記載の
   化合物半導体装置。
5. 【請求項５】 電気伝導度の低い同一基板上の第１の領
   域に形成されたｎｐｎヘテロバイポーラトランジスタと
   第２の領域に形成された高電子移動度トランジスタとを
   備える化合物半導体装置の製造方法において、 前記基板上の第１の領域においてヘテロバイポーラトラ
   ンジスタのコレクタ層となるべき第１のｎ型化合物半導
   体共通層を、前記基板上の前記第１および第２の領域を
   含む共通領域に形成する第１の工程と、 前記第２の領域において高電子移動度トランジスタの化
   合物半導体チャネル層となるべきアンドープ化合物半導
   体共通層を、前記第１のｎ型化合物半導体共通層上の前
   記共通領域に形成する第２の工程と、 前記アンドープ化合物半導体共通層上の第１の領域内の
   所定の領域にｐ型不純物となるイオンを注入してヘテロ
   バイポーラトランジスタのベース層を形成する第３の工
   程と、 前記アンドープ化合物半導体共通層よりもエネルギーバ
   ンドギャップが広く、かつ、前記第１の領域においてヘ
   テロバイポーラトランジスタのエミッタ層となり、前記
   第２の領域において高電子移動度トランジスタの電子供
   給層となるべき第２のｎ型化合物半導体共通層を、この
   アンドープ化合物半導体共通層上の前記共通領域に形成
   する第４の工程と、 前記第２のｎ型化合物半導体共通層から前記基板方向へ
   のメサエッチングまたはイオン注入を行うことにより、
   前記第１の領域と前記第２の領域を電気的に分離する第
   ５の工程と、を備えることを特徴とする化合物半導体装
   置の製造方法。
6. 【請求項６】 電気伝導度の低い同一基板上の第１の領
   域に形成されたｎｐｎヘテロバイポーラトランジスタと
   第２の領域に形成された高電子移動度トランジスタとを
   備える化合物半導体装置の製造方法において、 前記基板上の第１の領域においてヘテロバイポーラトラ
   ンジスタのエミッタ層となり、前記第２の領域において
   高電子移動度トランジスタの電子供給層となるべき第２
   のｎ型化合物半導体共通層を、前記基板上の前記第１お
   よび第２の領域を含む共通領域に形成する第１の工程
   と、 前記第２のｎ型化合物半導体共通層よりもエネルギーバ
   ンドギャップが狭く、かつ、前記第２の領域において、
   高電子移動度トランジスタの化合物半導体チャネル層と
   なるべきアンドープ化合物半導体共通層を、前記第２の
   ｎ型化合物半導体共通層上の前記共通領域に形成する第
   ２の工程と、 前記アンドープ化合物半導体層上の第１の領域内の所定
   の領域にｐ型不純物となるイオンを注入してヘテロバイ
   ポーラトランジスタのベース層を形成する第３の工程
   と、 前記第１の領域においてヘテロバイポーラトランジスタ
   のコレクタ層となるべき第１のｎ型化合物半導体共通層
   を、前記アンドープ化合物半導体共通層上の前記共通領
   域に形成する第４の工程と、 前記第１のｎ型化合物半導体共通層から前記基板方向へ
   のメサエッチングまたはイオン注入を行うことにより、
   前記第１の領域と前記第２の領域を電気的に分離する第
   ５の工程と、を備えることを特徴とする化合物半導体装
   置の製造方法。