JPH07222482A - Saturation-proof circuit of output transistor - Google Patents

Saturation-proof circuit of output transistor

Info

Publication number
JPH07222482A
JPH07222482A JP6009350A JP935094A JPH07222482A JP H07222482 A JPH07222482 A JP H07222482A JP 6009350 A JP6009350 A JP 6009350A JP 935094 A JP935094 A JP 935094A JP H07222482 A JPH07222482 A JP H07222482A
Authority
JP
Japan
Prior art keywords
transistor
output
current
circuit
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6009350A
Other languages
Japanese (ja)
Inventor
Yuichi Aoki
雄一 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP6009350A priority Critical patent/JPH07222482A/en
Publication of JPH07222482A publication Critical patent/JPH07222482A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Control Of Stepping Motors (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To detect the saturation more accurately by a method wherein a first transistor which has a base to which an input signal is applied is provided and the level of the input signal is so controlled as to prevent an output transistor from the saturation in accordance with the ratio of the base current of the first transistor to an output current. CONSTITUTION:The output current of a power amplifier 8 is inputted to a first current miller circuit 14 which is composed of transistors Q1, Q2 and Q3. The output current I1 of the first current miller circuit 14 from the transistor Q2 is made to flow into a ground through a resistor R1. The output current IbE2292.70of the first current miller circuit 14 from the transistor Q3 is applied to the bases of a transistor Q6 and an output transformer T2. The ratio of the base current to collector current of the transistor Q6 is monitored and, if the ratio exceeds a predetermined value, the gain of a variable gain type amplifier 8 is turned down to reduce the base current.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は負荷に電流を供給する出
力トランジスタの飽和を防止する回路に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for preventing saturation of an output transistor which supplies a current to a load.

【0002】[0002]

【従来の技術】図6はモータ駆動回路における従来の出
力トランジスタの飽和防止回路を示している。61はモ
ータ駆動信号源であり、そこからのモータ駆動信号はパ
ワーアンプ62、63、64に加えられる。モータが3
相であるので、3つのパワーアンプ62、63、64が
設けられている。65、66、67はパワーアンプ6
2、63、64に接続されたNPN型の出力トランジス
タであり、それらの出力電流は出力端子68、69、7
0に接続されるモータのコイルに供給される。
2. Description of the Related Art FIG. 6 shows a conventional output transistor saturation prevention circuit in a motor drive circuit. Reference numeral 61 is a motor drive signal source, and the motor drive signal from the motor drive signal source is added to power amplifiers 62, 63 and 64. 3 motors
Since it is a phase, three power amplifiers 62, 63, 64 are provided. 65, 66, 67 are power amplifiers 6
2, 63 and 64 are NPN type output transistors, whose output currents are output terminals 68, 69 and 7
It is supplied to the coil of the motor connected to zero.

【0003】出力トランジスタ65、66、67はプッ
シュプル出力回路における下側の出力トランジスタを示
しており、それらのコレクタにはPNP型の出力トラン
ジスタが接続される。図7はそのうちの1つ(1相)に
ついて示している。71がPNP型の出力トランジスタ
であり、エミッタが電源VCCに接続され、コレクタが出
力トランジスタ65のコレクタと共に出力端子68に接
続され、ベースがパワーアンプ62に接続されている。
Output transistors 65, 66 and 67 represent lower output transistors in the push-pull output circuit, and PNP type output transistors are connected to their collectors. FIG. 7 shows one of them (one phase). 71 is a PNP type output transistor, the emitter is connected to the power supply V CC , the collector is connected to the output terminal 68 together with the collector of the output transistor 65, and the base is connected to the power amplifier 62.

【0004】パワーアンプ62から出力される正弦波の
駆動信号の正の半波では出力トランジスタ65がON、
出力トランジスタ71がOFFとなり、負の半波では出
力トランジスタ65がOFFで、出力トランジスタ71
がONとなる。L1は負荷としてのモータコイルを示し
ている。
In the positive half wave of the sine wave drive signal output from the power amplifier 62, the output transistor 65 is turned on,
The output transistor 71 is turned off, and in the negative half-wave, the output transistor 65 is turned off.
Turns on. L1 indicates a motor coil as a load.

【0005】図6の各出力トランジスタ65、66、6
7はその静特性を示す図4から分かるように、コレクタ
・エミッタ間電圧VCEが小さくなると、飽和領域に入っ
てしまい、この飽和領域では、ベース電流に応じて出力
電流I0がリニアに変化しないので、駆動信号としての
正弦波の形が崩れてしまい、モータの駆動に支障を与え
る。図4において、IB1〜IB4はパラメータとしてのベ
ース電流を示しており、IB1<IB2<IB3<IB4であ
る。
Each output transistor 65, 66, 6 of FIG.
As can be seen from FIG. 4, which shows the static characteristic, when the collector-emitter voltage V CE becomes small, 7 enters the saturation region, and in this saturation region, the output current I 0 changes linearly according to the base current. Since it does not, the shape of the sine wave as the drive signal is lost, which hinders the drive of the motor. In FIG. 4, I B1 to I B4 represent base currents as parameters, and I B1 <I B2 <I B3 <I B4 .

【0006】図6の従来回路では、出力トランジスタ6
5、66、67の出力電圧を検出し、この電圧が所定値
CE0(基準電圧)以下にならない(飽和領域に入らな
い)ようにしている。そのため、出力トランジスタ6
5、66、67のコレクタは抵抗72、73、74を介
してコンパレータ76の反転端子(−)に接続される。
コンパレータ76の非反転端子(+)には、駆動信号源
61と連動する電流源75から駆動電流Iに比例する電
流ISと抵抗RSとにより生じる電圧IS・RSが基準電圧
として印加される。
In the conventional circuit of FIG. 6, the output transistor 6
The output voltages of 5, 66 and 67 are detected so that this voltage does not fall below a predetermined value V CE0 (reference voltage) (does not enter the saturation region). Therefore, the output transistor 6
The collectors of 5, 66 and 67 are connected to the inverting terminal (−) of the comparator 76 via the resistors 72, 73 and 74.
The non-inverting terminal of the comparator 76 (+), the applied voltage I S · R S caused by the current I S that is proportional to the driving current I from the current source 75 in conjunction with the drive signal source 61 and the resistor R S is as the reference voltage To be done.

【0007】コンパレータ76の反転端子(−)に入力
される電圧(出力トランジスタのVCEに相当)が、この
基準電圧を超えると、パワーアンプ62、63、64を
制御して出力トランジスタ65、66、67のベース電
流を減らし、VCEがIS・RS以下にならないようにして
いる。尚、この回路は3つの出力トランジスタ65、6
6、67のVCEのうち1番低い電圧に反応する。
When the voltage input to the inverting terminal (-) of the comparator 76 (corresponding to V CE of the output transistor) exceeds this reference voltage, the power amplifiers 62, 63 and 64 are controlled to output transistors 65 and 66. , 67 to reduce the base current so that V CE does not drop below I S · R S. This circuit has three output transistors 65, 6
Responds to the lowest voltage of V CE of 6,67.

【0008】[0008]

【発明が解決しようとする課題】上述の従来回路では、
図8に示す出力トランジスタ65、66、67の出力特
性(イ)がバラツクので、トランジスタにバラツキがあ
っても飽和しない領域を保障するということで、基準電
圧をIS・RSとしているが、これは図8の(ロ)に示す
ような特性であり、出力トランジスタの実際の出力特性
(イ)とはかけ離れている。
In the above-mentioned conventional circuit,
Since the output characteristics (a) of the output transistors 65, 66, 67 shown in FIG. 8 are different, the reference voltage is set to I S · R S by guaranteeing a region that is not saturated even if the transistors have variations. This is a characteristic as shown in FIG. 8B, which is far from the actual output characteristic (A) of the output transistor.

【0009】このように、飽和させないということを優
先させるためVCEの基準値を実際よりも高く設定してい
る。そのため、出力トランジスタのVCEが大きくなる。
出力トランジスタのVCEは負荷にとっては無効電圧とな
るので、電力ロスが生じモータのトルクが低下すること
になる。また、このことは出力トランジスタをICで構
成した場合、IC内の消費電力を増加させるということ
になり、好ましくない。
As described above, the reference value of V CE is set higher than the actual value in order to give priority to not to saturate. Therefore, V CE of the output transistor increases.
Since V CE of the output transistor becomes a reactive voltage for the load, power loss occurs and the torque of the motor decreases. Further, this is not preferable because the power consumption in the IC is increased when the output transistor is composed of the IC.

【0010】本発明はこのような点に鑑みなされたもの
であって、不必要な無効電圧を増加されることなく検出
の精度を上げた出力トランジスタの飽和防止回路を提供
することを目的とする。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a saturation prevention circuit for an output transistor, which has improved detection accuracy without increasing unnecessary reactive voltage. .

【0011】[0011]

【課題を解決するための手段】上記の目的を達成するた
め本発明では、負荷に電流を供給する出力トランジスタ
の飽和防止回路であって、ベースが前記出力トランジス
タのベースに接続され、そのベースに入力信号を受ける
第1トランジスタを設け、この第1トランジスタのベー
ス電流と出力電流の比に基づいて前記出力トランジスタ
が飽和しないように前記入力信号のレベルを制御する制
御手段を設けた構成としている。
In order to achieve the above object, the present invention provides a saturation prevention circuit for an output transistor that supplies a current to a load, the base of which is connected to the base of the output transistor, A first transistor for receiving the input signal is provided, and a control means for controlling the level of the input signal is provided based on the ratio of the base current and the output current of the first transistor so that the output transistor is not saturated.

【0012】[0012]

【作用】このような構成によると、出力トランジスタの
CEの低下による飽和は第1トランジスタのベース電流
と出力電流(コレクタ電流)の比に表われるので、この
比が所定の値になったところで、増幅回路のゲインが下
げられ、出力トランジスタは飽和領域に入るのを確実に
阻止される。即ち出力トランジスタが飽和領域に入りそ
うになるのを実質的に検出し、それを阻止するようにな
るので、出力トランジスタのVCEを小さくできる。
With this structure, the saturation due to the decrease in V CE of the output transistor appears in the ratio of the base current of the first transistor to the output current (collector current), so that when this ratio reaches a predetermined value. , The gain of the amplifier circuit is reduced, and the output transistor is reliably prevented from entering the saturation region. That is, since it is detected that the output transistor is about to enter the saturation region and is blocked, V CE of the output transistor can be reduced.

【0013】[0013]

【実施例】以下、本発明の実施例を図面に従って説明す
る。図5は本発明の出力トランジスタの飽和防止回路1
1、12、13を組み込んだモータ駆動回路を示してい
る。同図において、L1、L2、L3は3相のブラシレ
スモータのコイルであり、0゜、120゜、240゜の
位相位置にそれぞれ配されている。1、2、3はこれら
のコイルL1、L2、L3から30゜ずつずれた位置に
配されたホール素子であり、ロータの位置を示す信号
(以下「ホール信号」という)を出力する。各ホール信
号は差動信号の形でホールアンプ4、5、6へ入力され
る。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 5 shows a saturation prevention circuit 1 for an output transistor according to the present invention.
The motor drive circuit which incorporated 1,12,13 is shown. In the figure, L1, L2, and L3 are coils of a three-phase brushless motor, which are arranged at phase positions of 0 °, 120 °, and 240 °, respectively. Hall elements 1, 2, and 3 are arranged at positions deviated from the coils L1, L2, and L3 by 30 °, and output a signal indicating the rotor position (hereinafter referred to as "hall signal"). Each Hall signal is input to the Hall amplifiers 4, 5, 6 in the form of a differential signal.

【0014】ホールアンプ4、5、6で増幅されたホー
ル信号は次の回路ブロック7でマトリックスと振幅制限
の作用を受ける。ここで、マトリックスはホール信号が
コイルL1、L2、L3に対し30゜ずれているので、
それをコイルL1、L2、L3の駆動に適するように位
相を合せる(即ち、30゜のずれをなくす)動作であ
る。回路ブロック7の出力はパワーアンプ8、9、10
及び出力トランジスタの飽和防止回路11、12、13
を通してコイルL1、L2、L3へ与えられる。
The Hall signals amplified by the Hall amplifiers 4, 5 and 6 are subjected to matrix and amplitude limiting actions in the next circuit block 7. Here, in the matrix, since the Hall signal is shifted by 30 ° with respect to the coils L1, L2, and L3,
It is an operation of matching the phases (that is, eliminating the shift of 30 °) so as to be suitable for driving the coils L1, L2 and L3. The output of the circuit block 7 is the power amplifiers 8, 9, 10
And output transistor saturation prevention circuits 11, 12, 13
Through the coils L1, L2, L3.

【0015】図3は前記飽和防止回路11、12、13
のうち、飽和防止回路11を示している。T1、T2は
プッシュプル型の出力回路を構成するPNP型の出力ト
ランジスタとNPN型の出力トランジスタであり、パワ
ーアンプ8から出力される正弦波の駆動信号の正の半波
ではトランジスタT2がONし、負の半波ではトランジ
スタT1がONして、交互にコイルL1を駆動する。
FIG. 3 shows the saturation prevention circuits 11, 12, and 13.
Of these, the saturation prevention circuit 11 is shown. T1 and T2 are a PNP type output transistor and an NPN type output transistor which form a push-pull type output circuit, and the transistor T2 is turned on in the positive half wave of the sine wave drive signal output from the power amplifier 8. , In the negative half-wave, the transistor T1 is turned on to drive the coil L1 alternately.

【0016】11uは上側の出力トランジスタT1の飽
和防止回路であり、11dは下側の出力トランジスタT
2の飽和防止回路である。上側の出力トランジスタT1
の飽和防止回路11uの詳細は図2に示され、下側の出
力トランジスタT2の飽和防止回路11dの詳細は図1
に示されている。
Reference numeral 11u is a saturation prevention circuit for the upper output transistor T1, and 11d is a lower output transistor T1.
2 is a saturation prevention circuit. Upper output transistor T1
2 shows the details of the saturation prevention circuit 11u of FIG. 1, and details of the saturation prevention circuit 11d of the lower output transistor T2 are shown in FIG.
Is shown in.

【0017】まず、図1について説明する。パワーアン
プ8の出力電流はトランジスタQ1、Q2、Q3より成
る第1カレントミラー回路14に入力される。この第1
カレントミラー回路14の出力電流はトランジスタQ2
とQ3からそれぞれ出力される。トランジスタQ2の出
力電流I1は抵抗R1を通してグランドへ流れ、トランジ
スタQ3の出力電流IbはトランジスタQ6と出力トラ
ンジスタT2のベースへ流入する。
First, FIG. 1 will be described. The output current of the power amplifier 8 is input to the first current mirror circuit 14 including the transistors Q1, Q2 and Q3. This first
The output current of the current mirror circuit 14 is the transistor Q2.
And Q3 respectively. The output current I 1 of the transistor Q2 flows to the ground through the resistor R 1 , and the output current I b of the transistor Q3 flows into the bases of the transistor Q6 and the output transistor T2.

【0018】トランジスタQ6のエミッタは出力トラン
ジスタT2のエミッタと同様にグランドに接続され、コ
レクタは第2カレントミラー回路15に接続される。第
2カレントミラー回路15はトランジスタQ4とQ5と
から成り、そのトランジスタQ5から出力される電流I
2は抵抗R2を通してグランドへ流れる。
The emitter of the transistor Q6 is connected to the ground similarly to the emitter of the output transistor T2, and the collector is connected to the second current mirror circuit 15. The second current mirror circuit 15 is composed of transistors Q4 and Q5, and a current I output from the transistor Q5.
2 flows to ground through resistor R 2 .

【0019】(ハ)点に生じる電圧I1・R1と(ニ)点
に生じる電圧I2・R2はそれぞれオペレーションアンプ
16の非反転端子(+)と反転端子(−)へ印加され
る。ここで、I1=Ib/α、I2=IC/βに選ばれてい
る。ただし、α、βは定数、IbはトランジスタQ3の
出力電流、ICはトランジスタQ6のコレクタ電流であ
る。
The non-inverting terminal of the voltage on (c) point I 1 · R 1 and voltage I 2 · R 2 each operational amplifier 16 that occurs (d) point (+) and the inverting terminal (-) is applied to the . Here, I 1 = I b / α and I 2 = I C / β are selected. However, α and β are constants, I b is the output current of the transistor Q3, and I C is the collector current of the transistor Q6.

【0020】出力トランジスタT2のエミッタ面積はト
ランジスタQ6のエミッタ面積のr倍に選ばれている。
ここでrは200〜600の範囲内に選ばれる。出力ト
ランジスタT2が飽和領域になると、トランジスタQ6
のコレクタ電流ICも増加する。そして、トランジスタ
T2の飽和領域とリニア領域の境界のVCE0はトランジ
スタQ6のベース電流とコレクタ電流の比が所定の値に
なる点である。尚、トランジスタQ6はそのコレクタが
カレントミラー回路15を介して電源VCCに接続されて
動作するため飽和しない。
The emitter area of the output transistor T2 is selected to be r times the emitter area of the transistor Q6.
Here, r is selected within the range of 200 to 600. When the output transistor T2 reaches the saturation region, the transistor Q6
The collector current I C of the same also increases. V CE0 at the boundary between the saturation region and the linear region of the transistor T2 is a point where the ratio of the base current and the collector current of the transistor Q6 becomes a predetermined value. The transistor Q6 has its collector connected to the power supply V CC through the current mirror circuit 15 and operates, so that it does not saturate.

【0021】本実施例ではトランジスタQ6のベース電
流とコレクタ電流の比を監視し、それが所定値を超える
と利得可変型増幅器8の利得を絞ってベース電流を減ら
すようにする。今、トランジスタQ6のコレクタ電流I
Cとベース電流の比がxより大きくなったとき飽和防止
を働らかせるとする。このxは以下のようにして決める
ことができる。
In this embodiment, the ratio of the base current to the collector current of the transistor Q6 is monitored, and when it exceeds a predetermined value, the gain of the variable gain amplifier 8 is reduced to reduce the base current. Now, the collector current I of the transistor Q6
Suppose that the saturation prevention is activated when the ratio of C to the base current becomes larger than x. This x can be determined as follows.

【0022】まず、トランジスタQ6のベース電流をI
b1、トランジスタT2のベース電流をIb2とすると、I
b2=rIb1、従って、 Ib=Ib1+Ib2=(1+r)Ib1 ・・・・・ (1) となる。また、 x=IC/Ib1 ・・・・・ (2) (1)、(2)式より、 Ib・x/(1+r)=IC ・・・・・ (3) IC=I0/rであるから、 Ib・x・r/(1+r)=I0 ・・・・・ (4) 一方、I1・R1=I2・R2、I1=Ib/α、I2=Ic/β、IC=I0/rより Ib・R1/α=I0・R2/β ・・・・・ (5) (4)、(5)式より x={(1+r)β/α}×R1/R2 ・・・・・ (6)
First, the base current of the transistor Q6 is I
Let b1 be the base current of the transistor T2, and Ib2 be I
b2 = rI b1, therefore, it becomes I b = I b1 + I b2 = (1 + r) I b1 ····· (1). Further, x = I C / I b1 (2) From the expressions (1) and (2), I b · x / (1 + r) = I C (3) I C = I Since it is 0 / r, I b · x · r / (1 + r) = I 0 (4) On the other hand, I 1 · R 1 = I 2 · R 2 , I 1 = I b / α, From I 2 = I c / β and I C = I 0 / r I b · R 1 / α = I 0 · R 2 / β (5) From equations (4) and (5), x = {(1 + r) β / α} × R 1 / R 2 (6)

【0023】この(6)式に基づいて、xを設定すれば
よい。トランジスタQ6のコレクタ電流ICとベース電
流Ib1の比がxになると、オペレーションアンプ16か
ら出力が発生して増幅器8の利得を下げるように作用す
る。これによって、出力トランジスタT2のベース電流
が減少しVCEが図4のVCE0以下になるのが阻止され
る。
X may be set based on the equation (6). When the ratio of the collector current I C of the transistor Q6 to the base current I b1 becomes x, an output is generated from the operational amplifier 16 and acts to reduce the gain of the amplifier 8. This prevents the base current of the output transistor T2 from decreasing and V CE from falling below V CE0 in FIG.

【0024】次に、図2に示す上側の出力トランジスタ
T1の飽和防止回路は、図1のトランジスタQ6に対応
するトランジスタQ12や、図1のカレントミラー回路
14、15に対応するカレントミラー回路18、19が
それぞれ図1とは逆導電型トランジスタで形成されてい
る点、図1の抵抗R1、R2に対応する抵抗R3、R4
が電源ライン20に接続されている点等を除き図1と同
様の構成で実現されている。17は図1のオペレーショ
ンアンプ16に対応するアンプである。
Next, the saturation prevention circuit for the upper output transistor T1 shown in FIG. 2 includes a transistor Q12 corresponding to the transistor Q6 in FIG. 1, a current mirror circuit 18 corresponding to the current mirror circuits 14 and 15 in FIG. 19 is formed of a transistor having a conductivity type opposite to that of FIG. 1, and resistors R3 and R4 corresponding to the resistors R1 and R2 of FIG.
Is realized by the same configuration as that of FIG. 1 except that is connected to the power supply line 20. Reference numeral 17 is an amplifier corresponding to the operation amplifier 16 in FIG.

【0025】図1、図2におけるトランジスタQ6、Q
12のベース電流とコレクタ電流の検出をそれらのベー
ス電流とコレクタ電流の定数分の一の電流を検出電流と
して抵抗R1、R2、R3、R4に流すことによってベ
ース電流とコレクタ電流の比をIC内部の抵抗比R1/
R2、R3/R4で検出でき、設定比のバラツキを極め
て小さくすることができる。
Transistors Q6 and Q in FIGS.
The base current and the collector current of 12 are detected by passing a current which is a constant fraction of the base current and the collector current as a detection current through the resistors R1, R2, R3 and R4 to determine the ratio of the base current and the collector current inside the IC. Resistance ratio R1 /
It can be detected by R2 and R3 / R4, and the variation of the setting ratio can be made extremely small.

【0026】[0026]

【発明の効果】以上説明したように本発明では、出力ト
ランジスタのVCEの基準電圧を擬似的に設定せずに出力
トランジスタのVCEに依存する第1トランジスタの出力
電流をベース電流との比によって監視しているので、よ
り正確な飽和検出ができる。そのため無効電圧の増加を
最小限に抑えることができ、モータのトルクが充分確保
できるとともに、出力トランジスタをIC回路で形成し
たとき、そのICにおける無効電力による発熱が少なく
なるので、パッケージ寸法や取付け基板の材質等に熱設
計余裕が生じる。また、第1トランジスタのベース電流
とその出力電流の比を比較するため飽和防止の動作開始
設定が容易である。
As described above, according to the present invention, the output current of the first transistor, which depends on the V CE of the output transistor, is set to the ratio of the base current without setting the reference voltage of the V CE of the output transistor in a pseudo manner. Since it is monitored by, more accurate saturation detection can be performed. Therefore, the increase of the reactive voltage can be suppressed to a minimum, the torque of the motor can be sufficiently secured, and when the output transistor is formed by the IC circuit, the heat generated by the reactive power in the IC is reduced, so that the package size and the mounting board are reduced. There is a thermal design margin in the material of the product. Further, since the ratio of the base current of the first transistor and the output current thereof is compared, it is easy to set the operation start of the saturation prevention.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を実施した出力トランジスタの飽和防止
回路を示す回路図。
FIG. 1 is a circuit diagram showing an output transistor saturation prevention circuit embodying the present invention.

【図2】本発明を実施した出力トランジスタの飽和防止
回路の他の例を示す回路図。
FIG. 2 is a circuit diagram showing another example of a saturation prevention circuit for an output transistor embodying the present invention.

【図3】図1と図2の防止回路を有するプッシュプル出
力回路を示す図。
FIG. 3 is a diagram showing a push-pull output circuit having the prevention circuits of FIGS. 1 and 2;

【図4】ベース電流をパラメータとした出力トランジス
タの静特性を示す図。
FIG. 4 is a diagram showing static characteristics of an output transistor with a base current as a parameter.

【図5】本発明の飽和防止回路を具備するモータ駆動回
路を示す図。
FIG. 5 is a diagram showing a motor drive circuit including a saturation prevention circuit of the present invention.

【図6】従来の出力トランジスタの飽和防止回路を示す
回路図。
FIG. 6 is a circuit diagram showing a conventional saturation prevention circuit for output transistors.

【図7】その出力トランジスタを用いた出力回路を示す
回路図。
FIG. 7 is a circuit diagram showing an output circuit using the output transistor.

【図8】従来例の説明図。FIG. 8 is an explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1、2、3 ホール素子 8 利得可変型の増幅器 11、12、13 出力トランジスタの飽和防止回路 L1、L2、L3 モータコイル T1、T2 出力トランジスタ Q6 トランジスタ 14 第1カレントミラー回路 15 第2カレントミラー回路 R1、R2 抵抗 16 オペレーションアンプ 1, 2, 3 Hall element 8 Variable gain amplifier 11, 12, 13 Output transistor saturation prevention circuit L1, L2, L3 Motor coil T1, T2 Output transistor Q6 transistor 14 First current mirror circuit 15 Second current mirror circuit R1, R2 resistance 16 operation amplifier

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03F 3/26 8839−5J H03G 3/30 B Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location H03F 3/26 8839-5J H03G 3/30 B

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】利得可変型の増幅器と、 前記増幅器の出力によって駆動される第1カレントミラ
ー回路と、 前記第1カレントミラー回路の出力電流をベースに受け
る第1トランジスタと、 前記第1カレントミラー回路の出力電流をベースに受け
るとともにエミッタが前記第1トランジスタのエミッタ
に接続されコレクタが負荷に接続される出力トランジス
タと、 前記第1トランジスタの出力電流によって駆動される第
2カレントミラー回路と、 前記第1カレントミラー回路の出力電流を検出する第1
検出手段と、 前記第2カレントミラー回路の出力電流を検出する第2
検出手段と、 前記第1検出手段による検出値に対し第2検出手段によ
る検出値が所定値以上になると前記増幅器の利得を絞る
ように制御する利得制御手段と、から成る出力トランジ
スタの飽和防止回路。
1. A variable gain amplifier, a first current mirror circuit driven by the output of the amplifier, a first transistor which receives an output current of the first current mirror circuit as a base, and the first current mirror. An output transistor having a base receiving an output current of the circuit and having an emitter connected to the emitter of the first transistor and a collector connected to a load; a second current mirror circuit driven by an output current of the first transistor; First for detecting the output current of the first current mirror circuit
Detection means and a second means for detecting an output current of the second current mirror circuit
A saturation prevention circuit for an output transistor, which comprises: detection means; and gain control means for controlling the gain of the amplifier to be narrowed when the detection value of the second detection means exceeds a predetermined value with respect to the detection value of the first detection means. .
【請求項2】負荷に電流を供給する出力トランジスタの
飽和防止回路であって、ベースが前記出力トランジスタ
のベースに接続され、そのベースに入力信号を受ける第
1トランジスタを設け、この第1トランジスタのベース
電流と出力電流の比に基づいて前記出力トランジスタが
飽和しないように前記入力信号のレベルを制御する制御
手段を設けたことを特徴とする出力トランジスタの飽和
防止回路。
2. A saturation prevention circuit for an output transistor that supplies a current to a load, the base of which is connected to the base of the output transistor, the base of which is provided with a first transistor for receiving an input signal. A saturation prevention circuit for an output transistor, comprising control means for controlling a level of the input signal so that the output transistor is not saturated based on a ratio of a base current and an output current.
【請求項3】前記負荷はモータコイルであることを特徴
とする請求項1又は請求項2に記載の出力トランジスタ
の飽和防止回路。
3. The saturation prevention circuit for an output transistor according to claim 1, wherein the load is a motor coil.
JP6009350A 1994-01-31 1994-01-31 Saturation-proof circuit of output transistor Pending JPH07222482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6009350A JPH07222482A (en) 1994-01-31 1994-01-31 Saturation-proof circuit of output transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6009350A JPH07222482A (en) 1994-01-31 1994-01-31 Saturation-proof circuit of output transistor

Publications (1)

Publication Number Publication Date
JPH07222482A true JPH07222482A (en) 1995-08-18

Family

ID=11718027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6009350A Pending JPH07222482A (en) 1994-01-31 1994-01-31 Saturation-proof circuit of output transistor

Country Status (1)

Country Link
JP (1) JPH07222482A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072851A (en) * 2006-09-14 2008-03-27 Omron Corp Motor control device
US7535267B2 (en) 2004-01-13 2009-05-19 Denso Corporation Output circuit and operational amplifier
JP2016127589A (en) * 2014-12-30 2016-07-11 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Compression control by adjusting amplitude of radio frequency input signal

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535267B2 (en) 2004-01-13 2009-05-19 Denso Corporation Output circuit and operational amplifier
JP2008072851A (en) * 2006-09-14 2008-03-27 Omron Corp Motor control device
JP2016127589A (en) * 2014-12-30 2016-07-11 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Compression control by adjusting amplitude of radio frequency input signal
JP2016127588A (en) * 2014-12-30 2016-07-11 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Compression control through power amplifier load adjustment
US10312867B2 (en) 2014-12-30 2019-06-04 Skyworks Solutions, Inc. Methods, modules and devices for detecting a saturation condition of a power amplifier
US11057003B2 (en) 2014-12-30 2021-07-06 Skyworks Solutions, Inc. Devices and methods for detecting a saturation condition of a power amplifier
US11637535B2 (en) 2014-12-30 2023-04-25 Skyworks Solutions, Inc. Devices and methods for detecting a saturation condition of a power amplifier
US12166454B2 (en) 2014-12-30 2024-12-10 Skyworks Solutions, Inc. Devices and methods for detecting a saturation condition of a power amplifier

Similar Documents

Publication Publication Date Title
US4070606A (en) Driving circuit for brushless DC motor
JPH04304188A (en) Speed controller for dc brushless motor
JPH07222482A (en) Saturation-proof circuit of output transistor
JP3333318B2 (en) Output transistor saturation prevention circuit
JP3562141B2 (en) Current output circuit
JPH0640479Y2 (en) Current detection circuit
JP2833012B2 (en) Transistor with current detection function
JPS5918874Y2 (en) Motor drive circuit
JPS589589A (en) Speed control circuit for compact dc motor
KR930005383Y1 (en) Low voltage motor current detecting circuit
JPH05119077A (en) Current detector
JP2935367B2 (en) Motor torque limit control circuit
JPS6145754Y2 (en)
JPH0435776Y2 (en)
JPS63178310A (en) Low input/output voltage difference power supply circuit
JPS5852878Y2 (en) Transistor motor drive circuit
JPH0733595Y2 (en) Brushless motor induced voltage detection circuit
JPH0753297Y2 (en) Differential amplifier circuit
JPH08205577A (en) Brushless motor
JP2597317Y2 (en) Reference power supply circuit
JP2520272Y2 (en) DC motor rotation speed controller
JPH0817594B2 (en) Motor drive circuit
JP2556143B2 (en) Integrated circuit device for driving a motor
JPS6033717A (en) Current mirror circuit
JP3664038B2 (en) Reset circuit