JPH07222482A - 出力トランジスタの飽和防止回路 - Google Patents
出力トランジスタの飽和防止回路Info
- Publication number
- JPH07222482A JPH07222482A JP6009350A JP935094A JPH07222482A JP H07222482 A JPH07222482 A JP H07222482A JP 6009350 A JP6009350 A JP 6009350A JP 935094 A JP935094 A JP 935094A JP H07222482 A JPH07222482 A JP H07222482A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- circuit
- output transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 9
- 229920006395 saturated elastomer Polymers 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Control Of Stepping Motors (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】不必要な無効電圧を増加されることなく検出の
精度を上げた出力トランジスタの飽和防止回路を提供す
る。 【構成】利得可変型の増幅器８と、増幅器８の出力によ
って駆動される第１カレントミラー回路１４と、第１カ
レントミラー回路１４の出力電流をベースに受ける第１
トランジスタＱ６と、第１カレントミラー回路１４の出
力電流をベースに受けるとともにエミッタが第１トラン
ジスタＱ６のエミッタに接続されコレクタが負荷に接続
される出力トランジスタＴ２と、第１トランジスタＱ６
の出力電流によって駆動される第２カレントミラー回路
１５と、第１カレントミラー回路１４の出力電流を検出
する第１抵抗Ｒ1と、第２カレントミラー回路１５の出
力電流を検出する第２抵抗Ｒ2と、第１抵抗Ｒ1による検
出値に対し第２抵抗Ｒ2による検出値が所定値以上にな
ると増幅器８の利得を絞るように制御するアンプ１６と
から成る出力トランジスタの飽和防止回路。
精度を上げた出力トランジスタの飽和防止回路を提供す
る。 【構成】利得可変型の増幅器８と、増幅器８の出力によ
って駆動される第１カレントミラー回路１４と、第１カ
レントミラー回路１４の出力電流をベースに受ける第１
トランジスタＱ６と、第１カレントミラー回路１４の出
力電流をベースに受けるとともにエミッタが第１トラン
ジスタＱ６のエミッタに接続されコレクタが負荷に接続
される出力トランジスタＴ２と、第１トランジスタＱ６
の出力電流によって駆動される第２カレントミラー回路
１５と、第１カレントミラー回路１４の出力電流を検出
する第１抵抗Ｒ1と、第２カレントミラー回路１５の出
力電流を検出する第２抵抗Ｒ2と、第１抵抗Ｒ1による検
出値に対し第２抵抗Ｒ2による検出値が所定値以上にな
ると増幅器８の利得を絞るように制御するアンプ１６と
から成る出力トランジスタの飽和防止回路。
Description
【０００１】
【産業上の利用分野】本発明は負荷に電流を供給する出
力トランジスタの飽和を防止する回路に関するものであ
る。
力トランジスタの飽和を防止する回路に関するものであ
る。
【０００２】
【従来の技術】図６はモータ駆動回路における従来の出
力トランジスタの飽和防止回路を示している。６１はモ
ータ駆動信号源であり、そこからのモータ駆動信号はパ
ワーアンプ６２、６３、６４に加えられる。モータが３
相であるので、３つのパワーアンプ６２、６３、６４が
設けられている。６５、６６、６７はパワーアンプ６
２、６３、６４に接続されたＮＰＮ型の出力トランジス
タであり、それらの出力電流は出力端子６８、６９、７
０に接続されるモータのコイルに供給される。
力トランジスタの飽和防止回路を示している。６１はモ
ータ駆動信号源であり、そこからのモータ駆動信号はパ
ワーアンプ６２、６３、６４に加えられる。モータが３
相であるので、３つのパワーアンプ６２、６３、６４が
設けられている。６５、６６、６７はパワーアンプ６
２、６３、６４に接続されたＮＰＮ型の出力トランジス
タであり、それらの出力電流は出力端子６８、６９、７
０に接続されるモータのコイルに供給される。
【０００３】出力トランジスタ６５、６６、６７はプッ
シュプル出力回路における下側の出力トランジスタを示
しており、それらのコレクタにはＰＮＰ型の出力トラン
ジスタが接続される。図７はそのうちの１つ（１相）に
ついて示している。７１がＰＮＰ型の出力トランジスタ
であり、エミッタが電源ＶCCに接続され、コレクタが出
力トランジスタ６５のコレクタと共に出力端子６８に接
続され、ベースがパワーアンプ６２に接続されている。
シュプル出力回路における下側の出力トランジスタを示
しており、それらのコレクタにはＰＮＰ型の出力トラン
ジスタが接続される。図７はそのうちの１つ（１相）に
ついて示している。７１がＰＮＰ型の出力トランジスタ
であり、エミッタが電源ＶCCに接続され、コレクタが出
力トランジスタ６５のコレクタと共に出力端子６８に接
続され、ベースがパワーアンプ６２に接続されている。
【０００４】パワーアンプ６２から出力される正弦波の
駆動信号の正の半波では出力トランジスタ６５がＯＮ、
出力トランジスタ７１がＯＦＦとなり、負の半波では出
力トランジスタ６５がＯＦＦで、出力トランジスタ７１
がＯＮとなる。Ｌ１は負荷としてのモータコイルを示し
ている。
駆動信号の正の半波では出力トランジスタ６５がＯＮ、
出力トランジスタ７１がＯＦＦとなり、負の半波では出
力トランジスタ６５がＯＦＦで、出力トランジスタ７１
がＯＮとなる。Ｌ１は負荷としてのモータコイルを示し
ている。
【０００５】図６の各出力トランジスタ６５、６６、６
７はその静特性を示す図４から分かるように、コレクタ
・エミッタ間電圧ＶCEが小さくなると、飽和領域に入っ
てしまい、この飽和領域では、ベース電流に応じて出力
電流Ｉ0がリニアに変化しないので、駆動信号としての
正弦波の形が崩れてしまい、モータの駆動に支障を与え
る。図４において、ＩB1〜ＩB4はパラメータとしてのベ
ース電流を示しており、ＩB1＜ＩB2＜ＩB3＜ＩB4であ
る。
７はその静特性を示す図４から分かるように、コレクタ
・エミッタ間電圧ＶCEが小さくなると、飽和領域に入っ
てしまい、この飽和領域では、ベース電流に応じて出力
電流Ｉ0がリニアに変化しないので、駆動信号としての
正弦波の形が崩れてしまい、モータの駆動に支障を与え
る。図４において、ＩB1〜ＩB4はパラメータとしてのベ
ース電流を示しており、ＩB1＜ＩB2＜ＩB3＜ＩB4であ
る。
【０００６】図６の従来回路では、出力トランジスタ６
５、６６、６７の出力電圧を検出し、この電圧が所定値
ＶCE0（基準電圧）以下にならない（飽和領域に入らな
い）ようにしている。そのため、出力トランジスタ６
５、６６、６７のコレクタは抵抗７２、７３、７４を介
してコンパレータ７６の反転端子（−）に接続される。
コンパレータ７６の非反転端子（＋）には、駆動信号源
６１と連動する電流源７５から駆動電流Ｉに比例する電
流ＩSと抵抗ＲSとにより生じる電圧ＩS・ＲSが基準電圧
として印加される。
５、６６、６７の出力電圧を検出し、この電圧が所定値
ＶCE0（基準電圧）以下にならない（飽和領域に入らな
い）ようにしている。そのため、出力トランジスタ６
５、６６、６７のコレクタは抵抗７２、７３、７４を介
してコンパレータ７６の反転端子（−）に接続される。
コンパレータ７６の非反転端子（＋）には、駆動信号源
６１と連動する電流源７５から駆動電流Ｉに比例する電
流ＩSと抵抗ＲSとにより生じる電圧ＩS・ＲSが基準電圧
として印加される。
【０００７】コンパレータ７６の反転端子（−）に入力
される電圧（出力トランジスタのＶCEに相当）が、この
基準電圧を超えると、パワーアンプ６２、６３、６４を
制御して出力トランジスタ６５、６６、６７のベース電
流を減らし、ＶCEがＩS・ＲS以下にならないようにして
いる。尚、この回路は３つの出力トランジスタ６５、６
６、６７のＶCEのうち１番低い電圧に反応する。
される電圧（出力トランジスタのＶCEに相当）が、この
基準電圧を超えると、パワーアンプ６２、６３、６４を
制御して出力トランジスタ６５、６６、６７のベース電
流を減らし、ＶCEがＩS・ＲS以下にならないようにして
いる。尚、この回路は３つの出力トランジスタ６５、６
６、６７のＶCEのうち１番低い電圧に反応する。
【０００８】
【発明が解決しようとする課題】上述の従来回路では、
図８に示す出力トランジスタ６５、６６、６７の出力特
性（イ）がバラツクので、トランジスタにバラツキがあ
っても飽和しない領域を保障するということで、基準電
圧をＩS・ＲSとしているが、これは図８の（ロ）に示す
ような特性であり、出力トランジスタの実際の出力特性
（イ）とはかけ離れている。
図８に示す出力トランジスタ６５、６６、６７の出力特
性（イ）がバラツクので、トランジスタにバラツキがあ
っても飽和しない領域を保障するということで、基準電
圧をＩS・ＲSとしているが、これは図８の（ロ）に示す
ような特性であり、出力トランジスタの実際の出力特性
（イ）とはかけ離れている。
【０００９】このように、飽和させないということを優
先させるためＶCEの基準値を実際よりも高く設定してい
る。そのため、出力トランジスタのＶCEが大きくなる。
出力トランジスタのＶCEは負荷にとっては無効電圧とな
るので、電力ロスが生じモータのトルクが低下すること
になる。また、このことは出力トランジスタをＩＣで構
成した場合、ＩＣ内の消費電力を増加させるということ
になり、好ましくない。
先させるためＶCEの基準値を実際よりも高く設定してい
る。そのため、出力トランジスタのＶCEが大きくなる。
出力トランジスタのＶCEは負荷にとっては無効電圧とな
るので、電力ロスが生じモータのトルクが低下すること
になる。また、このことは出力トランジスタをＩＣで構
成した場合、ＩＣ内の消費電力を増加させるということ
になり、好ましくない。
【００１０】本発明はこのような点に鑑みなされたもの
であって、不必要な無効電圧を増加されることなく検出
の精度を上げた出力トランジスタの飽和防止回路を提供
することを目的とする。
であって、不必要な無効電圧を増加されることなく検出
の精度を上げた出力トランジスタの飽和防止回路を提供
することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、負荷に電流を供給する出力トランジスタ
の飽和防止回路であって、ベースが前記出力トランジス
タのベースに接続され、そのベースに入力信号を受ける
第１トランジスタを設け、この第１トランジスタのベー
ス電流と出力電流の比に基づいて前記出力トランジスタ
が飽和しないように前記入力信号のレベルを制御する制
御手段を設けた構成としている。
め本発明では、負荷に電流を供給する出力トランジスタ
の飽和防止回路であって、ベースが前記出力トランジス
タのベースに接続され、そのベースに入力信号を受ける
第１トランジスタを設け、この第１トランジスタのベー
ス電流と出力電流の比に基づいて前記出力トランジスタ
が飽和しないように前記入力信号のレベルを制御する制
御手段を設けた構成としている。
【００１２】
【作用】このような構成によると、出力トランジスタの
ＶCEの低下による飽和は第１トランジスタのベース電流
と出力電流（コレクタ電流）の比に表われるので、この
比が所定の値になったところで、増幅回路のゲインが下
げられ、出力トランジスタは飽和領域に入るのを確実に
阻止される。即ち出力トランジスタが飽和領域に入りそ
うになるのを実質的に検出し、それを阻止するようにな
るので、出力トランジスタのＶCEを小さくできる。
ＶCEの低下による飽和は第１トランジスタのベース電流
と出力電流（コレクタ電流）の比に表われるので、この
比が所定の値になったところで、増幅回路のゲインが下
げられ、出力トランジスタは飽和領域に入るのを確実に
阻止される。即ち出力トランジスタが飽和領域に入りそ
うになるのを実質的に検出し、それを阻止するようにな
るので、出力トランジスタのＶCEを小さくできる。
【００１３】
【実施例】以下、本発明の実施例を図面に従って説明す
る。図５は本発明の出力トランジスタの飽和防止回路１
１、１２、１３を組み込んだモータ駆動回路を示してい
る。同図において、Ｌ１、Ｌ２、Ｌ３は３相のブラシレ
スモータのコイルであり、０゜、１２０゜、２４０゜の
位相位置にそれぞれ配されている。１、２、３はこれら
のコイルＬ１、Ｌ２、Ｌ３から３０゜ずつずれた位置に
配されたホール素子であり、ロータの位置を示す信号
（以下「ホール信号」という）を出力する。各ホール信
号は差動信号の形でホールアンプ４、５、６へ入力され
る。
る。図５は本発明の出力トランジスタの飽和防止回路１
１、１２、１３を組み込んだモータ駆動回路を示してい
る。同図において、Ｌ１、Ｌ２、Ｌ３は３相のブラシレ
スモータのコイルであり、０゜、１２０゜、２４０゜の
位相位置にそれぞれ配されている。１、２、３はこれら
のコイルＬ１、Ｌ２、Ｌ３から３０゜ずつずれた位置に
配されたホール素子であり、ロータの位置を示す信号
（以下「ホール信号」という）を出力する。各ホール信
号は差動信号の形でホールアンプ４、５、６へ入力され
る。
【００１４】ホールアンプ４、５、６で増幅されたホー
ル信号は次の回路ブロック７でマトリックスと振幅制限
の作用を受ける。ここで、マトリックスはホール信号が
コイルＬ１、Ｌ２、Ｌ３に対し３０゜ずれているので、
それをコイルＬ１、Ｌ２、Ｌ３の駆動に適するように位
相を合せる（即ち、３０゜のずれをなくす）動作であ
る。回路ブロック７の出力はパワーアンプ８、９、１０
及び出力トランジスタの飽和防止回路１１、１２、１３
を通してコイルＬ１、Ｌ２、Ｌ３へ与えられる。
ル信号は次の回路ブロック７でマトリックスと振幅制限
の作用を受ける。ここで、マトリックスはホール信号が
コイルＬ１、Ｌ２、Ｌ３に対し３０゜ずれているので、
それをコイルＬ１、Ｌ２、Ｌ３の駆動に適するように位
相を合せる（即ち、３０゜のずれをなくす）動作であ
る。回路ブロック７の出力はパワーアンプ８、９、１０
及び出力トランジスタの飽和防止回路１１、１２、１３
を通してコイルＬ１、Ｌ２、Ｌ３へ与えられる。
【００１５】図３は前記飽和防止回路１１、１２、１３
のうち、飽和防止回路１１を示している。Ｔ１、Ｔ２は
プッシュプル型の出力回路を構成するＰＮＰ型の出力ト
ランジスタとＮＰＮ型の出力トランジスタであり、パワ
ーアンプ８から出力される正弦波の駆動信号の正の半波
ではトランジスタＴ２がＯＮし、負の半波ではトランジ
スタＴ１がＯＮして、交互にコイルＬ１を駆動する。
のうち、飽和防止回路１１を示している。Ｔ１、Ｔ２は
プッシュプル型の出力回路を構成するＰＮＰ型の出力ト
ランジスタとＮＰＮ型の出力トランジスタであり、パワ
ーアンプ８から出力される正弦波の駆動信号の正の半波
ではトランジスタＴ２がＯＮし、負の半波ではトランジ
スタＴ１がＯＮして、交互にコイルＬ１を駆動する。
【００１６】１１ｕは上側の出力トランジスタＴ１の飽
和防止回路であり、１１ｄは下側の出力トランジスタＴ
２の飽和防止回路である。上側の出力トランジスタＴ１
の飽和防止回路１１ｕの詳細は図２に示され、下側の出
力トランジスタＴ２の飽和防止回路１１ｄの詳細は図１
に示されている。
和防止回路であり、１１ｄは下側の出力トランジスタＴ
２の飽和防止回路である。上側の出力トランジスタＴ１
の飽和防止回路１１ｕの詳細は図２に示され、下側の出
力トランジスタＴ２の飽和防止回路１１ｄの詳細は図１
に示されている。
【００１７】まず、図１について説明する。パワーアン
プ８の出力電流はトランジスタＱ１、Ｑ２、Ｑ３より成
る第１カレントミラー回路１４に入力される。この第１
カレントミラー回路１４の出力電流はトランジスタＱ２
とＱ３からそれぞれ出力される。トランジスタＱ２の出
力電流Ｉ1は抵抗Ｒ1を通してグランドへ流れ、トランジ
スタＱ３の出力電流ＩbはトランジスタＱ６と出力トラ
ンジスタＴ２のベースへ流入する。
プ８の出力電流はトランジスタＱ１、Ｑ２、Ｑ３より成
る第１カレントミラー回路１４に入力される。この第１
カレントミラー回路１４の出力電流はトランジスタＱ２
とＱ３からそれぞれ出力される。トランジスタＱ２の出
力電流Ｉ1は抵抗Ｒ1を通してグランドへ流れ、トランジ
スタＱ３の出力電流ＩbはトランジスタＱ６と出力トラ
ンジスタＴ２のベースへ流入する。
【００１８】トランジスタＱ６のエミッタは出力トラン
ジスタＴ２のエミッタと同様にグランドに接続され、コ
レクタは第２カレントミラー回路１５に接続される。第
２カレントミラー回路１５はトランジスタＱ４とＱ５と
から成り、そのトランジスタＱ５から出力される電流Ｉ
2は抵抗Ｒ2を通してグランドへ流れる。
ジスタＴ２のエミッタと同様にグランドに接続され、コ
レクタは第２カレントミラー回路１５に接続される。第
２カレントミラー回路１５はトランジスタＱ４とＱ５と
から成り、そのトランジスタＱ５から出力される電流Ｉ
2は抵抗Ｒ2を通してグランドへ流れる。
【００１９】（ハ）点に生じる電圧Ｉ1・Ｒ1と（ニ）点
に生じる電圧Ｉ2・Ｒ2はそれぞれオペレーションアンプ
１６の非反転端子（＋）と反転端子（−）へ印加され
る。ここで、Ｉ1＝Ｉb／α、Ｉ2＝ＩC／βに選ばれてい
る。ただし、α、βは定数、ＩbはトランジスタＱ３の
出力電流、ＩCはトランジスタＱ６のコレクタ電流であ
る。
に生じる電圧Ｉ2・Ｒ2はそれぞれオペレーションアンプ
１６の非反転端子（＋）と反転端子（−）へ印加され
る。ここで、Ｉ1＝Ｉb／α、Ｉ2＝ＩC／βに選ばれてい
る。ただし、α、βは定数、ＩbはトランジスタＱ３の
出力電流、ＩCはトランジスタＱ６のコレクタ電流であ
る。
【００２０】出力トランジスタＴ２のエミッタ面積はト
ランジスタＱ６のエミッタ面積のｒ倍に選ばれている。
ここでｒは２００〜６００の範囲内に選ばれる。出力ト
ランジスタＴ２が飽和領域になると、トランジスタＱ６
のコレクタ電流ＩCも増加する。そして、トランジスタ
Ｔ２の飽和領域とリニア領域の境界のＶCE0はトランジ
スタＱ６のベース電流とコレクタ電流の比が所定の値に
なる点である。尚、トランジスタＱ６はそのコレクタが
カレントミラー回路１５を介して電源ＶCCに接続されて
動作するため飽和しない。
ランジスタＱ６のエミッタ面積のｒ倍に選ばれている。
ここでｒは２００〜６００の範囲内に選ばれる。出力ト
ランジスタＴ２が飽和領域になると、トランジスタＱ６
のコレクタ電流ＩCも増加する。そして、トランジスタ
Ｔ２の飽和領域とリニア領域の境界のＶCE0はトランジ
スタＱ６のベース電流とコレクタ電流の比が所定の値に
なる点である。尚、トランジスタＱ６はそのコレクタが
カレントミラー回路１５を介して電源ＶCCに接続されて
動作するため飽和しない。
【００２１】本実施例ではトランジスタＱ６のベース電
流とコレクタ電流の比を監視し、それが所定値を超える
と利得可変型増幅器８の利得を絞ってベース電流を減ら
すようにする。今、トランジスタＱ６のコレクタ電流Ｉ
Cとベース電流の比がｘより大きくなったとき飽和防止
を働らかせるとする。このｘは以下のようにして決める
ことができる。
流とコレクタ電流の比を監視し、それが所定値を超える
と利得可変型増幅器８の利得を絞ってベース電流を減ら
すようにする。今、トランジスタＱ６のコレクタ電流Ｉ
Cとベース電流の比がｘより大きくなったとき飽和防止
を働らかせるとする。このｘは以下のようにして決める
ことができる。
【００２２】まず、トランジスタＱ６のベース電流をＩ
b1、トランジスタＴ２のベース電流をＩb2とすると、Ｉ
b2＝ｒＩb1、従って、 Ｉb＝Ｉb1＋Ｉb2＝（１＋ｒ）Ｉb1 ・・・・・ （１） となる。また、 ｘ＝ＩC／Ｉb1 ・・・・・ （２） （１）、（２）式より、 Ｉb・ｘ／（１＋ｒ）＝ＩC ・・・・・ （３） ＩC＝Ｉ0／ｒであるから、 Ｉb・ｘ・ｒ／（１＋ｒ）＝Ｉ0 ・・・・・ （４） 一方、Ｉ1・Ｒ1＝Ｉ2・Ｒ2、Ｉ1＝Ｉb／α、Ｉ2＝Ｉc／β、ＩC＝Ｉ0／ｒより Ｉb・Ｒ1／α＝Ｉ0・Ｒ2／β ・・・・・ （５） （４）、（５）式より ｘ＝｛（１＋ｒ）β／α｝×Ｒ1／Ｒ2 ・・・・・ （６）
b1、トランジスタＴ２のベース電流をＩb2とすると、Ｉ
b2＝ｒＩb1、従って、 Ｉb＝Ｉb1＋Ｉb2＝（１＋ｒ）Ｉb1 ・・・・・ （１） となる。また、 ｘ＝ＩC／Ｉb1 ・・・・・ （２） （１）、（２）式より、 Ｉb・ｘ／（１＋ｒ）＝ＩC ・・・・・ （３） ＩC＝Ｉ0／ｒであるから、 Ｉb・ｘ・ｒ／（１＋ｒ）＝Ｉ0 ・・・・・ （４） 一方、Ｉ1・Ｒ1＝Ｉ2・Ｒ2、Ｉ1＝Ｉb／α、Ｉ2＝Ｉc／β、ＩC＝Ｉ0／ｒより Ｉb・Ｒ1／α＝Ｉ0・Ｒ2／β ・・・・・ （５） （４）、（５）式より ｘ＝｛（１＋ｒ）β／α｝×Ｒ1／Ｒ2 ・・・・・ （６）
【００２３】この（６）式に基づいて、ｘを設定すれば
よい。トランジスタＱ６のコレクタ電流ＩCとベース電
流Ｉb1の比がｘになると、オペレーションアンプ１６か
ら出力が発生して増幅器８の利得を下げるように作用す
る。これによって、出力トランジスタＴ２のベース電流
が減少しＶCEが図４のＶCE0以下になるのが阻止され
る。
よい。トランジスタＱ６のコレクタ電流ＩCとベース電
流Ｉb1の比がｘになると、オペレーションアンプ１６か
ら出力が発生して増幅器８の利得を下げるように作用す
る。これによって、出力トランジスタＴ２のベース電流
が減少しＶCEが図４のＶCE0以下になるのが阻止され
る。
【００２４】次に、図２に示す上側の出力トランジスタ
Ｔ１の飽和防止回路は、図１のトランジスタＱ６に対応
するトランジスタＱ１２や、図１のカレントミラー回路
１４、１５に対応するカレントミラー回路１８、１９が
それぞれ図１とは逆導電型トランジスタで形成されてい
る点、図１の抵抗Ｒ１、Ｒ２に対応する抵抗Ｒ３、Ｒ４
が電源ライン２０に接続されている点等を除き図１と同
様の構成で実現されている。１７は図１のオペレーショ
ンアンプ１６に対応するアンプである。
Ｔ１の飽和防止回路は、図１のトランジスタＱ６に対応
するトランジスタＱ１２や、図１のカレントミラー回路
１４、１５に対応するカレントミラー回路１８、１９が
それぞれ図１とは逆導電型トランジスタで形成されてい
る点、図１の抵抗Ｒ１、Ｒ２に対応する抵抗Ｒ３、Ｒ４
が電源ライン２０に接続されている点等を除き図１と同
様の構成で実現されている。１７は図１のオペレーショ
ンアンプ１６に対応するアンプである。
【００２５】図１、図２におけるトランジスタＱ６、Ｑ
１２のベース電流とコレクタ電流の検出をそれらのベー
ス電流とコレクタ電流の定数分の一の電流を検出電流と
して抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４に流すことによってベ
ース電流とコレクタ電流の比をＩＣ内部の抵抗比Ｒ１／
Ｒ２、Ｒ３／Ｒ４で検出でき、設定比のバラツキを極め
て小さくすることができる。
１２のベース電流とコレクタ電流の検出をそれらのベー
ス電流とコレクタ電流の定数分の一の電流を検出電流と
して抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４に流すことによってベ
ース電流とコレクタ電流の比をＩＣ内部の抵抗比Ｒ１／
Ｒ２、Ｒ３／Ｒ４で検出でき、設定比のバラツキを極め
て小さくすることができる。
【００２６】
【発明の効果】以上説明したように本発明では、出力ト
ランジスタのＶCEの基準電圧を擬似的に設定せずに出力
トランジスタのＶCEに依存する第１トランジスタの出力
電流をベース電流との比によって監視しているので、よ
り正確な飽和検出ができる。そのため無効電圧の増加を
最小限に抑えることができ、モータのトルクが充分確保
できるとともに、出力トランジスタをＩＣ回路で形成し
たとき、そのＩＣにおける無効電力による発熱が少なく
なるので、パッケージ寸法や取付け基板の材質等に熱設
計余裕が生じる。また、第１トランジスタのベース電流
とその出力電流の比を比較するため飽和防止の動作開始
設定が容易である。
ランジスタのＶCEの基準電圧を擬似的に設定せずに出力
トランジスタのＶCEに依存する第１トランジスタの出力
電流をベース電流との比によって監視しているので、よ
り正確な飽和検出ができる。そのため無効電圧の増加を
最小限に抑えることができ、モータのトルクが充分確保
できるとともに、出力トランジスタをＩＣ回路で形成し
たとき、そのＩＣにおける無効電力による発熱が少なく
なるので、パッケージ寸法や取付け基板の材質等に熱設
計余裕が生じる。また、第１トランジスタのベース電流
とその出力電流の比を比較するため飽和防止の動作開始
設定が容易である。
【図１】本発明を実施した出力トランジスタの飽和防止
回路を示す回路図。
回路を示す回路図。
【図２】本発明を実施した出力トランジスタの飽和防止
回路の他の例を示す回路図。
回路の他の例を示す回路図。
【図３】図１と図２の防止回路を有するプッシュプル出
力回路を示す図。
力回路を示す図。
【図４】ベース電流をパラメータとした出力トランジス
タの静特性を示す図。
タの静特性を示す図。
【図５】本発明の飽和防止回路を具備するモータ駆動回
路を示す図。
路を示す図。
【図６】従来の出力トランジスタの飽和防止回路を示す
回路図。
回路図。
【図７】その出力トランジスタを用いた出力回路を示す
回路図。
回路図。
【図８】従来例の説明図。
１、２、３ ホール素子 ８ 利得可変型の増幅器 １１、１２、１３ 出力トランジスタの飽和防止回路 Ｌ１、Ｌ２、Ｌ３ モータコイル Ｔ１、Ｔ２ 出力トランジスタ Ｑ６ トランジスタ １４ 第１カレントミラー回路 １５ 第２カレントミラー回路 Ｒ１、Ｒ２ 抵抗 １６ オペレーションアンプ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｆ 3/26 8839−5Ｊ Ｈ０３Ｇ 3/30 Ｂ
Claims (3)
- 【請求項１】利得可変型の増幅器と、 前記増幅器の出力によって駆動される第１カレントミラ
ー回路と、 前記第１カレントミラー回路の出力電流をベースに受け
る第１トランジスタと、 前記第１カレントミラー回路の出力電流をベースに受け
るとともにエミッタが前記第１トランジスタのエミッタ
に接続されコレクタが負荷に接続される出力トランジス
タと、 前記第１トランジスタの出力電流によって駆動される第
２カレントミラー回路と、 前記第１カレントミラー回路の出力電流を検出する第１
検出手段と、 前記第２カレントミラー回路の出力電流を検出する第２
検出手段と、 前記第１検出手段による検出値に対し第２検出手段によ
る検出値が所定値以上になると前記増幅器の利得を絞る
ように制御する利得制御手段と、から成る出力トランジ
スタの飽和防止回路。 - 【請求項２】負荷に電流を供給する出力トランジスタの
飽和防止回路であって、ベースが前記出力トランジスタ
のベースに接続され、そのベースに入力信号を受ける第
１トランジスタを設け、この第１トランジスタのベース
電流と出力電流の比に基づいて前記出力トランジスタが
飽和しないように前記入力信号のレベルを制御する制御
手段を設けたことを特徴とする出力トランジスタの飽和
防止回路。 - 【請求項３】前記負荷はモータコイルであることを特徴
とする請求項１又は請求項２に記載の出力トランジスタ
の飽和防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6009350A JPH07222482A (ja) | 1994-01-31 | 1994-01-31 | 出力トランジスタの飽和防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6009350A JPH07222482A (ja) | 1994-01-31 | 1994-01-31 | 出力トランジスタの飽和防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07222482A true JPH07222482A (ja) | 1995-08-18 |
Family
ID=11718027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6009350A Pending JPH07222482A (ja) | 1994-01-31 | 1994-01-31 | 出力トランジスタの飽和防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07222482A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072851A (ja) * | 2006-09-14 | 2008-03-27 | Omron Corp | モータ制御装置 |
| US7535267B2 (en) | 2004-01-13 | 2009-05-19 | Denso Corporation | Output circuit and operational amplifier |
| JP2016127588A (ja) * | 2014-12-30 | 2016-07-11 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 電力増幅器の負荷調整による圧縮制御 |
-
1994
- 1994-01-31 JP JP6009350A patent/JPH07222482A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535267B2 (en) | 2004-01-13 | 2009-05-19 | Denso Corporation | Output circuit and operational amplifier |
| JP2008072851A (ja) * | 2006-09-14 | 2008-03-27 | Omron Corp | モータ制御装置 |
| JP2016127588A (ja) * | 2014-12-30 | 2016-07-11 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 電力増幅器の負荷調整による圧縮制御 |
| JP2016127589A (ja) * | 2014-12-30 | 2016-07-11 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 無線周波数入力信号の振幅調整による圧縮制御 |
| US10312867B2 (en) | 2014-12-30 | 2019-06-04 | Skyworks Solutions, Inc. | Methods, modules and devices for detecting a saturation condition of a power amplifier |
| US11057003B2 (en) | 2014-12-30 | 2021-07-06 | Skyworks Solutions, Inc. | Devices and methods for detecting a saturation condition of a power amplifier |
| US11637535B2 (en) | 2014-12-30 | 2023-04-25 | Skyworks Solutions, Inc. | Devices and methods for detecting a saturation condition of a power amplifier |
| US12166454B2 (en) | 2014-12-30 | 2024-12-10 | Skyworks Solutions, Inc. | Devices and methods for detecting a saturation condition of a power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4070606A (en) | Driving circuit for brushless DC motor | |
| JPH04304188A (ja) | 直流ブラシレスモータの速度制御装置 | |
| US3988652A (en) | Stabilized brushless motor drive circuit | |
| JP3333318B2 (ja) | 出力トランジスタの飽和防止回路 | |
| JP3562141B2 (ja) | 電流出力回路 | |
| JPH0640479Y2 (ja) | 電流検出回路 | |
| JP2833012B2 (ja) | 電流検出機能付トランジスタ | |
| JPS5918874Y2 (ja) | モ−タ駆動回路 | |
| JPS589589A (ja) | 小型直流モ−タの速度制御回路 | |
| KR930005383Y1 (ko) | 저전압용 모터전류 검출회로 | |
| JPH05119077A (ja) | 電流検出器 | |
| JP2935367B2 (ja) | モータのトルクリミット制御回路 | |
| JPH0435776Y2 (ja) | ||
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPS5852878Y2 (ja) | トランジスタモ−タの駆動回路 | |
| JPH0733595Y2 (ja) | ブラシレスモ−タの誘起電圧検出回路 | |
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JPS6126848B2 (ja) | ||
| JPH08205577A (ja) | ブラシレスモータ | |
| JP2578790B2 (ja) | 保護回路 | |
| JP2520272Y2 (ja) | 直流モータの回転速度制御装置 | |
| JPH0817594B2 (ja) | モータ駆動回路 | |
| JP2556143B2 (ja) | モ−タ駆動用集積回路装置 | |
| JPS6033717A (ja) | カレントミラ−回路 | |
| JP3664038B2 (ja) | リセット回路 |