JPH0722254B2 - 温度補償型ｍｉｓ発振器 - Google Patents

温度補償型ｍｉｓ発振器

Info

Publication number
JPH0722254B2
JPH0722254B2 JP61245160A JP24516086A JPH0722254B2 JP H0722254 B2 JPH0722254 B2 JP H0722254B2 JP 61245160 A JP61245160 A JP 61245160A JP 24516086 A JP24516086 A JP 24516086A JP H0722254 B2 JPH0722254 B2 JP H0722254B2
Authority
JP
Japan
Prior art keywords
temperature
current
voltage
mosfet
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61245160A
Other languages
English (en)
Other versions
JPS6294013A (ja
Inventor
パーディープ・ケイ・ジェイン
バブ・ラル・ジェイン
マイケル・エス・ブライナー
Original Assignee
アメリカン・マイクロシステムズ・インコ−ポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン・マイクロシステムズ・インコ−ポレイテッド filed Critical アメリカン・マイクロシステムズ・インコ−ポレイテッド
Publication of JPS6294013A publication Critical patent/JPS6294013A/ja
Publication of JPH0722254B2 publication Critical patent/JPH0722254B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
    • Y02P80/15—On-site combined power, heat or cool generation or distribution, e.g. combined heat and power [CHP] supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Dram (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、温度補償電流源を有するモノリシック集積回
路の相補型金属−絶縁体−半導体型（以下、MISとい
う）発振器に関するものである。
［従来の技術及び従来の技術の問題点］ 集積回路のMIS発振器において、金属−酸化物−半導体
型電界効果トランジスタ（以下、MOSFETという）を用い
るものでしばしば生じる問題の一つは、発振器がおかれ
ている周囲の温度が変化するにつれてその発振周期が変
化して動作がしばしば不安定になるということである。
そこで発振器の不安定性を引き出す温度の問題を解決す
るために従来いくつかの試みがされている。
解決策の一つでは、集積回路のパッケージのピンに接続
される外付けの抵抗素子や容量素子を使用することによ
り達成されている。この解決策では、外部素子を取付け
るために常に印刷回路基板上に付加的なスペースを必要
とするという点で集積回路のユーザーにとって不便なも
のとなっている。これに加えて、外部素子を使用するこ
とは、特に電子回路のコストを増大させることになる。
温度に安定な発振周期を得るために、リング発振器又は
シュミットトリガー発振器を用いることも従来から試み
られている。しかしながら、これらの試みは殆んど成功
していない。アイ・イー・イー・イー・ジャーナル・オ
ブ・ソリッド・ステイト・サーキット（the IEEE Journ
al of Solid State Circuits）のVol.SC−18,1983年10
月の525ページから532ページの「コントロール・ロジッ
ク・アンド・セル・デザイン・フォア・エヌヴィラム
（CONTROL LOGIC AND CELL DESIGN FOR A NVRAM）」と
いう表題において、一つの解決策が提案されている。こ
の発表されたNMOS回路は、前述したリング発振器やシュ
ミット発振器とは違って温度補償手段を有しているが、
この回路はディプレッション型電界効果トランジスタ
（以下、FETという）を包含しているので、CMOS集積回
路の一部分として構成するためには付加的なプロセス工
程が必要となってくる。
温度補償されたCMOS発振器は、エレクトリカリー・イレ
イザブル・プログラマブル・リード・オンリー・メモリ
ーズ（electorically erasable programmable readonly
memories）（EEPROM）のようなメモリ回路を使用する
場合において、特に、消去又は書込み動作を行なう回路
で要求される信号を発生するために用いられる、タイミ
ング信号を発生するための温度依存性のないクロックと
して特に利用される。
必要とされていることは、温度安定性のあるCMOS発振器
の構成部分の全てを、一つの集積回路ダイス上に実現さ
せることであり、このようにすれば、集積回路のユーザ
ーは、いかなる付加的な技術を実施したり、あるいは回
路にいかなる付加的な素子をつけ加える必要もなくな
る。
［問題点を解決するための手段］ 図面に示した実施例の符号を用いて本発明の構成を説明
すれば、本発明は温度補償電流源12と、該温度補償電流
源が発生する電流を受け入れて発振電気信号を発生させ
る発振電気信号発生手段（14,16）とを具備し、半導体
ダイス上にモノリシック集積回路として形成された温度
補償型MIS発振器を対象とする。本発明が対象とする発
振器では、発振電気信号発生手段（14,16）が、温度補
償電流源12が発生する電流によって充電されるキャパシ
タ154と発振電気信号を供給するためにキャパシタ154に
接続されたトリガ回路（16）とから構成される。そして
本発明においては、温度補償電流源を、温度安定基準電
源源から温度安定基準電圧Vrefを受け入れ減衰された温
度安定減衰電圧V0を発生させる電圧分圧器22と、第１の
ドレイン電極と第１のソース電極との間を流れる第１の
電流の大きさを制御するために温度安定基準電圧Vrefを
ゲート電極に印加するべく電圧分圧器22の出力にゲート
電極が接続された第１のMOSFET36と、第１のMOSFET36に
接続され該MOSFETを通して流れる第１の電流に比例する
第２の電流を発生させる第１の電流ミラー42と、第２の
ゲート電極及び第２のソース電極並びに第２のドレイン
電極を有し、該第２のゲート電極及び第２のドレイン電
極は接続点72に共通接続されて第２の電流を受け入れ第
２のソース電極は電圧分圧器に接続されて温度安定減衰
電圧V0を受け入れるようにして第２のゲート電極と第２
のドレイン電極との接続点72に温度安定減衰電圧V0とス
レショールド電圧ＶTとの和に等しいバイアス電圧を発
生させる第２のMOSFET62と、第３のゲート電極及び第３
のドレイ電極並びに第３のソース電極とを有し接続点72
に第３のゲート電極が接続されてバイアス電圧を受け入
れるようにし、第３のドレイン電極が電流源に連結され
た第３のMOSFET74と、第３のソース電極に接続された該
第３のソース電極を温度依存性のある順方向電圧Vfでバ
イアスし、第３のMOSFET74の特性における温度の変化を
補償するようにして第３のMOSFETをバイアスし、実質的
に温度依存性のないドレインソース電流を発生させるよ
うに配置されたpn接合バイポーラダイオード82とから構
成する。
［概要］ 集積回路ダイス上に形成された温度補償されたMIS発振
器がこの明細書に示してある。この温度補償された発振
器10は、温度安定電圧を受け入れて温度安定減衰基準電
圧を発生するのに適した電圧分圧器22を有している。こ
の電圧分圧器22に接続された第１の電流ミラー（mirro
r）42は、温度安定基準電圧で制御されるセンシング・
レッグ（sensing leg）45を通して電流を流し、ほぼ１
マイクロアンペア（microampere）の第１のミラー電流
を発生する。第１のｎチャンネルのMOSFET62は、第１の
ソース電極66、第１のドレイン電極64及び第１のゲート
電極68を有し、第１のソース電極66は温度安定減衰電圧
V0でバイアスされている。第１のゲート68と第１のドレ
イン電極64は共通に接続されており、１マイクロアンペ
ア（microampere）の第１のミラー電流を受け入れて、
後段の回路におけるスレッショールド電圧効果を相殺す
るために、温度安定減衰電圧V0と集積回路ダイス上のｎ
チャンネルMOSFET62の典型的なスレッショールド電圧Ｖ
Tとの和に等しいバイアス電圧を発生する。
このバイアス電圧は、第２のソース電極78、第２のベー
ス電極80及び第２のドレイン電極76を有する第２のｎチ
ャンネルMOSFET74に供給される。第２のｎチャンネルMO
SFET74の第２のソース電極78は、pn半導体接合部を構成
するバイポーラダイオード82の順方向降下電圧Vfによっ
てアース電位以上にバイアスされている。順方向降下電
圧Vfは、第２のｎチャンネルMOSFET74における温度変化
を補償するために、集積回路ダイスの温度の上昇に伴っ
て減少するようになっている。第２のｎチャンネルMOSF
ET74の第２のゲート電極80と第２のソース電極78との間
にかかっている電圧は次のように表わされる。
Vgs＝V0＋VT−Vf この式から、第２のｎチャンネルMOSFET74の第２のドレ
イン電極76と第２のソース電極78との間に流れている電
流Idsは次のように現される。
Ids＝（W/2L）Cox（V0−Vf）ｘμ ここで、ＷはMOSFETのチャンネル幅であり、ＬはMOSFET
チャンネルの長さで、Coxはゲート酸化物の単位面積当
りのキャパシタンスである。このように、電荷キャリア
の移動度μが上昇温度に対して減少すると、順方向降下
電圧の項であるVfもまた減少し、これによって温度依存
性のない一定電流Idsを第２のチャンネルMOSFET74を通
して供給することになる。
センシングレッグ83と２個のミラーレッグ（mirror leg
s）90及び92から構成される第２の電流ミラーを構成す
る電流ミラー・アレー14は、温度依存性のない補償電流
を検知して、第２のミラーレッグ92に、それに線形的に
比例する第２の温度補償充電電流を発生する。電流ミラ
ー・アレー14の第２のミラーレッグ90は第３の電流ミラ
ー112のセンシングレッグ118に接続されている。第３の
電流ミラー112は、温度依存性のない一定電流に線形的
に比例する温度補償放電電流を放出させる。本発明の実
施例ではこれら充電及び放電電流を等しくしている。
充電ゲート130と放電ゲート180を有するシュミットトリ
ガー発振器16は、温度補償充放電電流によって周期的に
充電及び放電されているキャパシタ154の両端の電圧を
検知する。このタイミングキャパシタ154は、電流ミラ
ーによって一定の時間で充放電されるので、シュミット
トリガー発振器16は温度に関して一定の周期を持ってい
る。
［発明の目的］ 本発明の第１の目的は、いかなる分離されたチップ素子
をも使用することなく、それ自体で温度補償電流を発生
することができる温度補償されたMIS発振器を提供する
ことにある。
また、本発明の他の目的は、すべての素子は単一の集積
回路ダイス上にあって、特に温度安定発振電気信号を集
積回路ダイスの他の部分に供給するに適していることを
特徴とする温度補償されたMIS発振器を提供することに
ある。
［実施例］ 図面には、全体的に数字10で示され、本発明の一実施例
である温度補償されたMIS発振器が示されている。さら
に詳細に述べると、回路10は温度補償された相補型MOS
（CMOS）発振器から構成されている。この温度補償され
たCMOS発振器10はモノリシック集積回路としてシリコン
半導体上に形成されることが望まれている。
以下の説明及び特許請求の範囲の解釈においてCMOS,MOS
FETやその類いの用語は、金属−酸化物−半導体型電界
効果トランジスタと同様に電界効果トランジスタのゲー
ト電極として多結晶シリコン，金属シリサイド又はその
他の良導電体を使用したデバイスを含むものである。
温度補償されたCMOS発振器10は、温度補償された電流を
発生させる温度補償電流源12を有している。第２の電流
ミラーを構成する電流ミラー・アレー14はこの温度補償
された電流を受け入れて、充電電流や放電電流を含む複
数の線形的に相関関係のある電流を発生したり又は放出
したりする。シュミットトリガー発振器16は、電流ミラ
ー・アレー14から充電電流を受け入れ、そして放電電流
を電流ミラー・アレー14に供給するように電流ミラー・
アレー14に接続されている。充電電流と放電電流とは、
シュミットトリガー発振器16に温度に実質的に依存しな
い周期を有する方形波信号を発生させる。
温度補償されたCMOS発振器10は、外部の直流電圧源に接
続されたＶDDリード端子18を有している。このＶDDリー
ド端子18は、該端子に接続されている母線20に直流電圧
を供給する。電圧分圧器22は温度安定基準電圧Vrefを適
当な電源からノード24に受け入れ、温度安定基準電圧Vr
efを出力リード端子26に供給する。この電圧分圧器22
は、ノード24に接続された19.5KΩ（kilohm）の抵抗28
と、この抵抗28とアースとの間に接続された20KΩ（kil
ohm）の抵抗30とから構成される。温度安定減衰電圧V0
は抵抗28と抵抗30とが接続された点に位置するノード32
に発生される。この信号V0の電位は以下に詳述する目的
のためにリード端子34に供給される。２つの抵抗28及び
30はｎウェル拡散プロセスによって実現される。このｎ
ウェル拡散プロセスはすでに十分よく知られていること
である。温度安定基準電圧Vrefの電圧が加えられるリー
ド端子26は、ｎチャンネルエンハンスメント型MOSFET36
のゲート電極38に接続されている。MOSFET36は、ドレイ
ン電極40とソース電極41とを有しており、このソース電
極41はアースに接続され、ドレイン電極40は第１の電流
ミラー42に接続されている。この第１の電流ミラー42
は、電圧付与のために母線20に接続されている。
第１の電流ミラー42は、ゲート電極46,ソース電極48及
びドレイン電極50を有するＰチャンネルエンハスメント
型MOSFET44を備えている。ドレイン電極50は、また、従
来の電流ミラーにおいて行われているようにリード端子
52によってゲート電極46に接続されている。このＰチャ
ンネルMOSFET44は、電流ミラー42のセンシングレッグ45
を構成している。この電流ミラー42は、また、ソース電
極56,ドレイン電極58及びゲート電極60を有するＰチャ
ンネルエンハンスメント型MOSFET54で構成される出力端
子すなわちミラーレッグ53を含んでいる。ゲート電極60
は制御電位を受け入れるためにリード端子52と前記ゲー
ト電極46とに接続されている。ソース電極56は電流を受
け入れるためにソース電極48に対して並列になるように
母線20に接続されている。ミラーレッグ53を流れる電流
量は、MOSFET36のゲート電極38に表わされる電圧Vrefと
MOSFET36のチャンネル長に対するチャンネル幅の比とに
よって限定される。本実施例において、この温度安定化
基準電圧VrefはMOSFET36をバイアスして、100マイクロ
アンペア（microampere）のドレインソース電流Idsをド
レインに発生させる。また、この100マイクロアンペア
の電流は、MOSFET44のソースドレイン回路を流れ、その
結果母線20から引き出されMOSFET54のソースドレイン回
路を流れる１マイクロアンペア電流によって反映され
る。この１マイクロアンペアの電流は温度補償はされて
いないが、この電流を温度補償することはこの回路の本
来の機能にとって本質的なことではない。
この１マイクロアンペアの電流はドレイン電極58からド
レイン電極64,ソース電極66及びゲート電極68を有する
ｎチャンネルエンハンスメント型MOSFET62へ流れる。ゲ
ート電極68とドレイン電極64は、接続点72で結合され同
電位でバイアスされるようにリード端子70によって一緒
に接続されている。ソース電極66にはリード端子34が接
続され、電位V0でバイアスされている。この１マイクロ
アンペアの電流はｎチャンネルMOSFET62のドレインソー
ス回路に供給される。このｎチャンネルMOSFET62は、チ
ャンネル幅とチャンネル長さの比がほぼ50:3の比率を有
しており、このMOSFET62を比較的大きなトランジスタと
いているので、低インピーダンスのドレインソース回路
を流れる１マイクロアンペアの電流は、接続点72でV0＋
ＶTのバイアス電位を発生させる。ＶTはｎチャンネルMO
SFET62のスレショールド電圧である。このように、この
MOSFET62はバイアス電位を発生させるために使用され、
半導体ダイス上の複数のMOSFETの典型的なスレショール
ド電圧を足し合わせる。
ドレイン電極76,ソース電極78及びゲート電極80を有す
るエンハンスト型ｎチャンネルMOSFET74は、ゲート電極
80がリード端子81を介して接続点72に接続され、V0＋Ｖ
Tに等しい電位でバイアスされている。ソース電極78は
バイポーラダイオード82に接続されている。よく知られ
ているｎウェルCMOS製造工程において、縦型のPNPデバ
イスは、Ｐ基板をコレクタ,nウェルをベース,P+層をエ
ミッタとすることで形成される。このバイポーラダイオ
ード82は、このような縦型PNPデバイスのエミッタをダ
イオードのアノードとして使用することにより得られ、
縦型PNPデバイスのベースとコレクタは、バイポーラダ
イオード82のカソードを形成するために電気的に一緒に
結合されている。このエミッタは、低寄生ベース抵抗
（parasitic base resistance）を持たせるために、お
よそ20ミクロン（micron）×20ミクロンの面積をダイス
上に占めている。このダイオード82は負の温度係数を有
する順方向降下電圧Vfを示す。
MOSFET74は、そのドレイン電極76に接続されている第２
の電流ミラーを構成する電流ミラー・アレー14を介して
母線20から供給される電流によって駆動される。ドレイ
ン電極76とソース電極78との間を流れる電流量はゲート
電極80とソース電極78とに現われる双方の電圧によって
制御される。ゲート・ソース電圧Vgsは次のように表わ
される。
Vgs＝V0＋ＶT−Vf 次に下記式、 Ids∝μ（Vgs−ＶT）２ に代入することにより、MOSFET74のドレインソース回路
の電流は次にようになる。
Ids∝μ（V0−Vf）２ 電流Idsは、また、さらに完全に次にように定義するこ
とができる。
Ids＝（W/2L）Cox（V0−Vf）2xμ 両方の電流の式において、μはMOSFET74のチャンネルに
おける充電キャリアの移動度に等しい。V0は選択されう
るもので、本実施例では、充電キャリアの移動度の温度
依存性による影響を最大限に相殺できるようにするため
に、1.25ボルトになるようにしている。発振器10の温度
が下ると、μとVfの両方は増加し、その結果Idsを実質
的に同じ値に維持することが理解されるであろう。ま
た、同様に、回路10の温度が上昇すると、μとVfの両方
は減少し、また、MOSFET74のドレインソース電流を同じ
値に維持することになる。その結果、MOSFET74のドレイ
ンソース回路を流れる電流は温度補償されることにな
る。
第２の電流ミラーを構成する電流ミラー・アレー14は、
ソース電極84,ドレイン電極86及びゲート電極88を有す
る電流検知用のＰチャンネルエンハンスメント型MOSFET
83を含んでいる。符号90と92で表わされる一対のミラー
Ｐチャンネルエンハンスメント型MOSFETは電流検知用MO
SFET83に接続されている。さらに詳細に述べると、Ｐチ
ャンネルMOSFET90は、ソース電極94,ドレイン電極96及
びゲート電極98を有している。同様にＰチャンネルMOSF
ET92は、ソース電極100,ドレイン電極102及びゲート電
極104を有している。全てのソース電極84,94及び100
は、それぞれ電圧を付加する母線20に接続されている。
全てのゲート電極88,98及び104は並列にそしてフィード
端子106を介して電流検知用MOSFET83のドレイン電極86
に接続されている。作動しているときに、電流検知用MO
SFET83は、ｎチャンネルMOSFET74を通して流れる温度補
償電流の大きさを検知して、ＰチャンネルMOSFET90とＰ
チャンネルMOSFET92に線形的に比例した電流を発生させ
る。このように、線形的に比例した温度補償ミラー電流
は、MOSFET90を通して流れ、それに接続されているリー
ド端子108に供給される。第２の線形的に比例した温度
補償電流は、MOSFET92を通して流れ、ドレイン電極102
に接続されているリード端子110に供給される。この第
２の線形的に比例した温度補償ミラー電流は、本実施例
では、一定で実質的に温度依存性のないキャパシタ充電
電流となっている。
符号112で示される第３の電流ミラーを構成する放電電
流ミラーは、ドレイン電極116,ゲート電極118及びソー
ス電極120を有するｎチャンネルエンハンスメント型電
流検知用MOSFET114を有している。ドレイン電極116は第
２の温度補償ミラー電流を受け入れるためにリード端子
108に接続されている。第２の温度補償ミラー電流はド
レイン電極116,ソース電極120を通して、ソース電極120
が接続されているアースへ流れる。リード端子122はド
レイン電極116をよく知られている方法でゲート電極118
に接続している。そしてｎチャンネルの電流検知用MOSF
ET114は、リード端子108を流れる電流を検知し、後述す
るように放電電流を放出したり或は受け入れるように設
けられたｎチャンネルエンハンスメント型ミラーMOSFET
124を制御する。このｎチャンネルミラーMOSFET124はド
レイン電極126、ゲート電極128及びソース電極129を有
している。このソース電極129はアースされている。
ゲート電極128は検知用MOSFET114のゲート電極118及び
リード端子122に接続されている。放電電流ミラーを構
成する第３の電流ミラー112は、電流検知用MOSFET114の
ドレイン116及びソース電極120を通る電流の流れの割合
いに線形的に比例する率で電流を引出したり或は放出し
たりする。その放出電流は、MOSFET74を通して流れる温
度補償電流に順々に線形的に比例する。本実施例では、
MOSFET92からの充電電流とMOSFET124を通して流れる放
電電流は大きさにおいて等しくなっている。MOSFET36,4
4,54,62,74,83,90,92,114及び124は全て飽和領域で作動
している。
シュミットトリガー発振回路16は電力付与のためのリー
ド端子110とMOSFET124のドレイン電極126に接続されて
いる。このシュミットトリガー発振回路16は、ドレイン
電極134、ゲート電極136及びソース電極138を有するｎ
チャンネルエンハンスメント型MOSFET132から構成され
る第１のすなわち充電ゲート130を有している。ｐチャ
ンネルエンハンスメント型MOSFET140は、前記ｎチャン
ネルエンハンスメント型MOSFET132に並列に接続され、
ドレイン電極142,ゲート電極144及びソース電極146を有
している。これらのソース電極138と146とは、そこから
調整された温度補償充電電流を受け入れるために並列に
接続されている。ドレイン電極134と142とはキャパシタ
リード端子152に接続されているキャパシタリード端子1
50に接続されている。タイミングキヤパシタ154はチッ
プ上に実現されたMOS型キャパシタである。タイミング
キャパシタ154はリード端子152に接続されたｎチャンネ
ルMOSFETのゲートを構成している。このMOSFETのソース
電極とドレイン電極は一緒に接続されアースに接続され
ている。入力リード端子158と出力リード端子160を有し
ているCMOSシュミットトリガーインバータ156は、キャ
パシタ154から電位を受け入れるためにキャパシタリー
ド端子150と152との接続部にその入力リード端子158が
接続されている。第１のCMOSインバータ162はこのCMOS
シュミット・トリガー・インバータ156の出力リード端
子160に入力リード端子164が接続されている。このCMOS
インバータ162はまた、出力リード端子166を有してい
る。入力リード端子170と出力リード端子172とを有す
る。第２のCMOSインバータ168は、第１のCMOSインバー
タ162の出力リード端子166にその入力リード端子170で
接続されている。フィードバックリード端子174は第１
のCMOSインバータ162の出力リード端子166とｐチャンネ
ルMOSFET140のゲート電極144に接続されている。
放電ゲート180はリード端子182によってタイミングキャ
パシタ154に接続され、また、タイミングキャパシタ154
からアースに電流を放出するためにMOSFET124のドレイ
ン電極126に接続されている。この放電ゲート180は実質
的に充電ゲート130と同じで、ゲート電極186、ソース電
極188及びドレイン電極190を有するｎチャンネルエンハ
ンスメント型MOSFET184から構成されている。ゲート電
極194、ソース電極196及びドレイン電極198を有するｐ
チャンネルエンハンスメント型MOSFET192は、並列にMOS
FET184に接続されている。これらのソース電極188と196
は並列にMOSFET124のドレイン電極126に接続されてい
る。第１の出力リード端子200は、第２のCMOSインバー
タ168の出力電圧をゲート電極136にフィードバックする
ために、この第２のCMOSインバーダ168の出力端子172と
ｎチャンネルMOSFET132のゲート電極136とに接続されて
いる。第２の出力リード端子202は、第２のMOSCMOSイン
バータ168の出力電圧を前記ｐチャンネルMOSFET192のゲ
ート電極194にフィードバックするために、出力端子172
に接続されている。
次に動作について述べると、一定の温度補償電流が電流
ミラー・アレー14によって充電ゲート130に供給される
と、シュミットトリガーインバータ156の出力端子160の
電圧が高くなり、CMOSインバータ162の出力端子166の電
圧は低くなる。その結果、ｐチャンネルMOSFET140を導
通させ、ｎチャンネルMOSFET184が遮断することにな
る。同時に、CMOSインバータ168はリード端子200と202
に高電圧を発生し、ｐチャンネルMOSFET192を遮断さ
せ、ｎチャンネルMOSFET132を導通させることになる。
このように、シュミットトリガーインバータ156からの
高電圧出力は、充電ゲート130を導通させ、放電ゲート1
80を非導通とする。この結果、一定の温度補償電流をタ
イミングキャパシタ154に一定の割合で流入させ、一定
の温度依存性のない割合でこのキャパシタ154を充電す
ることになる。シュミインバータ156が状態を変える二
つの電位レベルは、実質的に温度依存性がないので、こ
りシュミットトリガーインバータ156は温度に関係なく
同電圧で状態を変えることになる。タイミングキャパシ
タ154が、シュミットトリガーインバータ156が低電圧出
力を発生する電圧まで充電されると、このシュミットト
リガーインバータ156の出力端子160の電位は下がり、MO
SFET132と140を遮断させ、放電ゲート180を導通させる
ことになり、タイミングキャパシタ154の電荷は充電さ
れたときと同じ割合でアースに放電されることになる。
放電ゲート180は放電電流ミラーを構成する第３の電流
ミラー112に接続されているので、この電流ミラー112
は、タイミングキャパシタ154から流れ出す一定の温度
依存性のない電流放出割合を維持し、その結果、一定の
温度依存性のないキャパシタ放電割合を供給することに
なる。タイミングキャパシタ154の電位がCMOSシュミッ
トトリガーインバータ156のスイッチング電圧以下に下
がってしまうと、シュミットトリガーインバータ156は
再び状態を変化させ、発振の過程がくり返される。この
ように一定の周期の方形波電圧が出力リード端子200と2
02に発生されることとなる。一定の周期の方形波電圧は
実質的に温度に依存しない周期を有していることにな
る。
このように、集積回路の温度補償されたCMOS発振器10は
母線20からのＶDD電圧で電圧付加される。電圧分圧器22
は温度依存性のない温度安定基準電圧Vrefをノード24で
受け入れ、温度安定減衰電圧V0を接続点32に発生する。
ｎチャンネルMOSFET36は電圧Vrefでそのゲート電極38に
おいてバイアスされ、100マイクロアンペアの電流がそ
のソースドレイン回路に流れる。MOSFET44及び54はその
電流を反映させ、ｎチャンネルMOSFET62に１マイクロア
ンペアの電流を供給する。ｎチャンネルMOSFET62は電圧
V0でそのソース電極66においてバイアスされ、スレショ
ールド電圧ＶTと電圧V0との和に等しいバイアス電圧を
発生する。このバイアス電圧はｎチャンネルMOSFET74の
ゲート電極80に供給される。温度依存性のあるダイオー
ド82の順方向降下電圧VfもまたMOSFET74をバイアスし、
そこで温度変化に対して補償することになる。その結
果、MOSFET74を通して流れるドレインソース電流は実質
的に温度依存性のないものとなっている。MOSFET74のド
レインソース電流は電流ミラー・アレー14によって反映
され、同じ温度依存性のない一定の充電及び放電電流を
発生させる。シュミットトリガー発振器16はこの充電及
び放電電流によって駆動され、高精度のタイミングある
いはクロック信号として用いられる温度依存性のない一
定周期の方形波電圧を発生する。
本発明の特別な優位性は、全ての素子を単一の集積回路
ダイスに形成させた温度安定性のあるCMOS発振器を提供
することにあることは理解されるであろう。この回路に
よって作られる方形波信号は、高安定であり、メモリ特
にEEPROM（electrically erasa栄ble pororammable rea
d only memories）のためのクロック信号を発生させる
ために使われるであろう。
［発明の効果］ 本発明によれば、バイアス電圧を発生させるために温度
安定減衰電圧とスレショールド電圧とを加算する電圧加
算手段と、MOSFETと、実質的に温度依存性のない電流を
MOSFETを通して発生させるためにバイアス電圧とpn半導
体接合部にかかる温度依存性のある電圧との差でMOSFET
をバイアスするバイアス手段とから温度補償電流源を構
成したので、いかなる分離されたチップ素子を使用する
ことなく、発振電気信号発生手段が実質的に温度依存性
のない電流を受け入れて、実質的に温度依存性のない周
期を有する発振電気信号を発生することができる。
また本発明によれば、クロック用の発振器に最適な発振
器を提供することができる。
【図面の簡単な説明】
図面は、本発明の一実施例を示す温度補償されたMIS発
振器の回路の概略図である。 10……温度補償形MIS発振器、12……温度補償電流源、1
4……電流ミラー・アレー、16……シュミットトリガー
発振回路、22……電圧分圧器、62,74……MOSFET、82…
…バイポーラダイオード（pn半導体接合部）、154……
キャパシタ。
フロントページの続き (72)発明者 バブ・ラル・ジェイン アメリカ合衆国、カリフォルニア州 95051、サンタ・クララ、ホームステッ ド・ロード 3301 (72)発明者 マイケル・エス・ブライナー アメリカ合衆国、カリフォルニア州 95124、サン・ホセ、ラ・メサ・レイン 4051

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】温度補償電流源と、該温度補償電流源が発
    生する電流を受け入れて発振電気信号を発生させる発振
    電気信号発生手段とを具備し、半導体ダイス上にモノリ
    シック集積回路として形成された温度補償型MIS発振器
    であって、 前記発振電気信号発生手段は、前記温度補償電流源が発
    生する電流によって充電されるキャパシタと前記発振電
    気信号を供給するために前記キャパシタに接続されたト
    リガ回路とから構成され、 前記温度補償電流源は、 温度安定基準電圧源から温度安定基準電圧Vrefを受け入
    れ減衰された温度安定減衰電圧V0を発生させる電圧分圧
    器と、 第１のドレイン電極と第１のソース電極との間を流れる
    第１の電流の大きさを制御するために前記温度安定基準
    電圧Vrefをゲート電極に印加するべく前記電圧分圧器の
    出力に前記ゲート電極が接続された第１のMOSFETと、 前記第１のMOSFETに接続され該MOSFETを通して流れる前
    記第１の電流に比例する第２の電流を発生させる第１の
    電流ミラーと、 第２のゲート電極及び第２のソース電極並びに第２のド
    レイン電極を有し、該第２のゲート電極及び第２のドレ
    イン電極は接続点に共通接続されて前記第２の電流を受
    け入れ前記第２のソース電極は前記電圧分圧器に接続さ
    れて温度安定減衰電圧V0を受け入れるようにして前記第
    ２のゲート電極と前記第２のドレイン電極との接続点に
    前記温度安定減衰電圧V0とスレショールド電圧ＶTとの
    和に等しいバイアス電圧を発生させる第２のMOSFETと、 第３のゲート電極及び第３のドレイン電極並びに第３の
    ソース電極とを有し前記接続点に該第３のゲート電極が
    接続されて前記バイアス電圧を受け入れるようにし、前
    記第３のドレイン電極が電流源に連結された第３のMOSF
    ETと、前記第３のソース電極に接続され該第３のソース
    電極を温度依存性のある順方向電圧でバイアスし、前記
    第３のMOSFETの特性における温度の変化を補償するよう
    にして前記第３のMOSFETをバイアスし、実質的に温度依
    存性のないドレインソース電流を発生させるように配置
    されたpn接合バイポーラダイオードとからなる温度補償
    型MIS発振器。
  2. 【請求項２】前記各MOSFETは、エンハンストメント型MO
    SFETであることを特徴とする特許請求の範囲第２項記載
    の温度補償型MIS発振器。
JP61245160A 1985-10-15 1986-10-15 温度補償型ｍｉｓ発振器 Expired - Fee Related JPH0722254B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US787813 1985-10-15
US06/787,813 US4714901A (en) 1985-10-15 1985-10-15 Temperature compensated complementary metal-insulator-semiconductor oscillator

Publications (2)

Publication Number Publication Date
JPS6294013A JPS6294013A (ja) 1987-04-30
JPH0722254B2 true JPH0722254B2 (ja) 1995-03-08

Family

ID=25142585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61245160A Expired - Fee Related JPH0722254B2 (ja) 1985-10-15 1986-10-15 温度補償型ｍｉｓ発振器

Country Status (4)

Country Link
US (1) US4714901A (ja)
EP (1) EP0219994A3 (ja)
JP (1) JPH0722254B2 (ja)
KR (1) KR920004915B1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184054A (ja) * 1984-09-27 1986-04-28 シーメンス、アクチエンゲゼルシヤフト 集積ｍｏｓ回路
US5043605A (en) * 1989-06-26 1991-08-27 At&T Bell Laboratories CMOS to ECL output buffer
US4978905A (en) * 1989-10-31 1990-12-18 Cypress Semiconductor Corp. Noise reduction output buffer
US5087831A (en) * 1990-03-30 1992-02-11 Texas Instruments Incorporated Voltage as a function of temperature stabilization circuit and method of operation
US5072197A (en) * 1991-01-03 1991-12-10 Hewlett-Packard Company Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations
EP0504983A1 (en) * 1991-03-20 1992-09-23 Koninklijke Philips Electronics N.V. Reference circuit for supplying a reference current with a predetermined temperature coefficient
JP2990863B2 (ja) * 1991-06-26 1999-12-13 日本電気株式会社 発振回路
CA2066929C (en) * 1991-08-09 1996-10-01 Katsuji Kimura Temperature sensor circuit and constant-current circuit
WO1993025005A1 (en) * 1992-05-22 1993-12-09 Indiana University Foundation Area-efficient implication circuits for very dense lukasiewicz logic arrays
US5287231A (en) * 1992-10-06 1994-02-15 Vtc Inc. Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing
EP0689731A1 (en) * 1993-03-17 1996-01-03 National Semiconductor Corporation Frequency shift circuit for switching regulator
US5345196A (en) * 1993-07-07 1994-09-06 Texas Instruments Incorporated Method and apparatus for current and voltage control of an oscillator
JPH07106869A (ja) * 1993-09-30 1995-04-21 Nec Corp 定電流回路
EP0665485B1 (en) * 1994-01-21 1998-10-07 STMicroelectronics S.r.l. Current source
KR0167612B1 (ko) * 1994-09-29 1999-03-20 김광호 무안정 멀티바이브레이터
DE69522313T2 (de) * 1995-04-28 2002-04-18 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Analoger Fuzzy-Prozessor mit Temperaturkompensation
US5594388A (en) * 1995-06-07 1997-01-14 American Microsystems, Inc. Self-calibrating RC oscillator
US5663675A (en) * 1995-06-07 1997-09-02 American Microsystems, Inc. Multiple stage tracking filter using a self-calibrating RC oscillator circuit
US5585765A (en) * 1995-06-07 1996-12-17 American Microsystems, Inc. Low power RC oscillator using a low voltage bias circuit
FR2737066B1 (fr) * 1995-07-20 1997-09-19 Matra Mhs Dispositif de conversion analogique-numerique
US5838191A (en) * 1997-02-21 1998-11-17 National Semiconductor Corporation Bias circuit for switched capacitor applications
US5870345A (en) * 1997-09-04 1999-02-09 Siemens Aktiengesellschaft Temperature independent oscillator
JP3476363B2 (ja) * 1998-06-05 2003-12-10 日本電気株式会社 バンドギャップ型基準電圧発生回路
GB2358303B (en) * 2000-01-14 2004-06-02 Motorola Ltd Interface circuit and method for digital signals
DE10157292A1 (de) 2001-11-22 2003-06-05 Infineon Technologies Ag Temperaturstabilisierter Oszillator-Schaltkreis
US7218161B2 (en) * 2004-08-20 2007-05-15 Macronix International Co., Ltd. Substantially temperature independent delay chain
US7103492B2 (en) * 2004-06-18 2006-09-05 Macronix International Co., Ltd. Process independent delay chain
JP4461430B2 (ja) * 2004-12-10 2010-05-12 エルピーダメモリ株式会社 セルフリフレッシュタイマ回路及びセルフリフレッシュタイマの調整方法
DE102005043376B4 (de) * 2005-09-12 2013-08-01 Austriamicrosystems Ag Oszillatoranordnung und Verfahren zum Erzeugen eines periodischen Signals
KR101226049B1 (ko) * 2005-12-02 2013-01-24 페어차일드코리아반도체 주식회사 커패시터가 내장된 ｒｃ 발진기 집적회로
GB0821628D0 (en) * 2008-11-26 2008-12-31 Innovision Res & Tech Plc Near field rf communicators
TWI679850B (zh) * 2017-07-24 2019-12-11 芯籟半導體股份有限公司 一種訊號處理系統及其方法
CN109299026A (zh) * 2017-07-24 2019-02-01 芯籁半导体股份有限公司 一种信号处理系统及其方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015219A (en) * 1974-01-16 1977-03-29 Hitachi, Ltd. Electronic circuit using field effect transistor with compensation means
US3899693A (en) * 1974-02-14 1975-08-12 Minnesota Mining & Mfg Temperature compensated voltage reference device
NL8001560A (nl) * 1980-03-17 1981-10-16 Philips Nv Stroomstabilisator opgebouwd met veldeffekttransistor van het verrijkingstype.
JPS58172065A (ja) * 1982-04-01 1983-10-08 Toshiba Corp 電圧制御発振回路
JPS62260420A (ja) * 1986-04-28 1987-11-12 シ−メンス、アクチエンゲゼルシヤフト 集積ｎｍｏｓ回路装置

Also Published As

Publication number Publication date
JPS6294013A (ja) 1987-04-30
EP0219994A3 (en) 1988-04-27
US4714901A (en) 1987-12-22
KR870004573A (ko) 1987-05-11
EP0219994A2 (en) 1987-04-29
KR920004915B1 (ko) 1992-06-22

Similar Documents

Publication Publication Date Title
JPH0722254B2 (ja) 温度補償型ｍｉｓ発振器
US5838188A (en) Reference voltage generation circuit
US4814686A (en) FET reference voltage generator which is impervious to input voltage fluctuations
JP3765433B2 (ja) 基板電圧を所望の値に維持するための回路及び方法
US5859560A (en) Temperature compensated bias generator
JP2628359B2 (ja) ヒューズ状態検出回路
US5898335A (en) High voltage generator circuit
US4943737A (en) BICMOS regulator which controls MOS transistor current
JP2596697B2 (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
US7064601B2 (en) Reference voltage generating circuit using active resistance device
US6400213B2 (en) Level detection by voltage addition/subtraction
EP0349495A2 (en) CMOS voltage multiplier
JPS63502858A (ja) Ｃｍｏｓ電圧変換器
KR930022373A (ko) 챠지펌핑효율이 개선된 챠지펌프회로
JP2804162B2 (ja) 定電流定電圧回路
JP2724872B2 (ja) 半導体集積回路用入力回路
US4347476A (en) Voltage-temperature insensitive on-chip reference voltage source compatible with VLSI manufacturing techniques
KR960009158A (ko) 기준전압 발생회로
US5644216A (en) Temperature-stable current source
JPH03171309A (ja) 基準電位発生回路
JP2776980B2 (ja) 半導体パワースイッチの電流検出装置
JPS63308794A (ja) 基板バイアス回路
JP2994293B2 (ja) バンド・ギャップ・レファレンス回路
US6771116B1 (en) Circuit for producing a voltage reference insensitive with temperature
US6492866B1 (en) Electronic circuit with bulk biasing for providing accurate electronically controlled resistance

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees