JPH07106869A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH07106869A JPH07106869A JP5243427A JP24342793A JPH07106869A JP H07106869 A JPH07106869 A JP H07106869A JP 5243427 A JP5243427 A JP 5243427A JP 24342793 A JP24342793 A JP 24342793A JP H07106869 A JPH07106869 A JP H07106869A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- constant current
- potential
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】電源投入時に回路が定電流状態に移行しないと
きは、回路の起動が確実に行われ正常に「定電流状態」
に移行するまで繰り返し励起電流発生動作が行わわれ
る、動作の安定性に優れた定電流回路を提供する。 【構成】高位電源線１への電源電圧投入時に、定電流回
路部５の出力端子２の電位をゼロ電位に強制するための
電流励起用ｎＭＯＳＴＱN3と、出力端子２の電位がゼロ
電位にあるかどうかを判別し、もし出力電位がゼロ電位
にないときはｐＭＯＳＴＱP3がオフ状態になることによ
り、回路が起動されていないものと判定しハイレベルの
起動用信号Ｓ1 を電流励起用ｎＭＯＳＴＱN3のゲート電
極に与えこのトランジスタをオン状態することによっ
て、出力端子２の電位をゼロ電位に強制する判別回路部
４とを備えている。
きは、回路の起動が確実に行われ正常に「定電流状態」
に移行するまで繰り返し励起電流発生動作が行わわれ
る、動作の安定性に優れた定電流回路を提供する。 【構成】高位電源線１への電源電圧投入時に、定電流回
路部５の出力端子２の電位をゼロ電位に強制するための
電流励起用ｎＭＯＳＴＱN3と、出力端子２の電位がゼロ
電位にあるかどうかを判別し、もし出力電位がゼロ電位
にないときはｐＭＯＳＴＱP3がオフ状態になることによ
り、回路が起動されていないものと判定しハイレベルの
起動用信号Ｓ1 を電流励起用ｎＭＯＳＴＱN3のゲート電
極に与えこのトランジスタをオン状態することによっ
て、出力端子２の電位をゼロ電位に強制する判別回路部
４とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路のチッ
プ上に形成される定電流回路に関し、特に、電源投入時
に回路起動用の励起電流を生じさせるための起動手段を
備えた型の定電流回路に関する。
プ上に形成される定電流回路に関し、特に、電源投入時
に回路起動用の励起電流を生じさせるための起動手段を
備えた型の定電流回路に関する。
【０００２】
【従来の技術】この種の従来の定電流回路について、図
３に示す回路図を用いて説明する。図３を参照すると、
この図に示す従来の定電流回路は、ｐチャネル型ＭＯＳ
トランジスタ（以下、ｐＭＯＳＴと記す）ＱP1、Ｑ
P2と、ｎチャネル型ＭＯＳトランジスタ（以下、ｎＭＯ
ＳＴと記す）ＱN1、ＱN2、ＱN3と、抵抗Ｒ0 とからなっ
ている。ｐＭＯＳＴＱP1、ＱP2のソース端子は高位電源
線１につなぐ。ｐＭＯＳＴＱP1のドレイン端子は節点Ａ
を介してｎＭＯＳＴＱN1のドレイン端子とつなぐ。ｐＭ
ＯＳＴＱP2のドレイン端子は節点Ｂを介してｎＭＯＳＴ
ＱN2のドレイン端子とつなぐ。ｐＭＯＳＴＱP1、ＱP2の
ゲート端子は節点Ｂとつなぐ。ｎＭＯＳＴＱN1のソース
端子は接地しｎＭＯＳＴＱN2のソース端子は抵抗Ｒ0 の
一端とつなぐ。抵抗Ｒ0 のもう一方の端子は接地する。
上述の節点Ｂは出力端子２にもなっている。
３に示す回路図を用いて説明する。図３を参照すると、
この図に示す従来の定電流回路は、ｐチャネル型ＭＯＳ
トランジスタ（以下、ｐＭＯＳＴと記す）ＱP1、Ｑ
P2と、ｎチャネル型ＭＯＳトランジスタ（以下、ｎＭＯ
ＳＴと記す）ＱN1、ＱN2、ＱN3と、抵抗Ｒ0 とからなっ
ている。ｐＭＯＳＴＱP1、ＱP2のソース端子は高位電源
線１につなぐ。ｐＭＯＳＴＱP1のドレイン端子は節点Ａ
を介してｎＭＯＳＴＱN1のドレイン端子とつなぐ。ｐＭ
ＯＳＴＱP2のドレイン端子は節点Ｂを介してｎＭＯＳＴ
ＱN2のドレイン端子とつなぐ。ｐＭＯＳＴＱP1、ＱP2の
ゲート端子は節点Ｂとつなぐ。ｎＭＯＳＴＱN1のソース
端子は接地しｎＭＯＳＴＱN2のソース端子は抵抗Ｒ0 の
一端とつなぐ。抵抗Ｒ0 のもう一方の端子は接地する。
上述の節点Ｂは出力端子２にもなっている。
【０００３】ｎＭＯＳＴＱN3のドレイン端子は出力端子
２とつなぎ、ソース端子は接地する。又、ｎＭＯＳＴＱ
N3のゲート端子は、電源投入時にリセット信号Ｓ0 を出
力するリセット回路３の出力端子とつなぐ。図３に示す
回路の構成は、ｐＭＯＳＴＱP1とｐＭＯＳＴＱP2とで１
つのカレントミラー回路を構成し、又、ｎＭＯＳＴＱN1
とｎＭＯＳＴＱN2とでもう１つのコレントミラー回路を
構成して、これら２つのカレントミラー回路どうしを、
電流入力端と電流出力端、電流出力端と電流入力端とを
接続した構成とみることができる。ここで、ｐＭＯＳＴ
ＱP1とＱP2の電流供給能力は互いに等しく、一方、ｎＭ
ＯＳＴＱN2の電流供給能力は、ｎＭＯＳＴＱN1の電流供
給能力のｎ（ｎ〉１）倍にする。
２とつなぎ、ソース端子は接地する。又、ｎＭＯＳＴＱ
N3のゲート端子は、電源投入時にリセット信号Ｓ0 を出
力するリセット回路３の出力端子とつなぐ。図３に示す
回路の構成は、ｐＭＯＳＴＱP1とｐＭＯＳＴＱP2とで１
つのカレントミラー回路を構成し、又、ｎＭＯＳＴＱN1
とｎＭＯＳＴＱN2とでもう１つのコレントミラー回路を
構成して、これら２つのカレントミラー回路どうしを、
電流入力端と電流出力端、電流出力端と電流入力端とを
接続した構成とみることができる。ここで、ｐＭＯＳＴ
ＱP1とＱP2の電流供給能力は互いに等しく、一方、ｎＭ
ＯＳＴＱN2の電流供給能力は、ｎＭＯＳＴＱN1の電流供
給能力のｎ（ｎ〉１）倍にする。
【０００４】尚、図３において、リセット回路３は、上
述の定電流回路のためのみならず、一般に、半導体集積
回路（以下、ＬＳＩと記す）の電源投入時に、内部の信
号処理回路を自動的に一定の初期状態に設定するための
ものであって、後述する回路動作の説明から分るよう
に、図２に示す定電流回路はリセット回路３が出力する
リセット信号Ｓ0 を起動用信号として流用していること
になる。
述の定電流回路のためのみならず、一般に、半導体集積
回路（以下、ＬＳＩと記す）の電源投入時に、内部の信
号処理回路を自動的に一定の初期状態に設定するための
ものであって、後述する回路動作の説明から分るよう
に、図２に示す定電流回路はリセット回路３が出力する
リセット信号Ｓ0 を起動用信号として流用していること
になる。
【０００５】この定電流回路は、次のように動作する。
いま、定電流回路の動作時にｐＭＯＳＴＱP1から節点Ａ
に流れる電流をＩ1 とし、ｐＭＯＳＴＱP2から節点Ｂへ
流れる電流をＩ2 とすると、ｐＭＯＳＴＱP1とＱP2とは
電流供給能力が等しいので、電流Ｉ1 と電流Ｉ2 とは等
しくなる。ここで定電流回路のとりうる状態としては次
の２つの状態がある。即ち電流Ｉ1 ，Ｉ2 が全くながれ
ない状態（これを無電流状態と称することとする）と、
一定電流が流れる状態（これを定電流状態と称すること
とする）である。実際の定電流回路としては定電流状態
で使用する。
いま、定電流回路の動作時にｐＭＯＳＴＱP1から節点Ａ
に流れる電流をＩ1 とし、ｐＭＯＳＴＱP2から節点Ｂへ
流れる電流をＩ2 とすると、ｐＭＯＳＴＱP1とＱP2とは
電流供給能力が等しいので、電流Ｉ1 と電流Ｉ2 とは等
しくなる。ここで定電流回路のとりうる状態としては次
の２つの状態がある。即ち電流Ｉ1 ，Ｉ2 が全くながれ
ない状態（これを無電流状態と称することとする）と、
一定電流が流れる状態（これを定電流状態と称すること
とする）である。実際の定電流回路としては定電流状態
で使用する。
【０００６】電源電圧投入時には、リセット信号Ｓ0 が
リセット回路３よりｎＭＯＳＴＱN3のゲート入力として
与えられ、その電位がｎＭＯＳＴＱN3のしきい値電圧よ
りも高い期間はｎＭＯＳＴＱN3がオンとなるので、出力
端子２、節点Ｂ及びｐＭＯＳＴＱP1、ＱP2ゲート電極の
電位はゼロとなる。このためｐＭＯＳＴＱP1、ＱP2はオ
ン状態となり、節点Ａ、Ｂへ電流Ｉ1 、Ｉ2 が流れ、そ
の結果節点Ａの電位が上昇するので、ｎＭＯＳＴＱN1、
ＱN2がオン状態となる。
リセット回路３よりｎＭＯＳＴＱN3のゲート入力として
与えられ、その電位がｎＭＯＳＴＱN3のしきい値電圧よ
りも高い期間はｎＭＯＳＴＱN3がオンとなるので、出力
端子２、節点Ｂ及びｐＭＯＳＴＱP1、ＱP2ゲート電極の
電位はゼロとなる。このためｐＭＯＳＴＱP1、ＱP2はオ
ン状態となり、節点Ａ、Ｂへ電流Ｉ1 、Ｉ2 が流れ、そ
の結果節点Ａの電位が上昇するので、ｎＭＯＳＴＱN1、
ＱN2がオン状態となる。
【０００７】リセット信号終了後すなわちリセット信号
Ｓ0 が低レベルに戻った後は、ｎＭＯＳＴＱN3がオフ状
態となるので、電流Ｉ2 はｎＭＯＳＴＱN2と抵抗Ｒ0 と
の直列回路へ流れる様になる。このとき、ｎＭＯＳＴＱ
N2の電流供給能力はｎＭＯＳＴＱN1の電流供給能力のｎ
倍にされているので、電流Ｉ2 は電流Ｉ1 のｎ倍に増加
する。このとき、ｐＭＯＳＴＱp1、ＱP2の電流供給能力
が等しいので、電流Ｉ1 は電流Ｉ2 と同一電流値まで増
加するが、ｎＭＯＳＴＱN2のソース電位が、電流Ｉ2 の
増加に伴う抵抗Ｒ0 での電位降下の増加により上昇する
ので、ｎＭＯＳＴＱN2の電流供給能力が落ち、最終的に
電流Ｉ1 と電流Ｉ2 とは電源電圧依存性の少ないある電
流値で等しくなり落ち着く。即ち定電流回路が正常に起
動されて「定電流状態」に入ったことになる。
Ｓ0 が低レベルに戻った後は、ｎＭＯＳＴＱN3がオフ状
態となるので、電流Ｉ2 はｎＭＯＳＴＱN2と抵抗Ｒ0 と
の直列回路へ流れる様になる。このとき、ｎＭＯＳＴＱ
N2の電流供給能力はｎＭＯＳＴＱN1の電流供給能力のｎ
倍にされているので、電流Ｉ2 は電流Ｉ1 のｎ倍に増加
する。このとき、ｐＭＯＳＴＱp1、ＱP2の電流供給能力
が等しいので、電流Ｉ1 は電流Ｉ2 と同一電流値まで増
加するが、ｎＭＯＳＴＱN2のソース電位が、電流Ｉ2 の
増加に伴う抵抗Ｒ0 での電位降下の増加により上昇する
ので、ｎＭＯＳＴＱN2の電流供給能力が落ち、最終的に
電流Ｉ1 と電流Ｉ2 とは電源電圧依存性の少ないある電
流値で等しくなり落ち着く。即ち定電流回路が正常に起
動されて「定電流状態」に入ったことになる。
【０００８】
【発明が解決しようとする課題】上述した従来の定電流
回路では、電源電圧投入時、ＬＳＩ内部の信号処理回路
の初期状態設定用に設けられたリセット回路３からの信
号により、励起電流が発生して、この励起電流によって
回路が起動される。
回路では、電源電圧投入時、ＬＳＩ内部の信号処理回路
の初期状態設定用に設けられたリセット回路３からの信
号により、励起電流が発生して、この励起電流によって
回路が起動される。
【０００９】ところがこの場合、リセット信号Ｓ0 は通
常、ＬＳＩへの電源投入時に一回だけ発生される孤立性
のパルス信号である。従って、若し、この一回だけのリ
セット信号Ｓ0 で回路内に一定値以上の電流が励起され
ないときは、ｎＭＯＳＴＱN1、ＱN2はオン状態に遷移せ
ず、その結果、リセット信号Ｓ0 が終了した後では、ｐ
ＭＯＳＴＱP1、ＱP2は再びオフ状態となり、節点Ａ、Ｂ
に全く電流の流れない「無電流状態」になってしまうこ
とがある。つまり、従来の定電流回路は、電源投入時の
正常動作に対する保証に乏しい。
常、ＬＳＩへの電源投入時に一回だけ発生される孤立性
のパルス信号である。従って、若し、この一回だけのリ
セット信号Ｓ0 で回路内に一定値以上の電流が励起され
ないときは、ｎＭＯＳＴＱN1、ＱN2はオン状態に遷移せ
ず、その結果、リセット信号Ｓ0 が終了した後では、ｐ
ＭＯＳＴＱP1、ＱP2は再びオフ状態となり、節点Ａ、Ｂ
に全く電流の流れない「無電流状態」になってしまうこ
とがある。つまり、従来の定電流回路は、電源投入時の
正常動作に対する保証に乏しい。
【００１０】従って、本発明は、電源投入の際に確実に
起動され、正常に「定電流状態」となる定電流回路を提
供することを目的とするものである。
起動され、正常に「定電流状態」となる定電流回路を提
供することを目的とするものである。
【００１１】
【課題を解決するための手段】本発明の定電流回路は、
出力端子に一定電流を供給するための定電流回路部と、
電源電圧投入時に前記定電流回路部を起動して定電流供
給状態に至らしめるための起動手段とを備え、電源電圧
投入時には、前記起動手段が前記出力端子の電位を所定
電位に強制することによって前記定電流回路部内に励起
電流を生じさせ、この励起電流が所定電流値以上のとき
回路の起動が行われるように構成された定電流回路にお
いて、前記起動手段の構成を、導通状態が前記出力端子
の電位により制御される第１のＭＯＳトランジスタを備
え、前記定電流回路部に前記所定電流値以上の励起電流
が生じたか否かをこの第１のＭＯＳトランジスタが導通
しているか非導通であるかにより判別しその判別結果を
二値状態の信号に変換して出力する判別回路部と、導通
状態が前記判別回路部の出力信号により制御され、前記
出力信号が励起電流が前記所定電流値より小であること
を示すとき導通して前記出力端子の電位を前記所定電位
に強制する第２のＭＯＳトランジスタとを含む構成とす
ることにより、前記所定電流値以上の励起電流が生じて
前記定電流回路部が定電流供給状態に到達可能となるま
での間、前記起動手段が前記出力端子の電位を繰り返し
前記所定電位に強制し繰り返し励起電流を発生させるよ
うにしたことを特徴とする。
出力端子に一定電流を供給するための定電流回路部と、
電源電圧投入時に前記定電流回路部を起動して定電流供
給状態に至らしめるための起動手段とを備え、電源電圧
投入時には、前記起動手段が前記出力端子の電位を所定
電位に強制することによって前記定電流回路部内に励起
電流を生じさせ、この励起電流が所定電流値以上のとき
回路の起動が行われるように構成された定電流回路にお
いて、前記起動手段の構成を、導通状態が前記出力端子
の電位により制御される第１のＭＯＳトランジスタを備
え、前記定電流回路部に前記所定電流値以上の励起電流
が生じたか否かをこの第１のＭＯＳトランジスタが導通
しているか非導通であるかにより判別しその判別結果を
二値状態の信号に変換して出力する判別回路部と、導通
状態が前記判別回路部の出力信号により制御され、前記
出力信号が励起電流が前記所定電流値より小であること
を示すとき導通して前記出力端子の電位を前記所定電位
に強制する第２のＭＯＳトランジスタとを含む構成とす
ることにより、前記所定電流値以上の励起電流が生じて
前記定電流回路部が定電流供給状態に到達可能となるま
での間、前記起動手段が前記出力端子の電位を繰り返し
前記所定電位に強制し繰り返し励起電流を発生させるよ
うにしたことを特徴とする。
【００１２】
【実施例】次に、本発明の好適な実施例について図面を
参照して説明する。図１は本発明の一実施例の回路図で
ある。図１において、判別回路部４は、定電流回路部５
の出力電位を検出し、定電流回路部５へ電流を励起する
ための起動用信号Ｓ1 を発生する回路である。判別回路
部４において、ｐＭＯＳＴＱP3のソース端子は高位電源
線１へ、ゲート端子は定電流回路部５からの出力端子２
へ、ドレイン端子は節点Ｃを介して負荷抵抗Ｒ1 の一端
へつなぐ。負荷抵抗Ｒ1 のもう一端は接地する。又、節
点Ｃはインバータ６の入力端子になっており、インバー
タ６の出力端子は定電流回路部５内のｎＭＯＳＴＱN3の
ゲート端子につなぐ。
参照して説明する。図１は本発明の一実施例の回路図で
ある。図１において、判別回路部４は、定電流回路部５
の出力電位を検出し、定電流回路部５へ電流を励起する
ための起動用信号Ｓ1 を発生する回路である。判別回路
部４において、ｐＭＯＳＴＱP3のソース端子は高位電源
線１へ、ゲート端子は定電流回路部５からの出力端子２
へ、ドレイン端子は節点Ｃを介して負荷抵抗Ｒ1 の一端
へつなぐ。負荷抵抗Ｒ1 のもう一端は接地する。又、節
点Ｃはインバータ６の入力端子になっており、インバー
タ６の出力端子は定電流回路部５内のｎＭＯＳＴＱN3の
ゲート端子につなぐ。
【００１３】以下に、本実施例の回路動作を説明する。
図１において、電源投入直後には、定電圧回路部５の出
力端子２の電位はゼロであり、電源電圧（高位電源線１
の電圧）が上昇するにつれて上昇する。出力端子２の電
圧と電源電圧との差がｐＭＯＳＴＱP3のしきい値電圧以
下であると、ｐＭＯＳＴＱP3はオフ状態になる。このと
き節点Ｃの電位はゼロとなるので、インバータ６の出力
端子の電位はハイとなる。このため、ｎＭＯＳＴＱN3は
オン状態になり、出力端子２の電位はゼロとなる。そし
て、定電流回路部５のｐＭＯＳＴＱP1、ＱP2のゲート電
位がゼロとなったことから、節点Ａ、Ｂへ電流Ｉ1 、Ｉ
2 が励起される。（これを電流励起動作と称することと
する）これと同時にｐＭＯＳＴＱP3のゲート電位が下が
ったことから、節点Ｃと負荷抵抗Ｒ1 に電流が流れる。
このとき、節点Ｃの電位がインバータ６の論理しきい値
をうわまわる様に決めておくと、インバータ６の出力端
子の電位は反転しゼロとなるので、ｎＭＯＳＴＱN3はオ
フ状態となる。
図１において、電源投入直後には、定電圧回路部５の出
力端子２の電位はゼロであり、電源電圧（高位電源線１
の電圧）が上昇するにつれて上昇する。出力端子２の電
圧と電源電圧との差がｐＭＯＳＴＱP3のしきい値電圧以
下であると、ｐＭＯＳＴＱP3はオフ状態になる。このと
き節点Ｃの電位はゼロとなるので、インバータ６の出力
端子の電位はハイとなる。このため、ｎＭＯＳＴＱN3は
オン状態になり、出力端子２の電位はゼロとなる。そし
て、定電流回路部５のｐＭＯＳＴＱP1、ＱP2のゲート電
位がゼロとなったことから、節点Ａ、Ｂへ電流Ｉ1 、Ｉ
2 が励起される。（これを電流励起動作と称することと
する）これと同時にｐＭＯＳＴＱP3のゲート電位が下が
ったことから、節点Ｃと負荷抵抗Ｒ1 に電流が流れる。
このとき、節点Ｃの電位がインバータ６の論理しきい値
をうわまわる様に決めておくと、インバータ６の出力端
子の電位は反転しゼロとなるので、ｎＭＯＳＴＱN3はオ
フ状態となる。
【００１４】ここで、もし、励起電流Ｉ1 、Ｉ2 で定電
流回路部５が動作しなければ節点Ｂの電位が上昇しその
結果ｐＭＯＳＴＱP3がオフするので、回路部４は前述の
電流励起動作へ移行し、定電流回路部５に再び電流
Ｉ1 、Ｉ2 が励起される。
流回路部５が動作しなければ節点Ｂの電位が上昇しその
結果ｐＭＯＳＴＱP3がオフするので、回路部４は前述の
電流励起動作へ移行し、定電流回路部５に再び電流
Ｉ1 、Ｉ2 が励起される。
【００１５】この様に定電流回路部５が動作するまで、
回路４により電流Ｉ1 、Ｉ2 が何回でも励起され、回路
は確実に起動され、「定電流状態」に移行する。
回路４により電流Ｉ1 、Ｉ2 が何回でも励起され、回路
は確実に起動され、「定電流状態」に移行する。
【００１６】これまでの説明は、判別回路部４で、ｐＭ
ＯＳＴＱP3のオン・オフを起動用信号Ｓ1 に変換するた
めの手段として抵抗Ｒ1 を用いた例について行なった
が、この抵抗Ｒ1 を、デプレッション型のｎＭＯＳＴで
構成することもできる。すなわち、このｎＭＯＳＴのド
レイン電極を判別回路部４の節点Ｃに接続し、ゲート電
極とソース電極とを共通にして接地電位を与える。この
接続により、このｎＭＯＳＴはゲートバイアス電圧が常
にゼロのデプレッション型ｎＭＯＳＴとして動作するこ
とになるので、良く知られているように、高抵抗値を必
要とする回路における抵抗体の面積縮小に効果をもたら
す。
ＯＳＴＱP3のオン・オフを起動用信号Ｓ1 に変換するた
めの手段として抵抗Ｒ1 を用いた例について行なった
が、この抵抗Ｒ1 を、デプレッション型のｎＭＯＳＴで
構成することもできる。すなわち、このｎＭＯＳＴのド
レイン電極を判別回路部４の節点Ｃに接続し、ゲート電
極とソース電極とを共通にして接地電位を与える。この
接続により、このｎＭＯＳＴはゲートバイアス電圧が常
にゼロのデプレッション型ｎＭＯＳＴとして動作するこ
とになるので、良く知られているように、高抵抗値を必
要とする回路における抵抗体の面積縮小に効果をもたら
す。
【００１７】尚、これまでの実施例において、ＭＯＳト
ランジスタの導電型を図２に示す回路図のように入れ換
え、図１の回路図のものとは全て逆導電型のものにして
も、同じ動作を行わせることが可能である。
ランジスタの導電型を図２に示す回路図のように入れ換
え、図１の回路図のものとは全て逆導電型のものにして
も、同じ動作を行わせることが可能である。
【００１８】
【発明の効果】以上説明したように、本発明の定電流回
路は電源投入時に出力端子電位を所定電位に強制するた
めの電流励起用ＭＯＳトランジスタと、出力電位が所定
電圧にあるかどうかを判別し、もし出力電位が所定電圧
にないときは起動用信号を発生して電流励起用ＭＯＳト
ランジスタを動作させる判別回路部とを備えている。
路は電源投入時に出力端子電位を所定電位に強制するた
めの電流励起用ＭＯＳトランジスタと、出力電位が所定
電圧にあるかどうかを判別し、もし出力電位が所定電圧
にないときは起動用信号を発生して電流励起用ＭＯＳト
ランジスタを動作させる判別回路部とを備えている。
【００１９】これにより、本発明によれば、電源投入時
に回路が定電流状態に移行しないときは、回路の起動が
確実に行われ正常に「定電流状態」に移行するまで繰り
返し励起電流発生動作が行なわれる、動作の安定性に優
れた定電流回路を提供することができる。
に回路が定電流状態に移行しないときは、回路の起動が
確実に行われ正常に「定電流状態」に移行するまで繰り
返し励起電流発生動作が行なわれる、動作の安定性に優
れた定電流回路を提供することができる。
【図１】本発明の一実施例の回路図である。
【図２】本発明の一実施例の変形例を示す回路図であ
る。
る。
【図３】従来の定電流回路の一例の回路図である。
１ 高位電源線 ２ 出力端子 ３ リセット回路 ４ 判別回路部 ５ 定電流回路部 ６ インバータ
Claims (3)
- 【請求項１】 出力端子に一定電流を供給するための定
電流回路部と、電源電圧投入時に前記定電流回路部を起
動して定電流供給状態に至らしめるための起動手段とを
備え、電源電圧投入時には、前記起動手段が前記出力端
子の電位を所定電位に強制することによって前記定電流
回路部内に励起電流を生じさせ、この励起電流が所定電
流値以上のとき回路の起動が行われるように構成された
定電流回路において、 前記起動手段の構成を、導通状態が前記出力端子の電位
により制御される第１のＭＯＳトランジスタを備え、前
記定電流回路部に前記所定電流値以上の励起電流が生じ
たか否かをこの第１のＭＯＳトランジスタが導通してい
るか非導通であるかにより判別しその判別結果を二値状
態の信号に変換して出力する判別回路部と、導通状態が
前記判別回路部の出力信号により制御され、前記出力信
号が励起電流が前記所定電流値より小であることを示す
とき導通して前記出力端子の電位を前記所定電位に強制
する第２のＭＯＳトランジスタとを含む構成とすること
により、 前記所定電流値以上の励起電流が生じて前記定電流回路
部が定電流供給状態に到達可能となるまでの間、前記起
動手段が前記出力端子の電位を繰り返し前記所定電位に
強制し繰り返し励起電流を発生させるようにしたことを
特徴とする定電流回路。 - 【請求項２】 電流供給能力の等しい二つの第１導電型
ＭＯＳトランジスタのソース電極どうしを共通にして第
１の電源電圧供給端子に接続しゲート電極どうしを共通
にしてなる第１のカレントミラー回路と、ソース電極が
第２の電源電圧供給端子に接続された第２導電型ＭＯＳ
トランジスタのゲート電極とこの第２導電型ＭＯＳトラ
ンジスタより大なる電流供給能力を有しソース電極が抵
抗素子を介して前記第２の電源電圧供給端子に接続され
た第２導電型ＭＯＳトランジスタのゲート電極どうしを
共通にしてなる第２のカレントミラー回路とを、前記第
１のカレントミラー回路の電流出力端と前記第２のカレ
ントミラー回路の電流入力端とを接続し前記第１のカレ
ントミラー回路の電流入力端と前記第２のカレントミラ
ー回路の電流出力端とを接続してその接続点をこの定電
流回路の出力端子とした構成の定電流回路部と、 ソース電極が前記第１の電源電圧供給端子に接続された
第１導電型ＭＯＳトランジスタと一端が前記第２の電源
電圧供給端子に接続された抵抗素子との直列接続回路
と、この直列接続回路の直列接続点の電圧を入力とする
インバータとからなる判別回路部と、 前記出力端子と前記第２の電源電圧供給端子の間に電流
経路をなすように設けられた、前記インバータの出力を
ゲート入力とする第２導電型ＭＯＳトランジスタとから
なることを特徴とする定電流回路。 - 【請求項３】 請求項１又は請求項２記載の定電流回路
において、 前記判別回路部内の前記抵抗素子に替えて、ソース電極
とゲート電極とが共通にされて前記第２の電源電圧供給
端子に接続され、ドレイン電極が前記判別回路部を構成
する前記第１導電型ＭＯＳトランジスタのドレイン電極
に接続された第２導電型ＭＯＳトランジスタを用いたこ
とを特徴とする定電流回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5243427A JPH07106869A (ja) | 1993-09-30 | 1993-09-30 | 定電流回路 |
| US08/311,867 US5696440A (en) | 1993-09-30 | 1994-09-26 | Constant current generating apparatus capable of stable operation |
| KR1019940024674A KR0131161B1 (ko) | 1993-09-30 | 1994-09-29 | 정 전류 발생 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5243427A JPH07106869A (ja) | 1993-09-30 | 1993-09-30 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106869A true JPH07106869A (ja) | 1995-04-21 |
Family
ID=17103717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5243427A Pending JPH07106869A (ja) | 1993-09-30 | 1993-09-30 | 定電流回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5696440A (ja) |
| JP (1) | JPH07106869A (ja) |
| KR (1) | KR0131161B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008197994A (ja) * | 2007-02-14 | 2008-08-28 | Oki Electric Ind Co Ltd | 起動回路 |
| JP2011118532A (ja) * | 2009-12-01 | 2011-06-16 | Seiko Instruments Inc | 定電流回路 |
| JP2021099733A (ja) * | 2019-12-23 | 2021-07-01 | 株式会社東海理化電機製作所 | 定電流回路 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2737319B1 (fr) * | 1995-07-25 | 1997-08-29 | Sgs Thomson Microelectronics | Generateur de reference de tension et/ou de courant en circuit integre |
| FR2744263B3 (fr) * | 1996-01-31 | 1998-03-27 | Sgs Thomson Microelectronics | Dispositif de reference de courant en circuit integre |
| JP3525655B2 (ja) * | 1996-12-05 | 2004-05-10 | ミツミ電機株式会社 | 定電圧回路 |
| US5801523A (en) * | 1997-02-11 | 1998-09-01 | Motorola, Inc. | Circuit and method of providing a constant current |
| US5847593A (en) * | 1997-03-25 | 1998-12-08 | Siemens Microelectronics, Inc | Voltage discharge circuit for a photovoltaic power source |
| GB9809438D0 (en) * | 1998-05-01 | 1998-07-01 | Sgs Thomson Microelectronics | Current mirrors |
| EP1046092A1 (en) * | 1998-09-18 | 2000-10-25 | Koninklijke Philips Electronics N.V. | Voltage and/or current reference circuit |
| JP3399433B2 (ja) * | 2000-02-08 | 2003-04-21 | 松下電器産業株式会社 | 基準電圧発生回路 |
| JP4767386B2 (ja) * | 2000-02-28 | 2011-09-07 | 富士通セミコンダクター株式会社 | 内部電圧発生回路 |
| JP4714353B2 (ja) * | 2001-02-15 | 2011-06-29 | セイコーインスツル株式会社 | 基準電圧回路 |
| JP2003005850A (ja) * | 2001-06-26 | 2003-01-08 | Sanyo Electric Co Ltd | 基準電位発生回路 |
| US6737926B2 (en) * | 2001-08-30 | 2004-05-18 | Micron Technology, Inc. | Method and apparatus for providing clock signals at different locations with minimal clock skew |
| FR2829844A1 (fr) * | 2001-09-14 | 2003-03-21 | Commissariat Energie Atomique | Source de courant a demarrage automatique |
| US6617915B2 (en) * | 2001-10-24 | 2003-09-09 | Zarlink Semiconductor (U.S.) Inc. | Low power wide swing current mirror |
| JP4070533B2 (ja) * | 2002-07-26 | 2008-04-02 | 富士通株式会社 | 半導体集積回路装置 |
| US6924693B1 (en) * | 2002-08-12 | 2005-08-02 | Xilinx, Inc. | Current source self-biasing circuit and method |
| TW200903213A (en) * | 2007-07-02 | 2009-01-16 | Beyond Innovation Tech Co Ltd | Bias supply, start-up circuit, and start-up method for bias circuit |
| JP2010258622A (ja) * | 2009-04-22 | 2010-11-11 | Renesas Electronics Corp | 増幅回路 |
| US9306552B1 (en) * | 2014-09-08 | 2016-04-05 | Linear Technology Corporation | High voltage maximum voltage selector circuit with no quiescent current |
| KR20160072703A (ko) * | 2014-12-15 | 2016-06-23 | 에스케이하이닉스 주식회사 | 기준전압 생성회로 |
| JP6998850B2 (ja) * | 2018-09-21 | 2022-01-18 | エイブリック株式会社 | 定電流回路 |
| FR3131481A1 (fr) * | 2021-12-23 | 2023-06-30 | Wise Integration | Circuit de reference de tension |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59147778A (ja) * | 1983-02-15 | 1984-08-24 | Hitachi Ltd | 溶接用ワイヤ送給装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4853720A (ja) * | 1971-11-02 | 1973-07-28 | ||
| IT1210940B (it) * | 1982-09-30 | 1989-09-29 | Ates Componenti Elettron | Circuito generatore di corrente costante, a bassa tensione di alimentazione, integrabile monoliticamente. |
| US4714901A (en) * | 1985-10-15 | 1987-12-22 | Gould Inc. | Temperature compensated complementary metal-insulator-semiconductor oscillator |
| JPH01119114A (ja) * | 1987-10-31 | 1989-05-11 | Sony Corp | ディレイ回路 |
| JP2900521B2 (ja) * | 1990-05-31 | 1999-06-02 | 日本電気株式会社 | 基準電圧発生回路 |
| JP2715642B2 (ja) * | 1990-08-22 | 1998-02-18 | 日本電気株式会社 | 半導体集積回路 |
| US5334929A (en) * | 1992-08-26 | 1994-08-02 | Harris Corporation | Circuit for providing a current proportional to absolute temperature |
-
1993
- 1993-09-30 JP JP5243427A patent/JPH07106869A/ja active Pending
-
1994
- 1994-09-26 US US08/311,867 patent/US5696440A/en not_active Expired - Lifetime
- 1994-09-29 KR KR1019940024674A patent/KR0131161B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59147778A (ja) * | 1983-02-15 | 1984-08-24 | Hitachi Ltd | 溶接用ワイヤ送給装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008197994A (ja) * | 2007-02-14 | 2008-08-28 | Oki Electric Ind Co Ltd | 起動回路 |
| JP2011118532A (ja) * | 2009-12-01 | 2011-06-16 | Seiko Instruments Inc | 定電流回路 |
| US8476891B2 (en) | 2009-12-01 | 2013-07-02 | Seiko Instruments Inc. | Constant current circuit start-up circuitry for preventing power input oscillation |
| JP2021099733A (ja) * | 2019-12-23 | 2021-07-01 | 株式会社東海理化電機製作所 | 定電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5696440A (en) | 1997-12-09 |
| KR0131161B1 (ko) | 1998-10-01 |
| KR950010340A (ko) | 1995-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| US6236249B1 (en) | Power-on reset circuit for a high density integrated circuit | |
| US6710634B2 (en) | Power on reset circuit | |
| US5696440A (en) | Constant current generating apparatus capable of stable operation | |
| US6683445B2 (en) | Internal power voltage generator | |
| JP2772522B2 (ja) | パワーオン信号発生回路 | |
| KR100302589B1 (ko) | 기준전압발생기의스타트업회로 | |
| US20110127989A1 (en) | Constant current circuit | |
| JPH08272467A (ja) | 基板電位発生回路 | |
| KR100644496B1 (ko) | 기준전압 발생회로 | |
| JPH10224191A (ja) | 遅延回路 | |
| KR19990060766A (ko) | 반도체메모리장치의내부전압발생회로 | |
| US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
| JP2002344298A (ja) | パワー・オン／オフ・リセット回路 | |
| JPH0685648A (ja) | 出力回路 | |
| US6271735B1 (en) | Oscillator controller with first and second voltage reference | |
| US6590428B2 (en) | Evaluation of conduction at precharged node | |
| JPH06318935A (ja) | 同期信号検出装置 | |
| US7372321B2 (en) | Robust start-up circuit and method for on-chip self-biased voltage and/or current reference | |
| KR100221658B1 (ko) | 다이나믹 바이어스 회로 | |
| KR100231139B1 (ko) | 리세트 신호 발생 회로 | |
| US6353560B1 (en) | Semiconductor memory device | |
| JP2000268574A (ja) | 半導体記憶装置 | |
| JP2004023195A (ja) | 発振回路 | |
| JP2005039635A (ja) | パワーオンリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961210 |