JPH0722419A - アルミニウム配線の形成方法 - Google Patents

アルミニウム配線の形成方法

Info

Publication number
JPH0722419A
JPH0722419A JP16367493A JP16367493A JPH0722419A JP H0722419 A JPH0722419 A JP H0722419A JP 16367493 A JP16367493 A JP 16367493A JP 16367493 A JP16367493 A JP 16367493A JP H0722419 A JPH0722419 A JP H0722419A
Authority
JP
Japan
Prior art keywords
via hole
interlayer insulating
insulating film
aluminum wiring
mtorr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16367493A
Other languages
English (en)
Inventor
Nobuyuki Takeyasu
伸行 竹安
Hidekazu Kondo
英一 近藤
Yumiko Kouno
有美子 河野
Tomohiro Oota
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP16367493A priority Critical patent/JPH0722419A/ja
Publication of JPH0722419A publication Critical patent/JPH0722419A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 高真空状態を形成することなく、Alを選択
性良く埋め込むことにある。 【構成】 下層Al配線4上の層間絶縁膜6に、ドライ
エッチングを用いてヴィア孔6aを形成する。次に、下
層Al配線4の露出表面に形成されている自然酸化膜4
a、層間絶縁膜6表面の変質層6b及び汚染物8を、1
mTorr以下の真空雰囲気下において反応性イオンエ
ッチングにより除去する。この後、Al−CVDによっ
てヴィア孔6a内にAlを選択的に堆積させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ヴィア孔を埋め込むこ
とによって多層配線構造を形成するアルミニウム配線の
形成方法に関する。
【0002】
【従来の技術】LSIの微細化に伴い、ヴィア孔によっ
て層間のコンタクトをとるためのAl配線を、化学気相
成長法(CVD:Chemical Vapor Deposition )によっ
て形成する技術が提案されている(特開平2−1704
19)。この際、Al原料としては、DMAH,TM
A,TIBAなどのAlの有機化合物が用いられる。通
常、Alは、酸素、窒素と化合しやすいため、成膜前の
反応容器内に存在する残留気体に、酸素(水等の酸素原
子を含有する分子も含む)、窒素、炭素などが多量に含
まれると、成膜時に酸化物や窒化物が形成され、膜質が
劣化することが知られている。そこで、この欠点を軽減
すべく、被成膜基板の表面やヴィア孔底部などの成膜部
に対し、成膜前にRIE等を施す清浄化工程を含む場合
が多い。
【0003】
【発明が解決しようとする課題】しかし、このように、
酸素や水、窒素、或いはアルゴン等の不活性分子を多量
に含む残留気体は、被成膜基板の表面に吸着するため、
Al原子やその中間生成物の吸着サイトが閉じてしま
い、堆積するAlの選択性や、成膜面の平坦性が低下す
るなどの問題点があった。これを回避するためには、反
応容器内の残留気体を除去すべく、反応容器内を高真空
状態にしていた。例えば、特開平3−111566号に
は、成膜前の反応容器内の圧力を1×10-8Torr以
下に設定することが開示されており、また、特開平4−
225223号には、1×10-7mbarrに設定する
ことが開示されている。さらに、“Tungsten and Other
Advanced Metals for VLSI / ULSI Applications ”
(マテリアルズリサーチソサイアティ:1990)に
は、8×10-9Torrに設定することが開示されてい
る。
【0004】このような高真空状態を形成するには、反
応容器内の残留気体を十分に排気することが必要であ
り、このためには高価な排気装置が必要となるばかりで
なく、高真空状態を形成するまでに長時間を要し、生産
効率の低下を引き起こしていた。
【0005】本発明はこのような課題を解決すべくなさ
れたものであり、その目的は、このような高真空状態を
形成することなく、Al−CVDによってヴィア孔の埋
め込みを実施した場合に、良好な選択性が得られるアル
ミニウム配線の形成方法を提供することにある。
【0006】
【課題を解決するための手段】本発明にかかるアルミニ
ウム配線の形成方法は、第1工程として、アルミニウム
配線上の層間絶縁膜にヴィア孔を形成し、このヴィア孔
の底部にアルミニウム配線を露出させる。次いで、第2
工程として、アルミニウム配線の露出表面に形成された
酸化アルミニウムと第1工程によって生じた層間絶縁膜
表面の変質層とを、1mTorr以下の真空雰囲気にお
いて反応性イオンエッチングにより除去する。そして、
第3工程として、化学気相成長によって、ヴィア孔内に
アルミニウムを含むプラグ材料を選択的に堆積させ、ヴ
ィア孔を埋め込む。
【0007】なお、第2工程の酸化アルミニウム除去と
変質層の除去とは同時に行ってもよいし、別々に(どち
らかを先に他方を後に)行ってもよい。
【0008】また、第2工程における真空雰囲気を、1
mTorr〜0.1mTorrの範囲に設定した場合に
は、従来のような超高真空設備が不要となり、排気装置
としても、低真空雰囲気を形成する際に通常使用される
メカニカルブースターポンプでも適用可能となる。
【0009】
【作用】残留或いはリークしている気体中には、酸素、
窒素、水分などが多く含まれており、これらの成分がプ
ラズマ中で反応し、例えば、酸化物などの化合物を生成
するが、これらは、CVDによるAl析出時に触媒とし
て作用する。そのため、層間絶縁膜上にAlが析出した
り、アルミニウム配線(下地配線金属)上に不均一に成
長する場合がある。また、残留或いはリークしている水
分等がプラズマ中で反応して、層間絶縁膜上にOH基を
形成する。このOH基は、分極しているため、Alが析
出する中心(「核」)となり、選択CVDにおける選択
性が低下することなる。さらに、残留或いはリークして
いる酸素、窒素、水分等が、プラズマ中でエッチングガ
スと反応して、エッチング作用を低減させる。このた
め、層間絶縁膜上にAlが析出したり、アルミニウム配
線上に不均一に成長する場合がある。
【0010】これに対し、清浄化処理におけるRIE時
の真空雰囲気(背圧)を変化させて実施した場合、この
背圧を1mTorr以下に設定することにより、残留酸
素、窒素、水分など影響が低減されることが明らかにな
った。なお、真空雰囲気はRIE中のものではなく、R
IE前の到達真空度である。
【0011】
【実施例】
<実施例1>以下、本発明の実施例を添付図面に基づい
て工程順に説明する。
【0012】まず、半導体基板上には、FET等の各種
デバイスからなる下層デバイス層2が形成されており、
この下層デバイス層2上に、下層Al配線4を形成す
る。その後、この下層Al配線4上に、酸化シリコンな
どによる層間絶縁膜6を形成する(図1(a))。
【0013】次に、フォトリソグラフィーを用いてレジ
ストパターンを形成し、フッ素系の混合ガスを用いたド
ライエッチングにより、孔径0.5μmのヴィア孔6a
を開孔し、この後レジストパターンを除去する(図1
(b))。この際、ヴィア孔6aの底に露出した下層A
l配線4の表面には、ヴィア孔形成の工程等に伴って自
然酸化膜4aが形成されている。また、層間絶縁膜6の
表面には、ヴィア孔形成工程などによって変質層6bが
形成されており、さらにその上にはレジスト残りなどの
汚染物8が付着している。
【0014】次に、この半導体基板を収容装置内に配置
し、自然酸化膜4aや変質層6bなどを除去する清浄化
処理を実施する。
【0015】まず、この収容装置内をメカニカルブース
ターポンプを用いて、背圧を0.5mTorr以下に排
気する。次にBCl3 を80sccm、Arを20sc
cm、それぞれ導入して、全圧を0.1mTorrとす
る。この雰囲気下において、この半導体基板にプラズマ
エッチングを施す。これによって、ヴィア孔6a底部の
自然酸化膜4aは除去され、また、層間絶縁膜6の表面
側がエッチングされ、表面の変質層6bおよびその表面
上に残っている汚染物8が取り除かれる(図1
(c))。
【0016】次に、このように清浄化処理を施した半導
体基板に対し、DMAH(ジメチルアルミニウムハイド
ライド)とH2 とを用いた選択CVD法により、ヴィア
孔6a内へAlを堆積させ、Alプラグ12を形成する
(図1(d))。この場合、DMAHはH2 によってバ
ブリングさせて供給している。成膜条件は、基板温度を
210℃、収容装置内の全圧を2.0Torr、DMA
H分圧を34mTorr、キャリアH2 ガス流量を50
0sccmとした。この際、層間絶縁膜6表面へのAl
堆積は全く認められず、ヴィア孔6a内にのみ堆積して
おり、極めて良好な選択性が得られた。
【0017】<実施例2>また、実施例1において清浄
化処理のためのRIEを施す際に、その背圧の設定値を
様々に変化させ、実施例1と同一の工程を実施した。ま
た、層間絶縁膜には、孔径0.8μmと0.5μmの2
種の大きさのヴィア孔を開孔し、各ヴィア孔内へAlを
CVDし、その埋め込み性を評価した。また、比較のた
め、種々変えて大気暴露させたAlスパッタ膜(ベタ
膜)に対しても、同様にAlをCVDした。
【0018】この結果を、図2に示す。なお、この表で
右端欄の層間絶縁膜上へのAl堆積の有無は、層間絶縁
膜上に析出したAl粒子を走査電子顕微鏡観察で数え、
0.1個/μm2 以下の場合を「堆積しない」と評価
し、これよりも多い場合を「堆積する」として評価し
た。
【0019】図2より、ベタAl膜及びヴィア孔径0.
8μmに対しては、RIE時の背圧が、2mTorr以
下の場合には、この後のCVDにおいてAlが均一に堆
積し、或いは埋め込まれることが確認できた。一方、さ
らに細径の0.5μm孔径のヴィア孔に対しては、RI
E時の背圧が1mTorr以下の場合に埋め込み性を示
し、層間絶縁膜上にもAlが堆積しない、即ち、ヴィア
孔に対する選択性が良好であることが確認できた。した
がって、この結果を総合すると、RIE時の背圧が1m
Torr以下の場合には、ヴィア孔に対して良好な埋め
込み性を示し、かつ、選択性も良好となることが明らか
になった。
【0020】また、この結果より、清浄化処理時の真空
雰囲気を、1mTorr〜0.1mTorrの範囲に設
定することもでき、この場合には、従来のような超高真
空設備が不要となる。そして、この際に使用する排気装
置としても、低真空雰囲気を形成するメカニカルブース
ターポンプでも、十分に適用が可能となる。
【0021】以上説明した各実施例において、Alの再
酸化や層間絶縁膜の汚染を防止するため、RIEによる
清浄化処理からAl−CVDまでの工程は、大気に晒す
ことがないように、同一の収容装置内で実施するか、或
いは、RIE−搬送−CVDを所定の真空雰囲気下で一
貫して実施することが望ましい。
【0022】また、選択CVD法で使用する有機金属ガ
スとしてDMAHを例示したが、この他にも、TMA
(トリメチルアルミニウム),TIBA(トリイソブチ
ルアルミニウム)などを使用することも可能である。
【0023】
【発明の効果】以上説明したように、本発明にかかるア
ルミニウム配線の形成方法によれば、反応性イオンエッ
チングによる清浄化処理を、1mTorr以下の真空雰
囲気下で実施することにより、この後に施すAl−CV
Dにおいて、ヴィア孔に対する埋め込み性が良好であ
り、また、選択性も良好となるので、従来のような超高
真空設備が不要となるばかりでなく、生産効率の向上に
も寄与するものである。
【図面の簡単な説明】
【図1】(a)〜(d)は、実施例1にかかるアルミニ
ウム配線の形成方法を順に示す工程図である。
【図2】実施例2の測定結果を示す図表である。
【符号の説明】 2…下層デバイス層、4…下層Al配線、4a…自然酸
化膜、6…層間絶縁膜、6a…ヴィア孔、6b…変質
層、8…汚染物、12…Alプラグ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/768 8826−4M H01L 21/90 A (72)発明者 河野 有美子 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 アルミニウム配線上の層間絶縁膜にヴィ
    ア孔を形成し、このヴィア孔の底部に前記アルミニウム
    配線を露出させる第1工程と、 前記アルミニウム配線の露出表面に形成された酸化アル
    ミニウムと第1工程によって生じた前記層間絶縁膜表面
    の変質層とを、同時に或いは前後して、1mTorr以
    下の真空雰囲気下において反応性イオンエッチングによ
    り除去する第2工程と、 化学気相成長によって、前記ヴィア孔内にアルミニウム
    を含むプラグ材料を選択的に堆積させる第3工程と、 を備えるアルミニウム配線の形成方法。
  2. 【請求項2】 前記第2工程における真空雰囲気を、1
    mTorr〜0.1mTorrの範囲に設定することを
    特徴とする請求項1記載のアルミニウム配線の形成方
    法。
JP16367493A 1993-07-01 1993-07-01 アルミニウム配線の形成方法 Pending JPH0722419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16367493A JPH0722419A (ja) 1993-07-01 1993-07-01 アルミニウム配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16367493A JPH0722419A (ja) 1993-07-01 1993-07-01 アルミニウム配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0722419A true JPH0722419A (ja) 1995-01-24

Family

ID=15778447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16367493A Pending JPH0722419A (ja) 1993-07-01 1993-07-01 アルミニウム配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0722419A (ja)

Similar Documents

Publication Publication Date Title
US5906866A (en) Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
US7772111B2 (en) Substrate processing method and fabrication process of a semiconductor device
TW309628B (ja)
JP3580159B2 (ja) タングステン膜の成膜方法
JP2020502790A (ja) 半導体処理装置
US5990007A (en) Method of manufacturing a semiconductor device
JP2000243830A (ja) 半導体装置の製造方法
US20010049192A1 (en) Method and system for selectively coupling a conductive material to a surface of a semiconductor device
US20220254683A1 (en) Removal of stray ruthenium metal nuclei for selective ruthenium metal layer formation
JP3270196B2 (ja) 薄膜形成方法
US6271121B1 (en) Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
JPH0722419A (ja) アルミニウム配線の形成方法
TW523555B (en) Method and apparatus for manufacturing semiconductor device
JPH0722416A (ja) アルミニウム配線の形成方法
JP3149912B2 (ja) 半導体装置およびその製造方法
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JPH0722417A (ja) アルミニウム配線の形成方法
US20060013954A1 (en) Method for improving atomic layer deposition process and the device thereof
KR100639458B1 (ko) TaSIN막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
JPH03110842A (ja) 堆積膜形成法
JPH0722418A (ja) アルミニウム配線の形成方法
JP3058053B2 (ja) アルミニウム薄膜の形成方法
JPH07193055A (ja) ドライエッチング方法
JP3031314B2 (ja) 半導体装置の製造方法
JP2917929B2 (ja) 金属薄膜の形成方法