JPH07226421A - Ｉｃ素子実装回路装置およびｉｃ素子の実装方法 - Google Patents
Ｉｃ素子実装回路装置およびｉｃ素子の実装方法Info
- Publication number
- JPH07226421A JPH07226421A JP6015339A JP1533994A JPH07226421A JP H07226421 A JPH07226421 A JP H07226421A JP 6015339 A JP6015339 A JP 6015339A JP 1533994 A JP1533994 A JP 1533994A JP H07226421 A JPH07226421 A JP H07226421A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- mounting
- opening
- electrode terminal
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electrodes Of Semiconductors (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高信頼性で、かつ良好な放熱性を呈するコン
パクトなＩＣ素子実装回路装置、歩留りよく形成し得る
ＩＣ素子の実装方法を提供する。 【構成】 回路基板面の被接続部５ｂを、絶縁体層７の
開口部によって選択的、かつ個別に露出させる。そし
て、前記開口部にＩＣ素子６の入出力電極端子６ａを嵌
合し、さらに導電性材料８を充填して、回路基板面の被
接続部との電気的，機械的な接続を行っている。つま
り、ＩＣ素子の各電極端子は、互いに電気的に隔絶され
た形で回路基板に実装される一方、確実な接続および放
熱性を保持するので、実装回路装置の機能的な信頼性の
向上も容易に図られる。
パクトなＩＣ素子実装回路装置、歩留りよく形成し得る
ＩＣ素子の実装方法を提供する。 【構成】 回路基板面の被接続部５ｂを、絶縁体層７の
開口部によって選択的、かつ個別に露出させる。そし
て、前記開口部にＩＣ素子６の入出力電極端子６ａを嵌
合し、さらに導電性材料８を充填して、回路基板面の被
接続部との電気的，機械的な接続を行っている。つま
り、ＩＣ素子の各電極端子は、互いに電気的に隔絶され
た形で回路基板に実装される一方、確実な接続および放
熱性を保持するので、実装回路装置の機能的な信頼性の
向上も容易に図られる。
Description
【０００１】
【産業上の利用分野】本発明はＩＣ素子実装回路装置お
よびＩＣ素子の実装方法に係り、特にフリップチップ型
のＩＣ素子を回路基板面にフェイスダウン型に接続，実
装して成る実装回路装置およびＩＣ素子の実装方法に関
する。
よびＩＣ素子の実装方法に係り、特にフリップチップ型
のＩＣ素子を回路基板面にフェイスダウン型に接続，実
装して成る実装回路装置およびＩＣ素子の実装方法に関
する。
【０００２】
【従来の技術】ＩＣ素子（集積回路素子もしくは集積回
路装置）を、所定の回路基板面に搭載，実装して成る実
装回路装置は、たとえば電子機器類の回路機構のコンパ
クト化などを目的とし、広く実用されている。そして、
この種の実装回路装置を構成するに当たって、前記回路
基板面にＩＣ素子などを電気的に接続する手段として、
一般的に、図９〜図12に、その実施態様の概略を模式的
に示すような接続方法が採られている。
路装置）を、所定の回路基板面に搭載，実装して成る実
装回路装置は、たとえば電子機器類の回路機構のコンパ
クト化などを目的とし、広く実用されている。そして、
この種の実装回路装置を構成するに当たって、前記回路
基板面にＩＣ素子などを電気的に接続する手段として、
一般的に、図９〜図12に、その実施態様の概略を模式的
に示すような接続方法が採られている。
【０００３】第１の方法は、所定の回路基板１面にフェ
ースアップに搭載，配置したＩＣ素子２の電極端子2a
と、回路基板１面の配線パターン1a（接続パッド部）面
とをボンディングワイヤ３で接続するワイヤボンディン
グ接続方法である（図９）。第２の方法は、所定の回路
基板１面にいわゆるＴＡＢ４を搭載，配置し、ＴＡＢ４
のリード部4aを回路基板１面の配線パターン1a（接続パ
ッド部）面に接続するＴＡＢ接続方法である（図10）。
ースアップに搭載，配置したＩＣ素子２の電極端子2a
と、回路基板１面の配線パターン1a（接続パッド部）面
とをボンディングワイヤ３で接続するワイヤボンディン
グ接続方法である（図９）。第２の方法は、所定の回路
基板１面にいわゆるＴＡＢ４を搭載，配置し、ＴＡＢ４
のリード部4aを回路基板１面の配線パターン1a（接続パ
ッド部）面に接続するＴＡＢ接続方法である（図10）。
【０００４】また、第３の方法は、ＩＣ素子（チップ）
２の電極端子2a面に、半田もしくはAuからなるバンプ2b
を予めメッキなどにより形成しておき、このＩＣ素子２
を所定の回路基板１面に搭載，配置し、ＩＣ素子２の電
極端子2aと、回路基板１面の配線パターン1a（接続パッ
ド部）面とを、バンプ2bを介して半田付け接続するフリ
ップチップ接続方法である（図11）。さらに、前記フリ
ップチップ接続方法の変形であり、回路基板１面の配線
パターン1aの所定（接続パッド部）面に、スクリーンマ
スクを用いAgペーストを印刷して印刷バンプ1bを予め設
けておき、この印刷バンプ1bの熱硬化性を利用して、Ｉ
Ｃ素子２の電極端子2aに配置した突起部2cを配線パター
ン1a面に接続する方法（図12）も試みられている。
２の電極端子2a面に、半田もしくはAuからなるバンプ2b
を予めメッキなどにより形成しておき、このＩＣ素子２
を所定の回路基板１面に搭載，配置し、ＩＣ素子２の電
極端子2aと、回路基板１面の配線パターン1a（接続パッ
ド部）面とを、バンプ2bを介して半田付け接続するフリ
ップチップ接続方法である（図11）。さらに、前記フリ
ップチップ接続方法の変形であり、回路基板１面の配線
パターン1aの所定（接続パッド部）面に、スクリーンマ
スクを用いAgペーストを印刷して印刷バンプ1bを予め設
けておき、この印刷バンプ1bの熱硬化性を利用して、Ｉ
Ｃ素子２の電極端子2aに配置した突起部2cを配線パター
ン1a面に接続する方法（図12）も試みられている。
【０００５】
【発明が解決しようとする課題】しかしながら、前記Ｉ
Ｃ素子２の実装方法、およびこれらの実装方法で構成さ
れた実装回路装置には、次のような不都合な問題が認め
られる。先ず、ワイヤボンディング接続法の場合は、構
成した実装回路装置（モジュール）の厚さ（高さ）を、
ボンディングワイヤ３のループ高さよりも薄形化できな
いし、また実装に要する表面積が、ダイパッド外側の回
路基板１面の接続パッド部（配線パターン1aの被接続
部）にまで及ぶので、高密度実装に不向きである。さら
に、ＴＡＢ接続法の場合は、銅張りポリイミド樹脂フィ
ルムをリード部4aの構成などに用いるため、製造コスト
を低く抑え得ないばかりでなく、ワイヤボンディング接
続法の場合と同様に、いわゆるアウターリードボンディ
ングを行うため、実装に要する表面積も大きくなり、高
密度実装に不向きな接続手段といえる。
Ｃ素子２の実装方法、およびこれらの実装方法で構成さ
れた実装回路装置には、次のような不都合な問題が認め
られる。先ず、ワイヤボンディング接続法の場合は、構
成した実装回路装置（モジュール）の厚さ（高さ）を、
ボンディングワイヤ３のループ高さよりも薄形化できな
いし、また実装に要する表面積が、ダイパッド外側の回
路基板１面の接続パッド部（配線パターン1aの被接続
部）にまで及ぶので、高密度実装に不向きである。さら
に、ＴＡＢ接続法の場合は、銅張りポリイミド樹脂フィ
ルムをリード部4aの構成などに用いるため、製造コスト
を低く抑え得ないばかりでなく、ワイヤボンディング接
続法の場合と同様に、いわゆるアウターリードボンディ
ングを行うため、実装に要する表面積も大きくなり、高
密度実装に不向きな接続手段といえる。
【０００６】一方、フリップチップ接続法およびその変
形の場合は、高密度実装ないし簡易な実装手段として実
用上有効視されるが、工程の煩雑性やコスト面などの点
で問題がある。すなわち、前記フェイスダウンによる接
続，実装の場合は、先ずフリップチップ型半ＩＣ素子２
の能動面に設けられている電極端子2a面上、Pb-Sn 合金
（半田）のような低融点金属をメッキ法で、多層的に被
着してバンプ2bを先ず形成する。その後、前記接続用バ
ンプ2bを回路基板１の接続パッド部に当接するように、
ＩＣ素子２と回路基板１とを位置合せして対向配置する
（フェイスダウンに配置する）。
形の場合は、高密度実装ないし簡易な実装手段として実
用上有効視されるが、工程の煩雑性やコスト面などの点
で問題がある。すなわち、前記フェイスダウンによる接
続，実装の場合は、先ずフリップチップ型半ＩＣ素子２
の能動面に設けられている電極端子2a面上、Pb-Sn 合金
（半田）のような低融点金属をメッキ法で、多層的に被
着してバンプ2bを先ず形成する。その後、前記接続用バ
ンプ2bを回路基板１の接続パッド部に当接するように、
ＩＣ素子２と回路基板１とを位置合せして対向配置する
（フェイスダウンに配置する）。
【０００７】次いで、前記バンプ2bを構成する低融点金
属をリフローさせることにより、ＩＣ素子２の電極端子
2aと回路基板１面の接続パッド部とを、バンプ2b層を介
して接合して電気的に接続する。こうした工程を採るた
め、工程が複雑化し、また工程の複雑化に伴って、コス
トアップを必然的に招来すという問題もある。加えて、
半田バンプ2bによるフリップチップ２の接続は、半田溶
融による接合なので、温度サイクル試験（以下、ＴＣＴ
と略称する）などの信頼性試験において半田の寿命に問
題がある。
属をリフローさせることにより、ＩＣ素子２の電極端子
2aと回路基板１面の接続パッド部とを、バンプ2b層を介
して接合して電気的に接続する。こうした工程を採るた
め、工程が複雑化し、また工程の複雑化に伴って、コス
トアップを必然的に招来すという問題もある。加えて、
半田バンプ2bによるフリップチップ２の接続は、半田溶
融による接合なので、温度サイクル試験（以下、ＴＣＴ
と略称する）などの信頼性試験において半田の寿命に問
題がある。
【０００８】さらに、フリップチップ接続の変形の場合
は、回路基板１面に設けられている対応する接続パッド
部上に、予めAgペーストを選択的に印刷し、印刷バンプ
1bを設けておき、この印刷バンプ1bに対応するＩＣ素子
２の電極端子2aを当接するように、ＩＣ素子２と回路基
板１とを位置合せして対向配置する（フェイスダウンに
配置する）。次いで、前記印刷バンプ1bをＩＣ素子２の
電極端子2aに圧着した状態で、印刷バンプ1bを構成する
Agペーストを乾燥・硬化させて接合し電気的に接続する
ため、前記印刷バンプ1bの形状，位置，精度が重要な要
素をなすことになる。つまり、スクリーンマスクを用い
るAgペーストの印刷においては、スクリーンマスクの移
動などに伴う位置合わせ精度の不十分さに起因して、印
刷バンプ1bの位置ズレなどが発生し易く、配線パターン
1a間のマイグレーション問題も起こる。そして、このよ
うな問題は、実装する半導体装置２の大容量化、もしく
はコンパクト化などに伴う電極端子2aの微小ピッチ化や
配線パターン1aの微小ピッチ化が進んでいる現状では由
々しい問題といえる。加えて、このフリップチップ接続
の場合は、放熱性が劣るという問題がある。
は、回路基板１面に設けられている対応する接続パッド
部上に、予めAgペーストを選択的に印刷し、印刷バンプ
1bを設けておき、この印刷バンプ1bに対応するＩＣ素子
２の電極端子2aを当接するように、ＩＣ素子２と回路基
板１とを位置合せして対向配置する（フェイスダウンに
配置する）。次いで、前記印刷バンプ1bをＩＣ素子２の
電極端子2aに圧着した状態で、印刷バンプ1bを構成する
Agペーストを乾燥・硬化させて接合し電気的に接続する
ため、前記印刷バンプ1bの形状，位置，精度が重要な要
素をなすことになる。つまり、スクリーンマスクを用い
るAgペーストの印刷においては、スクリーンマスクの移
動などに伴う位置合わせ精度の不十分さに起因して、印
刷バンプ1bの位置ズレなどが発生し易く、配線パターン
1a間のマイグレーション問題も起こる。そして、このよ
うな問題は、実装する半導体装置２の大容量化、もしく
はコンパクト化などに伴う電極端子2aの微小ピッチ化や
配線パターン1aの微小ピッチ化が進んでいる現状では由
々しい問題といえる。加えて、このフリップチップ接続
の場合は、放熱性が劣るという問題がある。
【０００９】本発明は上記事情に対処してなされたもの
で、高信頼性で、かつ良好な放熱性を呈するコンパクト
なＩＣ素子実装回路装置、およびこのようなＩＣ素子実
装回路装置を歩留りよく形成し得るＩＣ素子の実装方法
を提供することを目的とする。
で、高信頼性で、かつ良好な放熱性を呈するコンパクト
なＩＣ素子実装回路装置、およびこのようなＩＣ素子実
装回路装置を歩留りよく形成し得るＩＣ素子の実装方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係るＩＣ素子実
装回路装置は、面実装型の回路基板本体と、前記回路基
板本体面に実装されたＩＣ素子と、前記ＩＣ素子の電極
端子に対応し電極端子部が嵌合する開口部を備え、かつ
回路基板本体の被接続部を露出させて、回路基板本体面
に一体的に配置された絶縁体層と、前記絶縁体層の開口
部を充填し、嵌合したＩＣ素子の電極端子部および回路
基板本体の被接続部を接続する導電性材料層とを具備し
て成ることを特徴とする。
装回路装置は、面実装型の回路基板本体と、前記回路基
板本体面に実装されたＩＣ素子と、前記ＩＣ素子の電極
端子に対応し電極端子部が嵌合する開口部を備え、かつ
回路基板本体の被接続部を露出させて、回路基板本体面
に一体的に配置された絶縁体層と、前記絶縁体層の開口
部を充填し、嵌合したＩＣ素子の電極端子部および回路
基板本体の被接続部を接続する導電性材料層とを具備し
て成ることを特徴とする。
【００１１】本発明に係るＩＣ素子の実装方法は、面実
装型の回路基板面に、被実装接続部を選択的に露出する
開口部を備えた絶縁体層を配置する工程と、前記絶縁体
層の開口部に導電性材料を充填する工程と、前記導電性
材料を充填した開口部へ、ＩＣ素子の電極端子部を対応
させて位置決めして嵌合，装着する工程と、前記充填し
た導電性材料を硬化させ、ＩＣ素子の電極端子部を回路
基板の被実装接続部に接続，固定する工程とを具備して
成ることを特徴とし、さらには、面実装型の回路基板面
に感光性ドライフィルムを張り合わせる工程と、前記感
光性ドライフィルムを選択露光，現像処理し、回路基板
面の被実装接続部が露出する開口部を形成する工程と、
前記感光性ドライフィルムの開口部に導電性材料を充填
する工程と、前記導電性材料を充填した開口部へ、ＩＣ
素子の電極端子部を対応させて位置決めして嵌合，装着
する工程と、前記充填した導電性材料を硬化させ、ＩＣ
素子の電極端子部を回路基板の被実装接続部に接続，固
定する工程とを具備して成ることを特徴とする。
装型の回路基板面に、被実装接続部を選択的に露出する
開口部を備えた絶縁体層を配置する工程と、前記絶縁体
層の開口部に導電性材料を充填する工程と、前記導電性
材料を充填した開口部へ、ＩＣ素子の電極端子部を対応
させて位置決めして嵌合，装着する工程と、前記充填し
た導電性材料を硬化させ、ＩＣ素子の電極端子部を回路
基板の被実装接続部に接続，固定する工程とを具備して
成ることを特徴とし、さらには、面実装型の回路基板面
に感光性ドライフィルムを張り合わせる工程と、前記感
光性ドライフィルムを選択露光，現像処理し、回路基板
面の被実装接続部が露出する開口部を形成する工程と、
前記感光性ドライフィルムの開口部に導電性材料を充填
する工程と、前記導電性材料を充填した開口部へ、ＩＣ
素子の電極端子部を対応させて位置決めして嵌合，装着
する工程と、前記充填した導電性材料を硬化させ、ＩＣ
素子の電極端子部を回路基板の被実装接続部に接続，固
定する工程とを具備して成ることを特徴とする。
【００１２】本発明は、いわゆるフェースダウン型に実
装されるＩＣ素子の電極端子が、回路基板面に配置さ
れ、かつ被接続部を露出する絶縁体層の開口部に、互い
に対応させて嵌合すること、前記開口部に嵌合する電極
端子を露出する回路基板の被接続部に導電性材料で電気
的，機械的に接続することを要旨としている。
装されるＩＣ素子の電極端子が、回路基板面に配置さ
れ、かつ被接続部を露出する絶縁体層の開口部に、互い
に対応させて嵌合すること、前記開口部に嵌合する電極
端子を露出する回路基板の被接続部に導電性材料で電気
的，機械的に接続することを要旨としている。
【００１３】本発明において、回路基板としては、たと
えばガラス質類，アルミナ，窒化アルミ，窒化ケイ素な
どを絶縁体層とした薄膜型回路基板や厚膜型回路基板、
あるいはポリイミド系樹脂，ガラス−エポキシ樹脂系ど
を絶縁体層とした回路基板を使用し得る。また、前記回
路基板面に実装されるＩＣ素子としては、たとえばベア
ーチップ型のＩＣ素子（Ｓｉ集積回路素子），一主面に
電極端子が導出されたパッケージ型のＩＣ素子（Ｓｉ集
積回路素子）などが挙げられ、これらＩＣ素子の電極端
子部を予め突起状に形成しておくことが、嵌合，位置決
めなど行い易いので好ましい。
えばガラス質類，アルミナ，窒化アルミ，窒化ケイ素な
どを絶縁体層とした薄膜型回路基板や厚膜型回路基板、
あるいはポリイミド系樹脂，ガラス−エポキシ樹脂系ど
を絶縁体層とした回路基板を使用し得る。また、前記回
路基板面に実装されるＩＣ素子としては、たとえばベア
ーチップ型のＩＣ素子（Ｓｉ集積回路素子），一主面に
電極端子が導出されたパッケージ型のＩＣ素子（Ｓｉ集
積回路素子）などが挙げられ、これらＩＣ素子の電極端
子部を予め突起状に形成しておくことが、嵌合，位置決
めなど行い易いので好ましい。
【００１４】本発明において、前記回路基板面に配置さ
れる絶縁体としては、たとえば塗布型のアクリル系など
の光硬化型樹脂（紫外線硬化型樹脂を含む），感光性ド
ライフィルムなどの感光性絶縁樹脂、ポリイミド系樹
脂，エポキシ系樹脂など耐熱性樹脂類、アルミナなど金
属酸化物類が挙げられる。そして、これらの絶縁体層に
対する開口部の形設（穴明け）は、次のように行はれ
る。すなわち、絶縁体層が感光性絶縁樹脂の場合は、そ
のまま選択的露光，現像で、その他の樹脂類や金属酸化
物類の場合は、前記感光性絶縁樹脂などを用いてマスキ
ングし、そのマスキングを介して下層の絶縁体層を選択
的にエッチング除去することによって、所要の開口部を
形設し得る。さらに、前記絶縁体層の開口部に充填さ
れ、ここに嵌合されたＩＣ素子の電極端子を、回路基板
面の被接続部に電気的に接続する導電性材料としては、
たとえばAg粉末，導電性カーボン粉末などと、たとえば
エポキシ樹脂，シリコーン樹脂，ガラス粉末などのバイ
ンダー成分とを混合して成る導電性組成物（たとえばAg
ペースト）、導電性有機樹脂、融点が 100〜 300℃程度
の金属微粒子もしくは粉末などが挙げられる。
れる絶縁体としては、たとえば塗布型のアクリル系など
の光硬化型樹脂（紫外線硬化型樹脂を含む），感光性ド
ライフィルムなどの感光性絶縁樹脂、ポリイミド系樹
脂，エポキシ系樹脂など耐熱性樹脂類、アルミナなど金
属酸化物類が挙げられる。そして、これらの絶縁体層に
対する開口部の形設（穴明け）は、次のように行はれ
る。すなわち、絶縁体層が感光性絶縁樹脂の場合は、そ
のまま選択的露光，現像で、その他の樹脂類や金属酸化
物類の場合は、前記感光性絶縁樹脂などを用いてマスキ
ングし、そのマスキングを介して下層の絶縁体層を選択
的にエッチング除去することによって、所要の開口部を
形設し得る。さらに、前記絶縁体層の開口部に充填さ
れ、ここに嵌合されたＩＣ素子の電極端子を、回路基板
面の被接続部に電気的に接続する導電性材料としては、
たとえばAg粉末，導電性カーボン粉末などと、たとえば
エポキシ樹脂，シリコーン樹脂，ガラス粉末などのバイ
ンダー成分とを混合して成る導電性組成物（たとえばAg
ペースト）、導電性有機樹脂、融点が 100〜 300℃程度
の金属微粒子もしくは粉末などが挙げられる。
【００１５】
【作用】本発明に係るＩＣ素子実装回路装置によれば、
回路基板面の被接続部を、絶縁体層の開口部によって選
択的、かつ個別に露出させる構成を採っている。そし
て、前記開口部にＩＣ素子の入出力電極端子を嵌合し、
さらに導電性材料を充填して、回路基板面の被接続部と
の電気的，機械的な接続を行っている。つまり、ＩＣ素
子の各電極端子は、互いに電気的に隔絶された形で回路
基板に実装される一方、確実な接続および放熱性を保持
するので、実装回路装置の機能的な信頼性の向上も容易
に図られる。
回路基板面の被接続部を、絶縁体層の開口部によって選
択的、かつ個別に露出させる構成を採っている。そし
て、前記開口部にＩＣ素子の入出力電極端子を嵌合し、
さらに導電性材料を充填して、回路基板面の被接続部と
の電気的，機械的な接続を行っている。つまり、ＩＣ素
子の各電極端子は、互いに電気的に隔絶された形で回路
基板に実装される一方、確実な接続および放熱性を保持
するので、実装回路装置の機能的な信頼性の向上も容易
に図られる。
【００１６】また、本発明に係るＩＣ素子の実装方法に
よれば、絶縁体層の開口部によって選択的、かつ個別に
露出させた回路基板面の被接続部に、ＩＣ素子の入出力
電極端子を対応させて嵌合，位置決めする一方、前記入
出力電極端子を嵌合した開口部に、導電性材料を充填し
て回路基板面の被接続部との電気的，機械的な接続を行
う構成を採っている。このため、接続する入出力電極端
子および被接続部の位置決めが高精度に行われるととも
に、確実な接続を容易に達成し得ることになり、常に良
好な歩留りで所要のＩＣ素子実装を行い得る。
よれば、絶縁体層の開口部によって選択的、かつ個別に
露出させた回路基板面の被接続部に、ＩＣ素子の入出力
電極端子を対応させて嵌合，位置決めする一方、前記入
出力電極端子を嵌合した開口部に、導電性材料を充填し
て回路基板面の被接続部との電気的，機械的な接続を行
う構成を採っている。このため、接続する入出力電極端
子および被接続部の位置決めが高精度に行われるととも
に、確実な接続を容易に達成し得ることになり、常に良
好な歩留りで所要のＩＣ素子実装を行い得る。
【００１７】
【実施例】以下図１〜図８を参照して本発明の実施例を
説明する。
説明する。
【００１８】実施例１ 図１〜図５は、本発明に係るＩＣ素子実装回路装置の要
部断面図、およびこのＩＣ素子実装回路装置の構成（形
成）に適用したＩＣ素子の実装方法の一実施態様例を模
式的に示す要部断面図である。
部断面図、およびこのＩＣ素子実装回路装置の構成（形
成）に適用したＩＣ素子の実装方法の一実施態様例を模
式的に示す要部断面図である。
【００１９】図１は本実施例に係るＩＣ素子実装回路装
置の要部を断面的に示すもので、５は面実装型の多層配
線型の樹脂系回路基板本体、６は前記回路基板本体５面
に実装されたＩＣ素子である。また、７は前記ＩＣ素子
６の電極端子6aに対応し、かつ電極端子 6a 面に設けら
れた突起状バンプ6bが嵌合する開口部7aを備え、かつ回
路基板本体５の被接続部5bを露出させて、回路基板本体
５面に一体的に配置された絶縁体層である。ここで、回
路基板本体５の被接続部5bは、配線パターン5aの一部が
成しており、前記ＩＣ素子６の電極端子（入出力電極端
子）6aの突起状バンプ6bに対応して設けられている。さ
らに、８は前記絶縁体層７の開口部7aを充填し、前記嵌
合したＩＣ素子６の電極端子6aの突起状バンプ6bおよび
回路基板本体５の被接続部5bを接続する導電性材料層、
たとえばAg粉末を導電性成分とし、エポキシ樹脂および
硬化剤をバインダー成分として成る導電性組成物（重量
比でAg：バインダー＝75：25）を熱硬化させたものであ
る。
置の要部を断面的に示すもので、５は面実装型の多層配
線型の樹脂系回路基板本体、６は前記回路基板本体５面
に実装されたＩＣ素子である。また、７は前記ＩＣ素子
６の電極端子6aに対応し、かつ電極端子 6a 面に設けら
れた突起状バンプ6bが嵌合する開口部7aを備え、かつ回
路基板本体５の被接続部5bを露出させて、回路基板本体
５面に一体的に配置された絶縁体層である。ここで、回
路基板本体５の被接続部5bは、配線パターン5aの一部が
成しており、前記ＩＣ素子６の電極端子（入出力電極端
子）6aの突起状バンプ6bに対応して設けられている。さ
らに、８は前記絶縁体層７の開口部7aを充填し、前記嵌
合したＩＣ素子６の電極端子6aの突起状バンプ6bおよび
回路基板本体５の被接続部5bを接続する導電性材料層、
たとえばAg粉末を導電性成分とし、エポキシ樹脂および
硬化剤をバインダー成分として成る導電性組成物（重量
比でAg：バインダー＝75：25）を熱硬化させたものであ
る。
【００２０】前記ＩＣ素子実装回路装置の構成（形成）
は、次のような手順で行われる。先ず、図２に示すごと
く、所要の配線パターン5aを表面に有する回路基板本体
５を用意し、この回路基板本体５の配線パターン5aを形
成した面に、感光性ドライフィルム７′を貼着した。次
いで、前記貼着した感光性ドライフィルム７′につい
て、実装するチップ型ＩＣ素子６の電極端子（入出力端
子）6aに対応する領域5bを、選択的に露光，現像処理
（フォトリソグラフィテイ）を行う。この露光，現像処
理によって、図２に示すように、前記電極7aに対応する
回路基板本体５の配線パターン5a面の所定領域が、それ
ぞれ選択的に露出（開口）する固定した絶縁体層７
（７′）を形成させる。
は、次のような手順で行われる。先ず、図２に示すごと
く、所要の配線パターン5aを表面に有する回路基板本体
５を用意し、この回路基板本体５の配線パターン5aを形
成した面に、感光性ドライフィルム７′を貼着した。次
いで、前記貼着した感光性ドライフィルム７′につい
て、実装するチップ型ＩＣ素子６の電極端子（入出力端
子）6aに対応する領域5bを、選択的に露光，現像処理
（フォトリソグラフィテイ）を行う。この露光，現像処
理によって、図２に示すように、前記電極7aに対応する
回路基板本体５の配線パターン5a面の所定領域が、それ
ぞれ選択的に露出（開口）する固定した絶縁体層７
（７′）を形成させる。
【００２１】その後、図３に示すごとく、前記回路基板
本体５の絶縁体層７′を形成した面に、導電性樹脂、た
とえば硬化型のエポキシ樹脂，もしくは硬化型のシリコ
ーン樹脂をバインダとして成るAgペーストを、メタルマ
スク９を介してスキージ10により印刷して、前記配線パ
ターン5a面の露出領域（被接続部）5bをそれぞれAgペー
スト８で緻密に充填した。上記Agペースト８を緻密に充
填した後、前記絶縁体層を成す感光性ドライフィルム
７′のAgペースト８充填領域に、図４に示すように、実
装するＩＣ素子６の電極端子6a面に設けた突起状バンプ
6bを対応させて位置決め配置する。
本体５の絶縁体層７′を形成した面に、導電性樹脂、た
とえば硬化型のエポキシ樹脂，もしくは硬化型のシリコ
ーン樹脂をバインダとして成るAgペーストを、メタルマ
スク９を介してスキージ10により印刷して、前記配線パ
ターン5a面の露出領域（被接続部）5bをそれぞれAgペー
スト８で緻密に充填した。上記Agペースト８を緻密に充
填した後、前記絶縁体層を成す感光性ドライフィルム
７′のAgペースト８充填領域に、図４に示すように、実
装するＩＣ素子６の電極端子6a面に設けた突起状バンプ
6bを対応させて位置決め配置する。
【００２２】次いで、前記ＩＣ素子６の電極端子6a面に
設けた突起状バンプ6bを、互いに対応するAgペースト８
の充填領域に嵌合，装着し、圧着した状態で要すれば加
熱して、Agペースト８をを硬化させることにより、互い
に対応する被接続部5bおよび電極端子6a面に設けた突起
状バンプ6bを接合，一体化し、電気的および機械的な接
続，実装を達成した。
設けた突起状バンプ6bを、互いに対応するAgペースト８
の充填領域に嵌合，装着し、圧着した状態で要すれば加
熱して、Agペースト８をを硬化させることにより、互い
に対応する被接続部5bおよび電極端子6a面に設けた突起
状バンプ6bを接合，一体化し、電気的および機械的な接
続，実装を達成した。
【００２３】前記構成のＩＣ素子実装回路装置につい
て、−30℃，30分、25℃， 5分、75℃，30分のＴＣＴを
行ったところ、不良発生が認められず信頼性の高い回路
機能を呈した。また、前記実装方法によりＩＣ素子実装
回路装置を形成した場合は、歩留まりよく、所要のＩＣ
素子実装回路装置を形成し得た。
て、−30℃，30分、25℃， 5分、75℃，30分のＴＣＴを
行ったところ、不良発生が認められず信頼性の高い回路
機能を呈した。また、前記実装方法によりＩＣ素子実装
回路装置を形成した場合は、歩留まりよく、所要のＩＣ
素子実装回路装置を形成し得た。
【００２４】実施例２ 図６〜図８は、本発明に係るそれぞれ異なるＩＣ素子実
装回路装置の要部断面図である。
装回路装置の要部断面図である。
【００２５】先ず、図６および図７は、ＩＣ素子実装回
路装置の構成において、絶縁体層７をなす感光性ドライ
フィルム７′の開口部7a構造を、充填するAgペースト８
の流れ出しを防止する構造とした以外は、実施例１に例
示したＩＣ素子実装回路装置の場合と基本的に同様の構
成を成している。すなわち、図６に図示した構成では、
感光性ドライフィルム７′の開口部7aを２段に形成する
ことにより、この開口部7aに、ＩＣ素子６の電極端子6a
面に設けた突起状バンプ6bを嵌合したとき、予め充填し
ておいたAgペースト８が食み出しても、径大化した開口
部7a′部にて吸収される構造を成している。
路装置の構成において、絶縁体層７をなす感光性ドライ
フィルム７′の開口部7a構造を、充填するAgペースト８
の流れ出しを防止する構造とした以外は、実施例１に例
示したＩＣ素子実装回路装置の場合と基本的に同様の構
成を成している。すなわち、図６に図示した構成では、
感光性ドライフィルム７′の開口部7aを２段に形成する
ことにより、この開口部7aに、ＩＣ素子６の電極端子6a
面に設けた突起状バンプ6bを嵌合したとき、予め充填し
ておいたAgペースト８が食み出しても、径大化した開口
部7a′部にて吸収される構造を成している。
【００２６】また、図７に図示した構成においては、感
光性ドライフィルム７′の開口部7aを、嵌合する突起状
バンプ6bの径よりも大きく設定し、この開口部7aに嵌合
されたＩＣ素子６の電極端子6a面の突起状バンプ6bを回
路基板本体５の被接続部5bに接続するAgペースト８が、
前記開口部7a内に十分収容し、開口部7a外に食み出さな
い構造を成している。
光性ドライフィルム７′の開口部7aを、嵌合する突起状
バンプ6bの径よりも大きく設定し、この開口部7aに嵌合
されたＩＣ素子６の電極端子6a面の突起状バンプ6bを回
路基板本体５の被接続部5bに接続するAgペースト８が、
前記開口部7a内に十分収容し、開口部7a外に食み出さな
い構造を成している。
【００２７】さらに、図８はＩＣ素子実装回路装置の構
成において、放熱性の改善，向上を図ったものである。
すなわち、前記実施例１に例示したＩＣ素子実装回路装
置の場合と基本的に同様な構成を採りながら、絶縁体層
７とＩＣ素子６の電極端子6a面との間に、放熱用の金属
層11を配置した構成を採ったものである。なお、この構
成例の場合、前記放熱用の金属層11はＩＣ素子６の電極
端子6a対向面が開口し、電極端子6a面の突起状バンプ6b
が絶縁された形で挿通し得るようになっている。 前記
構成の各ＩＣ素子実装回路装置について、−30℃，30
分、25℃， 5分、75℃，30分のＴＣＴをそれぞれ行った
ところ、不良発生が認められず信頼性の高い回路機能を
呈した。また、前記ＩＣ素子実装回路装置の構成におい
ては、歩留まりよく、所要のＩＣ素子実装回路装置を形
成でき、特に図８の構成では、放熱性も良好で安定した
機能を呈することも確認し得た。
成において、放熱性の改善，向上を図ったものである。
すなわち、前記実施例１に例示したＩＣ素子実装回路装
置の場合と基本的に同様な構成を採りながら、絶縁体層
７とＩＣ素子６の電極端子6a面との間に、放熱用の金属
層11を配置した構成を採ったものである。なお、この構
成例の場合、前記放熱用の金属層11はＩＣ素子６の電極
端子6a対向面が開口し、電極端子6a面の突起状バンプ6b
が絶縁された形で挿通し得るようになっている。 前記
構成の各ＩＣ素子実装回路装置について、−30℃，30
分、25℃， 5分、75℃，30分のＴＣＴをそれぞれ行った
ところ、不良発生が認められず信頼性の高い回路機能を
呈した。また、前記ＩＣ素子実装回路装置の構成におい
ては、歩留まりよく、所要のＩＣ素子実装回路装置を形
成でき、特に図８の構成では、放熱性も良好で安定した
機能を呈することも確認し得た。
【００２８】なお、本発明は、前記例示に限定されるも
のでなく、発明の趣旨を逸脱しない範囲で、いろいろの
変形を採り得る。たとえば、多層型の樹脂系回路基板の
代わりに、厚膜型の回路基板を用いても、あるいはフリ
ップチップ型のＩＣ素子の代わりに、電極端子が片面側
に露出したパッケージ型のＩＣ素子を用いても、同様に
成し得る。
のでなく、発明の趣旨を逸脱しない範囲で、いろいろの
変形を採り得る。たとえば、多層型の樹脂系回路基板の
代わりに、厚膜型の回路基板を用いても、あるいはフリ
ップチップ型のＩＣ素子の代わりに、電極端子が片面側
に露出したパッケージ型のＩＣ素子を用いても、同様に
成し得る。
【００２９】
【発明の効果】以上説明したように、本発明に係るＩＣ
素子実装回路装置、およびＩＣ素子実装方法によれば、
ＩＣ素子の入出力電極端子部は、回路基板面の接続領域
面（接続パッド面）に、絶縁体層で互いに隔離，囲繞さ
れた形で、かつ導電性樹脂組成物の硬化により機械的に
接続された構成を採っている。そして、この実装，接続
部の構成おいては、回路基板（回路基板本体）およびＩ
Ｃ素子の熱膨張差によって生じる前記接続部の応力も容
易に吸収されるので、熱サイクルなどに対しても、高信
頼性を呈する。
素子実装回路装置、およびＩＣ素子実装方法によれば、
ＩＣ素子の入出力電極端子部は、回路基板面の接続領域
面（接続パッド面）に、絶縁体層で互いに隔離，囲繞さ
れた形で、かつ導電性樹脂組成物の硬化により機械的に
接続された構成を採っている。そして、この実装，接続
部の構成おいては、回路基板（回路基板本体）およびＩ
Ｃ素子の熱膨張差によって生じる前記接続部の応力も容
易に吸収されるので、熱サイクルなどに対しても、高信
頼性を呈する。
【００３０】また、前記接続部は絶縁体層で互いに隔
離，囲繞された構成を採っているので、従来のAgペース
トを用いたフリップチップの接続，実装の場合しばしば
起こったAgのマイグレーションの問題も全面的に回避し
得る。そして、これらの特長は、ワイヤボンディング接
続やＴＡＢ接続などの場合に比べて、コンパクト化し易
いこと、半田バンプによるフリップチップ接続の場合に
比べて、ＴＣＴで生じるクラックなどに起因する劣化を
解消し得ることなどと相俟って、実用上多くの利点をも
たらすものといえる。
離，囲繞された構成を採っているので、従来のAgペース
トを用いたフリップチップの接続，実装の場合しばしば
起こったAgのマイグレーションの問題も全面的に回避し
得る。そして、これらの特長は、ワイヤボンディング接
続やＴＡＢ接続などの場合に比べて、コンパクト化し易
いこと、半田バンプによるフリップチップ接続の場合に
比べて、ＴＣＴで生じるクラックなどに起因する劣化を
解消し得ることなどと相俟って、実用上多くの利点をも
たらすものといえる。
【図１】本発明に係るＩＣ素子実装回路装置の要部構成
例を示す断面図。
例を示す断面図。
【図２】本発明に係るＩＣ素子の実装方法の実施態様例
において、回路基板面に感光性ドライフィルムを貼着し
た状態を模式的に示す断面図。
において、回路基板面に感光性ドライフィルムを貼着し
た状態を模式的に示す断面図。
【図３】本発明に係るＩＣ素子の実装方法の実施態様例
において、貼着した感光性ドライフィルムをパターニン
グした状態を模式的に示す断面図。
において、貼着した感光性ドライフィルムをパターニン
グした状態を模式的に示す断面図。
【図４】本発明に係るＩＣ素子の実装方法の実施態様例
において、パターニングした回路基板面に導電性ペース
トをスキージ印刷する状態を模式的に示す断面図。
において、パターニングした回路基板面に導電性ペース
トをスキージ印刷する状態を模式的に示す断面図。
【図５】本発明に係るＩＣ素子の実装方法の実施態様例
において、スキージ印刷後、導電性ペースト面にＩＣ素
子の電極端子部を位置合わせ，配置する状態を模式的に
示す断面図。
において、スキージ印刷後、導電性ペースト面にＩＣ素
子の電極端子部を位置合わせ，配置する状態を模式的に
示す断面図。
【図６】本発明に係るＩＣ素子実装回路装置の他の要部
構成例を示す断面図。
構成例を示す断面図。
【図７】本発明に係るＩＣ素子実装回路装置の別の要部
構成例を示す断面図。
構成例を示す断面図。
【図８】本発明に係るＩＣ素子実装回路装置のさらに他
の要部構成例を示す断面図。
の要部構成例を示す断面図。
【図９】従来のワイヤボンディング接続によるＩＣ素子
実装回路装置の要部構成を示す断面図。
実装回路装置の要部構成を示す断面図。
【図１０】従来のＴＡＢ接続によるＩＣ素子実装回路装
置の要部構成を示す断面図。
置の要部構成を示す断面図。
【図１１】従来のフリップチップ接続によるＩＣ素子実
装回路装置の要部構成を示す断面図。
装回路装置の要部構成を示す断面図。
【図１２】従来のフリップチップ接続の変形によるＩＣ
素子実装回路装置の要部構成を示す断面図。
素子実装回路装置の要部構成を示す断面図。
１，５…回路基板（回路基板本体） 1a，5a…配線パ
ターン 1b…印刷バンプ ２，６…ＩＣ素子（ＩＣ
チップ） 2a，6a…電極端子（入出力端子） 2b，6b…バンプ ３…ボンディングワイヤ ４…Ｔ
ＡＢ素子 4a…ＴＡＢ素子リード 5b…被接続部
７…絶縁体層 ７′…感光性ドライフィルム 7a
…開口部 7a′…径大化開口部 ８…導電性材料層
（Agペーストなど） ９…メタルマスク １０…ス
キージ １１…放熱用金属層
ターン 1b…印刷バンプ ２，６…ＩＣ素子（ＩＣ
チップ） 2a，6a…電極端子（入出力端子） 2b，6b…バンプ ３…ボンディングワイヤ ４…Ｔ
ＡＢ素子 4a…ＴＡＢ素子リード 5b…被接続部
７…絶縁体層 ７′…感光性ドライフィルム 7a
…開口部 7a′…径大化開口部 ８…導電性材料層
（Agペーストなど） ９…メタルマスク １０…ス
キージ １１…放熱用金属層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 13/04
Claims (3)
- 【請求項１】 面実装型の回路基板本体と、 前記回路基板本体面に実装されたＩＣ素子と、 前記ＩＣ素子の電極端子に対応し電極端子部が嵌合する
開口部を備え、かつ回路基板本体の被接続部を露出させ
て、回路基板本体面に一体的に配置された絶縁体層と、 前記絶縁体層の開口部を充填し、嵌合したＩＣ素子の電
極端子部および回路基板本体の被接続部を接続する導電
性材料層とを具備して成ることを特徴とするＩＣ素子実
装回路装置。 - 【請求項２】 面実装型の回路基板面に、被実装接続部
を選択的に露出する開口部を備えた絶縁体層を配置する
工程と、 前記絶縁体層の開口部に導電性材料を充填する工程と、 前記導電性材料を充填した開口部へＩＣ素子の電極端子
部を対応させて位置決めして嵌合，装着する工程と、 前記充填した導電性材料を硬化させ、ＩＣ素子の電極端
子部を回路基板の被実装接続部に接続，固定する工程と
を具備して成ることを特徴とするＩＣ素子の実装方法。 - 【請求項３】 面実装型の回路基板面に感光性ドライフ
ィルムを張り合わせる工程と、 前記感光性ドライフィルムを選択露光，現像処理し、回
路基板面の被実装接続部が露出する開口部を形成する工
程と、 前記感光性ドライフィルムの開口部に導電性材料を充填
する工程と、 前記導電性材料を充填した開口部へ、ＩＣ素子の電極端
子部を対応させて位置決めして嵌合，装着する工程と、 前記充填した導電性材料を硬化させ、ＩＣ素子の電極端
子部を回路基板の被実装接続部に接続，固定する工程と
を具備して成ることを特徴とするＩＣ素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6015339A JPH07226421A (ja) | 1994-02-09 | 1994-02-09 | Ｉｃ素子実装回路装置およびｉｃ素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6015339A JPH07226421A (ja) | 1994-02-09 | 1994-02-09 | Ｉｃ素子実装回路装置およびｉｃ素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226421A true JPH07226421A (ja) | 1995-08-22 |
Family
ID=11886037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6015339A Withdrawn JPH07226421A (ja) | 1994-02-09 | 1994-02-09 | Ｉｃ素子実装回路装置およびｉｃ素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226421A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046215A (ja) * | 2001-07-27 | 2003-02-14 | Kyocera Corp | 電子素子付配線基板およびその製造方法 |
| JP2009266857A (ja) * | 2008-04-22 | 2009-11-12 | Tdk Corp | 電子部品、及び回路基板 |
| JP2012033765A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 電子機器 |
| WO2013088945A1 (ja) * | 2011-12-15 | 2013-06-20 | オムロン株式会社 | 接合部の構造及びその接合方法並びに電子部品 |
| US9412685B2 (en) | 2012-12-07 | 2016-08-09 | J-Devices Corporation | Semiconductor device and method of manufacturing the same |
| JP2019083234A (ja) * | 2017-10-27 | 2019-05-30 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2020113722A (ja) * | 2019-01-17 | 2020-07-27 | 日本特殊陶業株式会社 | パッケージ |
-
1994
- 1994-02-09 JP JP6015339A patent/JPH07226421A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046215A (ja) * | 2001-07-27 | 2003-02-14 | Kyocera Corp | 電子素子付配線基板およびその製造方法 |
| JP2009266857A (ja) * | 2008-04-22 | 2009-11-12 | Tdk Corp | 電子部品、及び回路基板 |
| JP2012033765A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 電子機器 |
| US8305765B2 (en) | 2010-07-30 | 2012-11-06 | Kabushiki Kaisha Toshiba | Electronic apparatus |
| WO2013088945A1 (ja) * | 2011-12-15 | 2013-06-20 | オムロン株式会社 | 接合部の構造及びその接合方法並びに電子部品 |
| US9412685B2 (en) | 2012-12-07 | 2016-08-09 | J-Devices Corporation | Semiconductor device and method of manufacturing the same |
| JP2019083234A (ja) * | 2017-10-27 | 2019-05-30 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2020113722A (ja) * | 2019-01-17 | 2020-07-27 | 日本特殊陶業株式会社 | パッケージ |
| US11551984B2 (en) | 2019-01-17 | 2023-01-10 | Ngk Spark Plug Co., Ltd. | Package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW533507B (en) | An electronic device an electronic device sealing method and an electronic device connecting method | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3057477B2 (ja) | 電子パッケージ及びその製造方法 | |
| JP2595909B2 (ja) | 半導体装置 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JPWO2001026155A1 (ja) | 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器 | |
| US5367765A (en) | Method of fabricating integrated circuit chip package | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| US6313533B1 (en) | Function element, substrate for mounting function element thereon, and method of connecting them to each other | |
| JPH07226421A (ja) | Ｉｃ素子実装回路装置およびｉｃ素子の実装方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH08330355A (ja) | 半導体装置 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3585806B2 (ja) | ピン付き配線基板 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JPH10163261A (ja) | 電子部品搭載用配線基板の製造方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JPH1022440A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |