JPH07230304A - Ｐｃシステムのデュアル制御方法 - Google Patents
Ｐｃシステムのデュアル制御方法Info
- Publication number
- JPH07230304A JPH07230304A JP6044799A JP4479994A JPH07230304A JP H07230304 A JPH07230304 A JP H07230304A JP 6044799 A JP6044799 A JP 6044799A JP 4479994 A JP4479994 A JP 4479994A JP H07230304 A JPH07230304 A JP H07230304A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- pcs
- program
- signal
- interrupt signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
て各タスクのプログラムを実行するＰＣのデュアルシス
テムにおいても、内部状態の一致性を常に確保すること
を目的とする。 【構成】 割り込み信号により複数のタスクを切り替え
て前記各タスクのプログラムを実行するＰＣのデュアル
システムにおいて、前記プログラム実行時に前記各ＰＣ
からプログラムに従って同期指令信号を出し、前記全Ｐ
Ｃからの同期指令が出されたことを確認して前記各ＰＣ
に同期完了信号を返し、前記各ＰＣへの共通割り込み信
号が存在している場合には、前記同期完了信号と同期し
て前記各ＰＣに割り込み信号を発生させる。
Description
コントローラ（以下、ＰＣと略す）を用いたＰＣシステ
ムにおけるデュアル制御方法に関する。
グラムを二台のＰＣに格納し二台のＰＣを並列に運転す
ることにより、片方のＰＣに故障が発生した場合でもも
う一方のＰＣで運転を継続することによりシステムの信
頼性を高めるＰＣシステムである。デュアルシステムの
並列運転においては、一台のＰＣの故障時に継続運転を
確実に保証するためには、常に二台のＰＣの内部状態を
一致させておく必要がある。このため、従来技術では、
並列運転開始時に二台のＰＣ間の内部状態を一致さると
ともに、並列運転実行時には同一の入力データを二台の
ＰＣに同時に取り込みプログラムを実行させる方法が一
般に採用されていた。
は、割り込み信号により複数のタスクを切り替えて前記
各タスクのプログラムを実行するＰＣにおいては、二台
のＰＣ間のＣＰＵクロックの微妙な差異による割り込み
受付タイミングの不一致によりタスク切り替えの同期性
が確保できないため、二台のＰＣの内部状態の一致性を
常に確保することができなかった。そこで本発明は、こ
のような問題を解決し、割り込み信号により複数のタス
クを切り替えて前記各タスクのプログラムを実行するＰ
Ｃにおいても、内部状態の一致性を常に確保することを
目的とする。
め、本発明では、割り込み信号により複数のタスクを切
り替えて前記各タスクのプログラムを実行するＰＣのデ
ュアルシステムにおいて、前記プログラム実行時に前記
各ＰＣからプログラムに従って同期指令信号を出し、前
記全ＰＣからの同期指令が出されたことを確認して前記
各ＰＣに同期完了信号を返し、前記各ＰＣへの共通割り
込み信号が存在している場合には、前記同期完了信号と
同期して前記各ＰＣに割り込み信号を発生させるもので
ある。
信号に対して同期が取られるとともにその同期完了信号
と同期して二台のＰＣに対して同じ割り込みが発生でき
るので、割り込み信号によるタスク切り替えの同期性が
保証される。これにより、二台のＰＣ間の内部状態の一
致性が常に確保される。
る。図１は本発明によるデュアルシステムの構成例で
１、２はデュアルシステムを構成する二台のＰＣを示し
ており、３、４は各ＰＣに格納されているプログラムを
実行するＣＰＵを示している。二台のＰＣの各ＣＰＵ
は、プログラムを実行するとともに、プログラムに指定
されたタイミングで同期制御装置５に対して同期指令
６、７を出力する。同期制御装置５は、二台のＰＣから
の同期指令信号６、７を受信し、二台のＰＣからの同期
指令信号６、７が揃ったことを確認して同期完了信号
８、９を返すとともに、共通割り込み信号１２が存在し
ていれば、同期完了信号と同期して二台のＰＣに対して
同じ割り込み信号１０、１１を発生させる。図２はデュ
アルシステムの同期制御動作タイミングチャートであ
る。二台のＰＣは図２の６、７に示すようにプログラム
で決められた間隔で同期実行指令を出力し、同期完了信
号を待つ。同期制御装置５は、図２の８、９に示すよう
に二台のＰＣからの同期指令６、７が両方とも出力され
た時点で各ＰＣに対して同期完了信号８、９を返す。こ
の時、図２の共通割り込み信号１２が存在していれば、
図２の１０、１１に示すように同期完了信号８、９に同
期して二台のＰＣに対して割り込み信号１０、１１を発
生させる。このように、二台のＰＣへの割り込み信号は
同期完了信号８、９に同期して発生するため、割り込み
によるタスク切り替えの同期性が保証され、二台のＰＣ
の内部状態の一致性が常に確保される。なお、同期指令
信号と同期完了信号の具体的な実施例を挙げると、各Ｃ
ＰＵの同期指令信号はメモリまたは入力ポートからの読
み出し命令により実現でき、同期完了信号は前記読み出
し命令に対する読み出し完了信号により実現できる。一
般的なＣＰＵでは、通常、前記読み出し命令は基本命令
として準備されており高速に実行可能であり、前記読み
出し命令に応答する簡単な同期制御装置で高速な同期動
作を実現でき、オーバヘッドの小さいデュアルシステム
を実現することが可能である。また、同期指令信号の間
隔は、割り込み応答速度を考慮して任意に決定すること
が可能である。
り込み信号により複数のタスクを切り替えて各タスクの
プログラムを実行するＰＣのデュアルシステムにおい
て、簡単な同期制御装置により、割り込み信号による各
ＰＣのタスク切り替えの同期性を保証する高速な同期制
御が可能なＰＣのデュアルシステムを実現することが可
能である。
ャート
Claims (1)
- 【請求項１】 割り込み信号により複数のタスクを切り
替えて前記各タスクのプログラムを実行するＰＣのデュ
アルシステムにおいて、前記プログラム実行時に前記各
ＰＣからプログラムに従って同期指令信号を出し、前記
全ＰＣからの同期指令が出されたことを確認して前記各
ＰＣに同期完了信号を返し、前記各ＰＣへの共通割り込
み信号が存在している場合には、前記同期完了信号と同
期して前記各ＰＣに割り込み信号を発生させることを特
徴とするＰＣシステムのデュアル制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044799A JPH07230304A (ja) | 1994-02-18 | 1994-02-18 | Ｐｃシステムのデュアル制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044799A JPH07230304A (ja) | 1994-02-18 | 1994-02-18 | Ｐｃシステムのデュアル制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07230304A true JPH07230304A (ja) | 1995-08-29 |
Family
ID=12701479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6044799A Pending JPH07230304A (ja) | 1994-02-18 | 1994-02-18 | Ｐｃシステムのデュアル制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07230304A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002109295A (ja) * | 2000-09-28 | 2002-04-12 | Visual Japan Inc | Ｐｏｓシステム、ｐｏｓサーバ、店端末、販売管理方法、及び記録媒体 |
| JP2008135027A (ja) * | 1996-12-13 | 2008-06-12 | Emerson Process Management Power & Water Solutions Inc | 完全リダンダントの、ワークステーションに基づく分散処理制御システムにおけるドロップ |
-
1994
- 1994-02-18 JP JP6044799A patent/JPH07230304A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135027A (ja) * | 1996-12-13 | 2008-06-12 | Emerson Process Management Power & Water Solutions Inc | 完全リダンダントの、ワークステーションに基づく分散処理制御システムにおけるドロップ |
| JP2002109295A (ja) * | 2000-09-28 | 2002-04-12 | Visual Japan Inc | Ｐｏｓシステム、ｐｏｓサーバ、店端末、販売管理方法、及び記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06508229A (ja) | 割込み駆動型個別クロック方式によるフォールトトレラントプロセッサの同期化 | |
| JPS60256860A (ja) | 論理集積回路 | |
| JP2003036101A (ja) | 冗長化コントローラ | |
| EP0378071A2 (en) | Multiprocessor controller having shared control store | |
| JP2003029809A (ja) | Ｃｐｕユニット並びにプログラマブルコントローラ | |
| EP1489521B1 (en) | Access of two synchronous busses with asynchronous clocks to a synchronous single port ram | |
| JPS6315628B2 (ja) | ||
| JP3308813B2 (ja) | プログラマブルコントローラ | |
| JP2585708B2 (ja) | プログラマブルコントローラ | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH06214606A (ja) | 二重化ｐｃシステムにおける入出力方法 | |
| JP2544015B2 (ja) | マイクロプログラム処理装置 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPH04112389A (ja) | データフロー型プロセッサ制御方式 | |
| JPS6368955A (ja) | 入出力制御装置 | |
| JPS6148188B2 (ja) | ||
| JPS63167933A (ja) | インタプリタにおけるサブプログラム呼出し方式 | |
| JP2001100804A (ja) | サーボ制御装置 | |
| JPH05257901A (ja) | マイクロプロセッサ同期方式 | |
| JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 | |
| JPH04100111A (ja) | プログラマブルコントローラのスキャン間共有データ管理方法 | |
| JPH02245826A (ja) | 命令制御装置 | |
| JPH03269613A (ja) | 外部記憶装置の多重記録方式 | |
| JPH03257565A (ja) | 並行処理マイクロプロセッサ | |
| JPS6072055A (ja) | プログラマブルコントロ−ラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Effective date: 20040427 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040628 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |