JPH07231255A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH07231255A JPH07231255A JP2160794A JP2160794A JPH07231255A JP H07231255 A JPH07231255 A JP H07231255A JP 2160794 A JP2160794 A JP 2160794A JP 2160794 A JP2160794 A JP 2160794A JP H07231255 A JPH07231255 A JP H07231255A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- comparator
- input terminal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換器の参照電圧発生回路の電源電圧
が変動に影響されない回路に関する。 【構成】 参照電圧発生回路の出力を比較器の一方の入
力端子に接続し、他方の入力端子にアンプの出力を接続
し、前記比較器の出力を制御部に入力するように構成さ
れ、前記比較器の出力レベルに応じて前記制御部に割り
込み信号を出力し、前記アンプの出力をＡ／Ｄ変換する
電圧加算形Ａ／Ｄ変換器において、前記電源を抵抗とツ
ェナーダイオードを介してアースに接続した基準電圧発
生回路の出力をゲイン調整用比較器の一方の入力端子に
接続すると共に他方の入力端子に前記分圧抵抗の出力を
接続し、前記ゲイン調整用比較器の出力を、前記アンプ
のゲイン調整部に接続するように構成される。
が変動に影響されない回路に関する。 【構成】 参照電圧発生回路の出力を比較器の一方の入
力端子に接続し、他方の入力端子にアンプの出力を接続
し、前記比較器の出力を制御部に入力するように構成さ
れ、前記比較器の出力レベルに応じて前記制御部に割り
込み信号を出力し、前記アンプの出力をＡ／Ｄ変換する
電圧加算形Ａ／Ｄ変換器において、前記電源を抵抗とツ
ェナーダイオードを介してアースに接続した基準電圧発
生回路の出力をゲイン調整用比較器の一方の入力端子に
接続すると共に他方の入力端子に前記分圧抵抗の出力を
接続し、前記ゲイン調整用比較器の出力を、前記アンプ
のゲイン調整部に接続するように構成される。
Description
【０００１】
【産業上の利用分野】本発明はアナログの入力信号をデ
ジタル信号に変換するＡ／Ｄ変換器に関し、より詳細に
は、参照電圧発生回路の電源電圧が変動に影響されない
回路に関する。
ジタル信号に変換するＡ／Ｄ変換器に関し、より詳細に
は、参照電圧発生回路の電源電圧が変動に影響されない
回路に関する。
【０００２】
【従来の技術】従来のＡ／Ｄ変換器は、図２に示すよう
に比較器１９の入力端子２１に入力されたアナログ信号
Ｖｉと、入力端子２０に入力された電圧Ｖａとを比較
し、この比較結果を制御部１に入力し、切換回路３の可
動端子43を制御部１からの切換信号によって一定時間ご
とに切り換え、前記切換回路３の入力端子に、抵抗１４
〜１８によって分圧した電圧を印加すると共に前記切換
回路３の出力端子43に一定時間ごとに前記それぞれの抵
抗によって分圧した電圧が出力され、これによって切換
器３からの出力端子43の出力Ｖａを０Ｖ〜５Ｖに向かっ
て階段状に上昇させる。比較器19は端子21のアナログ入
力Ｖi と前記切換器3 からの出力端子43の出力Ｖa の大
きさを比較し、前記切換器3 からの出力端子43のの出力
Ｖａを前記制御部からの出力データの例えば、００〜Ｆ
ＦのバイナリコードによるＩ／Ｏ２の切換制御信号によ
って切り換えて０Ｖ〜５Ｖに向かって階段状に上昇させ
る。しかしながら上述した参照電圧発生回路から発生す
る参照電圧が、例えば、電源電圧の変動によって変動す
るような場合は入力されたアナログ信号レベルが一定で
あるにもかかわらず前記参照電圧との差の分だけＡ／Ｄ
変換された出力が変動し、このためにプラズマディスプ
レイ装置の画像のコントラスト・ブライト等が変動を被
り不安定になるという問題を有していた。
に比較器１９の入力端子２１に入力されたアナログ信号
Ｖｉと、入力端子２０に入力された電圧Ｖａとを比較
し、この比較結果を制御部１に入力し、切換回路３の可
動端子43を制御部１からの切換信号によって一定時間ご
とに切り換え、前記切換回路３の入力端子に、抵抗１４
〜１８によって分圧した電圧を印加すると共に前記切換
回路３の出力端子43に一定時間ごとに前記それぞれの抵
抗によって分圧した電圧が出力され、これによって切換
器３からの出力端子43の出力Ｖａを０Ｖ〜５Ｖに向かっ
て階段状に上昇させる。比較器19は端子21のアナログ入
力Ｖi と前記切換器3 からの出力端子43の出力Ｖa の大
きさを比較し、前記切換器3 からの出力端子43のの出力
Ｖａを前記制御部からの出力データの例えば、００〜Ｆ
ＦのバイナリコードによるＩ／Ｏ２の切換制御信号によ
って切り換えて０Ｖ〜５Ｖに向かって階段状に上昇させ
る。しかしながら上述した参照電圧発生回路から発生す
る参照電圧が、例えば、電源電圧の変動によって変動す
るような場合は入力されたアナログ信号レベルが一定で
あるにもかかわらず前記参照電圧との差の分だけＡ／Ｄ
変換された出力が変動し、このためにプラズマディスプ
レイ装置の画像のコントラスト・ブライト等が変動を被
り不安定になるという問題を有していた。
【０００３】
【発明が解決しようとする課題】上記のように、参照電
圧発生回路が、その電源に直結されている基準電圧印加
端子に接続された単独の抵抗網等で構成されている場合
は、基準電圧印加端子に印加される電源電圧が変動する
と、比較すべき参照電圧も変化してしまうという問題を
有していたので、本発明においては基準電圧印加端子に
印加される電源電圧が変動し、このために参照電圧が変
動してもＡ／Ｄ変換した出力が変動することのない回路
を提供することにある。
圧発生回路が、その電源に直結されている基準電圧印加
端子に接続された単独の抵抗網等で構成されている場合
は、基準電圧印加端子に印加される電源電圧が変動する
と、比較すべき参照電圧も変化してしまうという問題を
有していたので、本発明においては基準電圧印加端子に
印加される電源電圧が変動し、このために参照電圧が変
動してもＡ／Ｄ変換した出力が変動することのない回路
を提供することにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、電源とアース間に接続した分圧抵抗からな
る参照電圧発生回路の出力を比較器の一方の入力端子に
接続し、他方の入力端子にアンプの出力を接続し、前記
比較器の出力を制御部に入力するように構成され、前記
比較器の出力レベルに応じて前記制御部に割り込み信号
を出力し、前記アンプの出力をＡ／Ｄ変換する電圧加算
形Ａ／Ｄ変換器において、前記電源を抵抗とツェナーダ
イオードを介してアースに接続した基準電圧発生回路の
出力をゲイン調整用比較器の一方の入力端子に接続する
と共に他方の入力端子に前記分圧抵抗の出力を接続し、
前記ゲイン調整用比較器の出力を、前記アンプのゲイン
調整部に接続するように構成され、前記分圧抵抗の出力
の変動したレベルを前記アンプのゲイン調整部に帰還さ
せて前記アンプのゲインを調整するようにしたことを特
徴とする。
決するため、電源とアース間に接続した分圧抵抗からな
る参照電圧発生回路の出力を比較器の一方の入力端子に
接続し、他方の入力端子にアンプの出力を接続し、前記
比較器の出力を制御部に入力するように構成され、前記
比較器の出力レベルに応じて前記制御部に割り込み信号
を出力し、前記アンプの出力をＡ／Ｄ変換する電圧加算
形Ａ／Ｄ変換器において、前記電源を抵抗とツェナーダ
イオードを介してアースに接続した基準電圧発生回路の
出力をゲイン調整用比較器の一方の入力端子に接続する
と共に他方の入力端子に前記分圧抵抗の出力を接続し、
前記ゲイン調整用比較器の出力を、前記アンプのゲイン
調整部に接続するように構成され、前記分圧抵抗の出力
の変動したレベルを前記アンプのゲイン調整部に帰還さ
せて前記アンプのゲインを調整するようにしたことを特
徴とする。
【０００５】
【作用】以上のように構成したので、本発明によるＡ／
Ｄ変換器においては、前記コントラスト調整回路37の入
力端子41には、コントラスト調整ボリューム（図示せ
ぬ）からのコントラスト設定電圧が入力され、前記輝度
調整回路38の入力端子42には、輝度調整ボリューム（図
示せぬ）からの輝度設定電圧が入力されているので、前
記比較器34の出力レベルに応じた電圧が、前記コントラ
スト調整回路37と輝度調整回路38の制御端子41、42に入
力され、これによって電源電圧が変動した分だけ前記ア
ンプ22のゲインを調整する。
Ｄ変換器においては、前記コントラスト調整回路37の入
力端子41には、コントラスト調整ボリューム（図示せ
ぬ）からのコントラスト設定電圧が入力され、前記輝度
調整回路38の入力端子42には、輝度調整ボリューム（図
示せぬ）からの輝度設定電圧が入力されているので、前
記比較器34の出力レベルに応じた電圧が、前記コントラ
スト調整回路37と輝度調整回路38の制御端子41、42に入
力され、これによって電源電圧が変動した分だけ前記ア
ンプ22のゲインを調整する。
【０００６】
【実施例】以下図に基づいて本発明によるＡ／Ｄ変換器
の一実施例を詳細に説明する。第１図は、前述したＡ／
Ｄ変換器の概略ブロック図で、図において制御部１に接
続したＩ／Ｏポート２から出力される切換信号によって
切換器３の可動端子４を切り換え、前記切換器３の端子
４、５、６、７に参照電圧発生回路８からの参照電圧出
力端子９、１０、１１、１２をそれぞれ接続し、前記参
照電圧発生回路８の電源電圧印加端子１３とアース間に
印加される電圧レベルを抵抗１４、１５、１６、１７、
１８によって分圧し、前記分圧したそれぞれの値に応じ
た参照電圧を得て前記参照電圧出力端子９、１０、１
１、１２に出力し、比較器１９の入力端子２０に前記切
換器３の可動端子４を介し、これによって前記参照電圧
発生回路８からの参照出力電圧を印加すると共に入力端
子２１に入力信号を増幅するアンプ２２の入力信号２３
を入力し、前記入力端子２０と入力端子２１との電圧差
に応じた電圧を出力するようにし、補正回路30の出力端
子31の一端をツェナーダイオード32を介してアースに接
続し、他端を抵抗33を介して電源に接続する。前記出力
を比較器34の一方の入力端子35に接続し、他方の入力端
子36に前記参照電圧発生回路８の出力端子12を接続し、
前記比較器34の出力をアンプ22のコントラスト調整回路
37と輝度調整回路38の制御端子39、40に入力し、前記コ
ントラスト調整回路37の入力端子41にコントラスト調整
ボリューム（図示せぬ）からのコントラスト設定電圧を
入力し、前記輝度調整回路38の入力端子42に輝度調整ボ
リューム（図示せぬ）からの輝度設定電圧が入力し、前
記比較器34の出力レベルに応じた電圧を前記コントラス
ト調整回路37と輝度調整回路38の制御端子39、40に入力
するように構成する。
の一実施例を詳細に説明する。第１図は、前述したＡ／
Ｄ変換器の概略ブロック図で、図において制御部１に接
続したＩ／Ｏポート２から出力される切換信号によって
切換器３の可動端子４を切り換え、前記切換器３の端子
４、５、６、７に参照電圧発生回路８からの参照電圧出
力端子９、１０、１１、１２をそれぞれ接続し、前記参
照電圧発生回路８の電源電圧印加端子１３とアース間に
印加される電圧レベルを抵抗１４、１５、１６、１７、
１８によって分圧し、前記分圧したそれぞれの値に応じ
た参照電圧を得て前記参照電圧出力端子９、１０、１
１、１２に出力し、比較器１９の入力端子２０に前記切
換器３の可動端子４を介し、これによって前記参照電圧
発生回路８からの参照出力電圧を印加すると共に入力端
子２１に入力信号を増幅するアンプ２２の入力信号２３
を入力し、前記入力端子２０と入力端子２１との電圧差
に応じた電圧を出力するようにし、補正回路30の出力端
子31の一端をツェナーダイオード32を介してアースに接
続し、他端を抵抗33を介して電源に接続する。前記出力
を比較器34の一方の入力端子35に接続し、他方の入力端
子36に前記参照電圧発生回路８の出力端子12を接続し、
前記比較器34の出力をアンプ22のコントラスト調整回路
37と輝度調整回路38の制御端子39、40に入力し、前記コ
ントラスト調整回路37の入力端子41にコントラスト調整
ボリューム（図示せぬ）からのコントラスト設定電圧を
入力し、前記輝度調整回路38の入力端子42に輝度調整ボ
リューム（図示せぬ）からの輝度設定電圧が入力し、前
記比較器34の出力レベルに応じた電圧を前記コントラス
ト調整回路37と輝度調整回路38の制御端子39、40に入力
するように構成する。
【０００７】次に本発明によるＡ／Ｄ変換器の動作を同
図によって説明する。補正回路30の出力端子31の一端は
ツェナーダイオード32を介してアースに接続され、他端
は抵抗33を介して電源に接続されているので、前記ツェ
ナーダイオード32によってその出力電圧は電源電圧にか
かわらず一定である。この出力を比較器34の参照電圧入
力端子35に接続し、例えば、前記比較器34の入力端子36
の電圧が電源電圧の変動によって低くなった場合におい
ては、その低下した分に応じて前記比較器34の出力は”
Ｌ”になり、この出力をアンプ22のコントラスト調整回
路37と輝度調整回路38の制御端子39、40に入力する。前
記コントラスト調整回路37の入力端子41には、コントラ
スト調整ボリューム（図示せぬ）からのコントラスト設
定電圧が入力され、前記輝度調整回路38の入力端子42に
は、輝度調整ボリューム（図示せぬ）からの輝度設定電
圧が入力されているので、前記比較器34の出力レベルに
応じた電圧が、前記コントラスト調整回路37と輝度調整
回路38の制御端子41、42に入力され、前記アンプ22のゲ
インを高くするように調整する。これによって電源電圧
が低くなったためのアンプ22の出力の低下した分を補正
する。
図によって説明する。補正回路30の出力端子31の一端は
ツェナーダイオード32を介してアースに接続され、他端
は抵抗33を介して電源に接続されているので、前記ツェ
ナーダイオード32によってその出力電圧は電源電圧にか
かわらず一定である。この出力を比較器34の参照電圧入
力端子35に接続し、例えば、前記比較器34の入力端子36
の電圧が電源電圧の変動によって低くなった場合におい
ては、その低下した分に応じて前記比較器34の出力は”
Ｌ”になり、この出力をアンプ22のコントラスト調整回
路37と輝度調整回路38の制御端子39、40に入力する。前
記コントラスト調整回路37の入力端子41には、コントラ
スト調整ボリューム（図示せぬ）からのコントラスト設
定電圧が入力され、前記輝度調整回路38の入力端子42に
は、輝度調整ボリューム（図示せぬ）からの輝度設定電
圧が入力されているので、前記比較器34の出力レベルに
応じた電圧が、前記コントラスト調整回路37と輝度調整
回路38の制御端子41、42に入力され、前記アンプ22のゲ
インを高くするように調整する。これによって電源電圧
が低くなったためのアンプ22の出力の低下した分を補正
する。
【０００８】
【発明の効果】以上に説明したように、本発明によるＡ
／Ｄ変換器の比較器の補正回路30の出力端子31の一端を
ツェナーダイオード32によって、その出力電圧を電源電
圧にかかわらず一定に保ち、この出力を前記比較器34の
参照電圧入力端子35に接続するように構成したので、前
記比較器34の入力36が電源電圧の変動によって変動した
場合においても前記比較器34の出力が、その変動した分
を補正するようにアンプ22のゲイン部に入力されるよう
に作用するので、電源電圧の変動に影響されない安定し
たＡ／Ｄ変換器の出力を得ることができる。
／Ｄ変換器の比較器の補正回路30の出力端子31の一端を
ツェナーダイオード32によって、その出力電圧を電源電
圧にかかわらず一定に保ち、この出力を前記比較器34の
参照電圧入力端子35に接続するように構成したので、前
記比較器34の入力36が電源電圧の変動によって変動した
場合においても前記比較器34の出力が、その変動した分
を補正するようにアンプ22のゲイン部に入力されるよう
に作用するので、電源電圧の変動に影響されない安定し
たＡ／Ｄ変換器の出力を得ることができる。
【図１】本発明によるＡ／Ｄ変換器のブロック図であ
る。
る。
【図２】従来のＡ／Ｄ変換器のブロック図である。
１ 制御部 ２ Ｉ／Ｏ ３ 切換器 ４ 端子 ５ 端子 ６ 端子 ７ 端子
Claims (1)
- 【請求項１】 電源とアース間に接続した分圧抵抗から
なる参照電圧発生回路の出力を比較器の一方の入力端子
に接続し、他方の入力端子にアンプの出力を接続し、前
記比較器の出力を制御部に入力するように構成され、前
記比較器の出力レベルに応じて前記制御部に割り込み信
号を出力し、前記アンプの出力をＡ／Ｄ変換する電圧加
算形Ａ／Ｄ変換器において、前記電源を抵抗とツェナー
ダイオードを介してアースに接続した基準電圧発生回路
の出力をゲイン調整用比較器の一方の入力端子に接続す
ると共に他方の入力端子に前記分圧抵抗の出力を接続
し、前記ゲイン調整用比較器の出力を、前記アンプのゲ
イン調整部に接続するように構成され、前記分圧抵抗の
出力の変動したレベルを前記アンプのゲイン調整部に帰
還させて前記アンプのゲインを調整するようにしたこと
を特徴とするＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160794A JPH07231255A (ja) | 1994-02-18 | 1994-02-18 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160794A JPH07231255A (ja) | 1994-02-18 | 1994-02-18 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231255A true JPH07231255A (ja) | 1995-08-29 |
Family
ID=12059731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160794A Pending JPH07231255A (ja) | 1994-02-18 | 1994-02-18 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0982709A1 (en) * | 1998-08-24 | 2000-03-01 | Alps Electric Co., Ltd. | Liquid crystal display with contrast adjustment |
-
1994
- 1994-02-18 JP JP2160794A patent/JPH07231255A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0982709A1 (en) * | 1998-08-24 | 2000-03-01 | Alps Electric Co., Ltd. | Liquid crystal display with contrast adjustment |
| US6989809B1 (en) | 1998-08-24 | 2006-01-24 | Alps Electric Co., Ltd. | Liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| US6710584B2 (en) | Series regulator | |
| JP3363980B2 (ja) | 出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路 | |
| JPH07231255A (ja) | Ａ／ｄ変換器 | |
| US5298868A (en) | Gain control amplifier | |
| EP0443250A2 (en) | A general purpose low cost digital amplitude regulator | |
| JP3111172B2 (ja) | 安定化電源回路 | |
| US4549255A (en) | DC-To-DC conversion circuit with shared regulation of outputs | |
| US11495185B2 (en) | Voltage regulating circuit, voltage regulating method and display device | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| JPH10135828A (ja) | Ａ／ｄ変換装置 | |
| JP3225729B2 (ja) | Ｄ／ａ変換器のゲイン調整回路 | |
| JPH063446Y2 (ja) | 複数電源による並列運転装置 | |
| KR920004818Y1 (ko) | 사운드 출력의 리니어 콘트롤 회로 | |
| KR100480562B1 (ko) | 디지탈-아날로그변환장치의풀스케일전류조정회로 | |
| JP3454642B2 (ja) | 信号選択出力回路 | |
| JP3545239B2 (ja) | 電子ボリューム回路 | |
| KR970004610B1 (ko) | 모니터의 화면 밝기 조절 회로 | |
| JPH0595238A (ja) | 自動利得制御回路 | |
| KR0144514B1 (ko) | 서브 휘도 조절회로 | |
| JP3211140B2 (ja) | 電圧供給回路 | |
| JP2905671B2 (ja) | 安定化電源回路 | |
| JP2864758B2 (ja) | 加入者回路の給電定電流値設定回路 |