JPH07231475A - Rising synchronization method between processors and its synchronization device - Google Patents

Rising synchronization method between processors and its synchronization device

Info

Publication number
JPH07231475A
JPH07231475A JP6020555A JP2055594A JPH07231475A JP H07231475 A JPH07231475 A JP H07231475A JP 6020555 A JP6020555 A JP 6020555A JP 2055594 A JP2055594 A JP 2055594A JP H07231475 A JPH07231475 A JP H07231475A
Authority
JP
Japan
Prior art keywords
processors
processor
completed
rising
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6020555A
Other languages
Japanese (ja)
Inventor
Kazuto Terada
和人 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Kansai Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Kansai Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Kansai Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP6020555A priority Critical patent/JPH07231475A/en
Publication of JPH07231475A publication Critical patent/JPH07231475A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 複数のプロセッサを備えた電子機器における
プロセッサ間の立ち上がり同期方法及びその装置に関
し、上記電子機器において発生するプロセッサ間の立ち
上がりのタイムラグを解消するようにしたプロセッサ間
の立ち上がり同期方法及びその装置を提供することを目
的とする。 【構成】 上記電子機器において、各プロセッサP
mが、他のプロセッサPnに対して自らの初期設定が完了
した旨を設定完了通知手段11で通知する一方、他のプ
ロセッサPn における初期設定が完了しているか否かを
判定手段12で確認した後、以後の処理動作を開始する
構成とする。
(57) [Abstract] [PROBLEMS] To provide a method for synchronizing the rising edges of processors in an electronic device having a plurality of processors, and an apparatus therefor. An object of the present invention is to provide a rising edge synchronization method and an apparatus thereof. [Structure] In the above electronic device, each processor P
While m notifies the other processors P n that the initialization has been completed by the setting completion notifying means 11, the determining means 12 determines whether the other processors P n have completed the initial settings. After the confirmation, the subsequent processing operation is started.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は複数のプロセッサを備え
た電子機器におけるプロセッサ間の立ち上がり同期方法
及びその装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rising edge synchronization method between processors in an electronic device having a plurality of processors and its apparatus.

【0002】[0002]

【従来の技術】電子機器には、コードレス電話のように
複数のプロセッサを備えるものがある。
2. Description of the Related Art Some electronic devices, such as cordless telephones, have a plurality of processors.

【0003】図3は上記コードレス電話と交換機との関
係を示すブロック図であり、図4は該コードレス電話の
各プロセッサの立ち上がり手順を示すフロー図である。
図3に示すように、コードレス電話50は電話回線に接
続し、定位置に設置される親機51と、該親機51より
離れた位置で無線によるデータの授受が可能な子機52
とよりなる。上記親機51には交換機αとの間のデータ
の授受に関する処理を行う第一のプロセッサPm と、該
第一のプロセッサPm の処理に基づいて子機52との間
で無線による送受信に関する処理を行う第二のプロセッ
サPn とが搭載されている。
FIG. 3 is a block diagram showing the relationship between the cordless telephone and the exchange, and FIG. 4 is a flow chart showing the starting procedure of each processor of the cordless telephone.
As shown in FIG. 3, a cordless telephone 50 is connected to a telephone line, and a base unit 51 installed at a fixed position and a handset 52 capable of wirelessly transmitting and receiving data at a position distant from the base unit 51.
And consists of. The master unit 51 performs wireless data transmission / reception between the first processor P m that performs a process related to data exchange with the exchange α, and the slave unit 52 based on the process of the first processor P m. A second processor P n for processing is mounted.

【0004】このようなコードレス電話50に対して交
換機αを通じて電源を投入したときには、上記第一及び
第二のプロセッサPm ,Pn は、図4に示すように、例
えばメモリの読み書きやLED等の表示機能を起動させ
る等の初期設定を行う立ち上がり処理が各々独立して実
行され(S10)、該立ち上がり処理が完了した後に、
以降の処理手順が行われる。
When power is supplied to the cordless telephone 50 through the exchange α, the first and second processors P m and P n are, for example, as shown in FIG. The rising process for performing the initial setting such as activating the display function of is independently executed (S10), and after the rising process is completed,
The subsequent processing procedure is performed.

【0005】尚、上記電源投入には上記コードレス電話
設置時の電源投入はもちろん、発着信処理、あるいは通
話処理中に上記プロセッサPm ,Pn のいずれかにエラ
ーが発生したときに交換機が該プロセッサPm ,Pn
リセットする目的で電源を一時的にOFFとして再投入
する場合も含む。
The power is turned on not only when the cordless telephone is installed, but also when an error occurs in any of the processors P m and P n during call processing or call processing. This also includes the case where the power is temporarily turned off and then turned on again for the purpose of resetting the processors P m and P n .

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記構
成によれば、初期設定の内容が第一のプロセッサPm
第二のプロセッサPn とで異なるところから、一方のプ
ロセッサにおいては立ち上がり処理が完了しているにも
関わらず、他方のプロセッサにおいては未だ完了してい
ない状態が生じる場合があり、かかる状態においては例
えば下記のような不都合が生じる。
However, according to the above configuration, since the contents of the initial setting differ between the first processor P m and the second processor P n , the start-up process is completed in one of the processors. However, there is a case where the other processor still has a state that has not been completed, and in such a state, for example, the following inconvenience occurs.

【0007】すなわち、上記電源の投入後、上記第一の
プロセッサPm の初期設定だけが完了し、第二のプロセ
ッサPn の初期設定が未だ完了していない状態で発呼要
求が交換機αを介してあったとき、該第一のプロセッサ
m は第2のプロセッサPnに対して子機52に発呼要
求信号(有意データ)を送るように通知するが、第二の
プロセッサPn の立ち上がり処理が未完了のために該発
呼要求信号を受け付けることができない。そこで第1の
プロセッサPm は交換機αに対して応答がないので接続
できない旨のエラー信号を返し、着信ができなくなる。
従って交換機αは一旦電源をOFFにして2つのプロセ
ッサPm ,Pn にリセットをかけるが、上記発呼要求を
出した通信機器60は再びダイヤルをして発呼要求を出
さない限り着信できないことになる。
That is, after the power is turned on, only the initialization of the first processor P m is completed, and the initialization of the second processor P n is not yet completed. when that had over, the processor P m of the first will be notified to send a call request signal (significant data) to the slave unit 52 to the second processor P n, the second processor P n The call request signal cannot be received because the rising process is not completed. Therefore, since the first processor P m does not respond to the exchange α, it returns an error signal indicating that the connection cannot be established, and the incoming call cannot be made.
Therefore, the exchange α once turns off the power and resets the two processors P m and P n , but the communication device 60 that issued the call request cannot receive the call unless the call request is issued again by dialing again. become.

【0008】逆にコードレス電話50より発呼する場合
においても上記プロセッサPm ,P n の一方の立ち上が
り処理が完了しない状態では、相手先からの応答は無
く、再度子機52の操作を行う必要がある等の煩雑な手
順を繰り返さねばならない。
Conversely, when making a call from the cordless telephone 50
Also in the processor Pm, P nOne of the
If the processing is not completed, there is no response from the other party.
And it is necessary to perform the operation of the child device 52 again.
You have to repeat the order.

【0009】本発明は上記従来の事情に鑑みて提案され
たものであって、複数のプロセッサを備える電子機器に
おいて発生するプロセッサ間の立ち上がりのタイムラグ
を解消するようにしたプロセッサ間の立ち上がり同期方
法及びその装置を提供することを目的とするものであ
る。
The present invention has been proposed in view of the above-mentioned conventional circumstances, and a method for synchronizing the rising edges of processors for eliminating the rising time lag between the processors that occurs in an electronic device including a plurality of processors, and The purpose is to provide the device.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
めに本発明は以下の手段を採用する。すなわち、図1に
示すように、複数のプロセッサを備えた電子機器におい
て、各プロセッサPmが、他のプロセッサPn に対して
自らの初期設定が完了した旨を通知する一方、他のプロ
セッサPn における初期設定が完了しているか否かを確
認した後、以後の処理動作を開始するようにしたプロセ
ッサ間の立ち上がり同期方法である。
In order to achieve the above object, the present invention employs the following means. That is, as shown in FIG. 1, in an electronic device including a plurality of processors, each processor P m notifies another processor P n that its initial setting is completed, while the other processor P m This is a method for synchronizing the rising edges of the processors so that the subsequent processing operation is started after confirming whether or not the initial setting in n is completed.

【0011】上記立ち上がり同期処理は3基以上のプロ
セッサPi (iはプロセッサに対応する添字)相互にお
いても実行することが可能である。また、上記各プロセ
ッサPm は、他のプロセッサPn に対して自らの初期設
定が完了した旨を通知する設定完了通知手段11m と、
他のプロセッサPn の設定完了通知手段11n よりの情
報に基づいて、当該他のプロセッサPn の初期設定の完
了を判定する判定手段12m とを設けるようにしてい
る。
The rising synchronization processing can be executed by three or more processors P i (i is a subscript corresponding to the processor). Further, each processor P m has a setting completion notifying means 11 m for notifying other processors P n that its own initial settings have been completed,
Based on the setting completion notification means information than 11 n of the other processors P n, so that provided with the other determination means for determining the completion of the initial setting of the processor P n 12 m.

【0012】[0012]

【作用】上記の構成によれば、各プロセッサPm は、自
らの立ち上がり処理を完了した後、他のプロセッサPn
の立ち上がり処理が完了するまで待機することになり、
これによって該複数のプロセッサPm ,Pn を備える電
子機器では立ち上がり処理を完了するまでに最も時間を
要するプロセッサの動作に基づいて全てのプロセッサの
動作を同期させることができる。
According to the above configuration, each processor P m completes its own startup processing and then the other processors P n.
Will wait until the startup process of
As a result, in the electronic device including the plurality of processors P m and P n , the operations of all the processors can be synchronized based on the operations of the processors that require the longest time to complete the startup process.

【0013】本発明は単に2基のプロセッサPm ,Pn
間での立ち上がり同期に適用されるだけでなく、上記の
ように3基以上のプロセッサPi の間でも同様に立ち上
がり処理の同期をとることができる。
The present invention consists of only two processors P m , P n.
Not only is it applied to the rising edge synchronization between the processors, but as described above, the rising edge processing can be similarly synchronized among the three or more processors P i .

【0014】[0014]

【実施例】以下、本発明を図3に示す構成のコードレス
電話に対して適用した実施例について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a cordless telephone having the structure shown in FIG. 3 will be described below.

【0015】図1は本発明の方法のフロー図であり、図
2は本発明に係る一実施例の概念図である。各プロセッ
サPm ,Pn は、コードレス電話の設置時、あるいはエ
ラー発生時に交換機αより電源投入があったときに、立
ち上がり処理を実行するものであり、図1に示すよう
に、例えばメモリの読み書きやLED等の明滅等の初期
設定を行い〔図1:S1〕、該初期設定が完了した旨を
相互に他のプロセッサPn ,P m に対して通知する〔S
2〕。
FIG. 1 is a flow chart of the method of the present invention.
2 is a conceptual diagram of an embodiment according to the present invention. Each processor
Support Pm, PnWhen installing a cordless phone, or
Error occurs when power is turned on from switch α.
The lifting process is executed, as shown in FIG.
In the initial stage, such as when reading / writing memory or blinking LEDs
Set [Fig. 1: S1] and confirm that the initial setting is complete.
Mutually another processor Pn, P mTo notify [S
2].

【0016】さらに各プロセッサPm ,Pn は、相互に
他のプロセッサPn ,Pm の初期設定が完了したか否か
の判定を行い、未だ完了していなければ引き続いて待機
し〔S3N→S3〕、該初期設定が完了すると全ての立
ち上がり処理が完了したものとして、以降の処理を実行
する〔S3Y〕。
Further, the processors P m and P n mutually determine whether or not the initialization of the other processors P n and P m has been completed, and if they have not been completed yet, they continue to wait [S3N → S3], when the initial setting is completed, it is assumed that all the rising processes are completed, and the subsequent processes are executed [S3Y].

【0017】上記各プロセッサPm ,Pn は、図2に示
すように、相互にデータの授受を行うためのポートa,
bを、上記図1におけるS2,S3の手順を実行するた
めの設定完了通知手段11及び判定手段12として使用
するようにしている。
As shown in FIG. 2, each of the processors P m and P n has a port a and a port for exchanging data with each other.
b is used as the setting completion notifying means 11 and the determining means 12 for executing the procedure of S2 and S3 in FIG.

【0018】すなわち、ポートaは、一方のプロセッサ
m にとっては、自らの初期設定が完了した旨を他方の
プロセッサPn に通知するための設定完了通知手段11
m として利用され、該プロセッサPm の初期設定が完了
すると“L”状態より“H”状態に切り換えられる。そ
れに対して他方のプロセッサPn は、このポートaをプ
ロセッサPm の初期設定が完了したか否かの判定を行う
ための判定手段12nとし、該ポートaが“H”状態に
あるか否かに基づいて上記判定(図1:S3参照)が行
われる。
That is, the port a, for one processor P m , is a setting completion notifying means 11 for notifying the other processor P n that the initialization of itself has been completed.
It is used as m , and when the initial setting of the processor P m is completed, it is switched from the “L” state to the “H” state. On the other hand, the other processor P n uses this port a as the determination means 12 n for determining whether the initialization of the processor P m is completed, and determines whether the port a is in the “H” state. The above determination (see FIG. 1: S3) is performed based on

【0019】また他方のポートbはプロセッサPm の判
定手段12m として利用されるとともにプロセッサPn
の設定完了通知手段11n として利用される。以上のよ
うにこの実施例によれば、一方のプロセッサPm は、上
記設定完了通知手段11m (ポートa)を通じて他のプ
ロセッサPn に対して自らの初期設定の完了を通知する
一方、他のプロセッサPn の初期設定が完了しているか
否かを判定手段12m (ポートb)で判定するようにし
ているので、他のプロセッサP n の立ち上がり処理が完
了するまで、以降の処理を実行することなく待機するこ
とになる。また逆に他方のプロセッサPn においても同
様に、プロセッサPm の立ち上がり処理が完了するま
で、以降の手順を実行することなく待機することにな
る。
The other port b is connected to the processor P.mFormat
Determining means 12mUsed as a processor Pn
Setting completion notifying means 11nUsed as. That's all
According to this embodiment, one processor PmIs on
Setting completion notifying means 11mOther port through (port a)
Rossa PnTo notify the completion of its initial setting
On the other hand, another processor PnThe initial settings of
Determining means 12mMake the judgment at (port b)
Other processor P nCompletes the startup process
Wait until it finishes without executing the subsequent processing.
Becomes On the contrary, the other processor PnAlso in
Like, processor PmUntil the startup process of
Will wait without performing the steps below.
It

【0020】これらの動作によって上記両プロセッサP
m ,Pn の立ち上がり処理完了のタイミングが完全に同
期するので、プロセッサ間の立ち上がりのタイムラグに
起因したエラー信号を交換機に対して出力することがな
くなり、これによって通信がスムーズに行えるようにな
る。
Due to these operations, both processors P
Since the completion timings of the rising edges of m and P n are completely synchronized, an error signal resulting from the rising time lag between the processors is not output to the exchange, which enables smooth communication.

【0021】また、さらに本発明は3基以上のプロセッ
サを備える電子機器に対しても適用することができる。
この場合、各プロセッサは他の全てのプロセッサに対し
て自らの初期設定の完了を通知する複数個(全プロセッ
サ数−1個)の設定完了通知手段と、他の全てのプロセ
ッサの初期設定が完了したか否かの判定手段(上記設定
完了通知手段と同数)を備えるようにすればよく、かか
る設定完了通知手段及び判定手段は上記図1、図2に記
載の実施例のようなポートを採用することにより、実質
的な立ち上がり同期処理は上記実施例と同様にして行う
ことができる。
Further, the present invention can be applied to an electronic device having three or more processors.
In this case, each processor notifies the other processors of the completion of its own initialization, and a plurality of (total number of processors-1) setting completion notifying means, and the initialization of all the other processors is completed. It is sufficient to provide a determination means (the same number as the setting completion notifying means) for determining whether or not the setting completion notifying means and the determining means adopt the ports as in the embodiments described in FIGS. 1 and 2 above. By doing so, the substantial rising edge synchronization processing can be performed in the same manner as in the above embodiment.

【0022】尚、上記実施例におけるポートa,bは、
本発明を実施するための専用ポートではなく、既存の制
御バスの一部を本発明のために利用すれば足りる。
The ports a and b in the above embodiment are
It is sufficient to utilize a part of the existing control bus for the present invention rather than a dedicated port for implementing the present invention.

【0023】[0023]

【発明の効果】以上のように本発明によれば、複数のプ
ロセッサを搭載した電子機器において各プロセッサは、
自らの立ち上がり処理を完了した後、他のプロセッサの
立ち上がり処理が完了するまで待機した後、以降の処理
を実行することになり、該立ち上がり処理が完了したプ
ロセッサから立ち上がり処理が未完了のプロセッサに対
して有意なデータが送出されることによって生じる不都
合が解消される効果がある。
As described above, according to the present invention, in an electronic device equipped with a plurality of processors, each processor is
After completing its own startup processing, after waiting until the startup processing of the other processor is completed, the subsequent processing will be executed. The inconvenience caused by sending significant data is effectively eliminated.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の方法のフロー図である。1 is a flow diagram of the method of the present invention.

【図2】本発明に係る一実施例の概念図である。FIG. 2 is a conceptual diagram of an embodiment according to the present invention.

【図3】本発明が適用される装置のブロック図である。FIG. 3 is a block diagram of an apparatus to which the present invention is applied.

【図4】従来のプロセッサの立ち上がり手順を示すフロ
ー図である。
FIG. 4 is a flowchart showing a startup procedure of a conventional processor.

【符号の説明】[Explanation of symbols]

m ,Pn ,Pi プロセッサ 11 設定完了通知手段 12 判定手段P m , P n , Pi processor 11 Setting completion notifying means 12 Judging means

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のプロセッサを備えた電子機器にお
いて、各プロセッサ(Pm ) が、他のプロセッサ(Pn ) に
対して自らの初期設定が完了した旨を通知する一方、他
のプロセッサ(Pn ) における初期設定が完了しているか
否かを確認した後、以後の処理動作を開始するようにし
たプロセッサ間の立ち上がり同期方法。
1. In an electronic device having a plurality of processors, each processor (P m ) notifies another processor (P n ) that its initialization has been completed, while the other processor (P m ) A rising edge synchronization method between processors that starts the subsequent processing operations after confirming whether or not the initial settings in P n ) have been completed.
【請求項2】 上記立ち上がり同期処理が3基以上のプ
ロセッサ(Pi: iはプロセッサに対応する添字) 相互にお
いて実行されるようにした請求項1に記載のプロセッサ
間の立ち上がり同期方法。
2. The rising synchronization method between processors according to claim 1, wherein the rising synchronization processing is executed among three or more processors (Pi: i is a subscript corresponding to the processor).
【請求項3】 複数のプロセッサを備えた電子機器にお
いて、各プロセッサ(Pm ) に、他のプロセッサ(Pn ) に
対して自らの初期設定が完了した旨を通知する設定完了
通知手段(11)と、他のプロセッサ(Pn ) の設定完了通知
手段(11)よりの情報に基づいて、当該他のプロセッサ(P
n ) の初期設定の完了を判定する判定手段(12)とを設け
たプロセッサ間の立ち上がり同期装置。
3. In an electronic device having a plurality of processors, a setting completion notifying means (11) for notifying each processor (P m ) to another processor (P n ) that its initial setting has been completed. ) And the information from the setting completion notifying means (11) of the other processor (P n ), the other processor (P n ).
A rising synchronization device between processors provided with a judging means (12) for judging the completion of the initialization of ( n ).
JP6020555A 1994-02-17 1994-02-17 Rising synchronization method between processors and its synchronization device Pending JPH07231475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6020555A JPH07231475A (en) 1994-02-17 1994-02-17 Rising synchronization method between processors and its synchronization device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6020555A JPH07231475A (en) 1994-02-17 1994-02-17 Rising synchronization method between processors and its synchronization device

Publications (1)

Publication Number Publication Date
JPH07231475A true JPH07231475A (en) 1995-08-29

Family

ID=12030412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6020555A Pending JPH07231475A (en) 1994-02-17 1994-02-17 Rising synchronization method between processors and its synchronization device

Country Status (1)

Country Link
JP (1) JPH07231475A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431700B1 (en) * 2002-08-16 2004-05-17 엘지전자 주식회사 System And Method For Synchronizing Time Between SGSN And GGSN
CN101751067B (en) 2008-11-11 2012-05-23 盛群半导体股份有限公司 Synchronous circuit applied to multiple microprocessors
JP2012516079A (en) * 2009-01-23 2012-07-12 アルカテル−ルーセント Method and device for synchronizing real-time distributed systems
JP2014089532A (en) * 2012-10-29 2014-05-15 Fujitsu Ten Ltd Control system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431700B1 (en) * 2002-08-16 2004-05-17 엘지전자 주식회사 System And Method For Synchronizing Time Between SGSN And GGSN
CN101751067B (en) 2008-11-11 2012-05-23 盛群半导体股份有限公司 Synchronous circuit applied to multiple microprocessors
JP2012516079A (en) * 2009-01-23 2012-07-12 アルカテル−ルーセント Method and device for synchronizing real-time distributed systems
JP2014089532A (en) * 2012-10-29 2014-05-15 Fujitsu Ten Ltd Control system
US9889762B2 (en) 2012-10-29 2018-02-13 Fujitsu Ten Limited Control system for charging vehicle battery in response to an unstable state

Similar Documents

Publication Publication Date Title
JPH0345029A (en) Cordless telephone system
KR940011236B1 (en) Radio telephone system
JPH07231475A (en) Rising synchronization method between processors and its synchronization device
JP2001025066A (en) Cordless communication system, repeater-integrated PHS terminal, and communication mode switching method
US6606498B2 (en) State model for a wireless device
JPH1117770A (en) Communication device
JP2005303502A (en) Cordless telephone
JPH0888665A (en) Terminal equipment adaptor, exchange accessory and data communication system
JP3106138B2 (en) Communication adapter
JP3048322B2 (en) Communication method and portable information terminal
JP3049686B2 (en) Telephone equipment
JP2938021B1 (en) Phone line switching method and apparatus by PHS and recording medium
JP3041675U (en) Data transfer device
JP2576429B2 (en) Facsimile machine
JPH06121009A (en) Cordless system telephone equipment
JP2000138734A (en) Communication device and storage medium
JP2971489B2 (en) Facsimile machine
KR100440462B1 (en) Apparatus and method for exchanging telephone using a computer
JP3386617B2 (en) Portable facsimile machine
JP2000278737A (en) Mobile communication system
JPH11225187A (en) Cordless telephone and three-way call setting method
JP2002135440A (en) Communication device and control method thereof
JP2002158792A (en) Mobile phone terminal device and data reception preparation method
JP2000049973A (en) Wireless fixed subscriber unit and its maintenance mode setting method
JPH11355855A (en) Portable information terminal

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000602