JPH07234655A - シフトパルス回路 - Google Patents
シフトパルス回路Info
- Publication number
- JPH07234655A JPH07234655A JP6027937A JP2793794A JPH07234655A JP H07234655 A JPH07234655 A JP H07234655A JP 6027937 A JP6027937 A JP 6027937A JP 2793794 A JP2793794 A JP 2793794A JP H07234655 A JPH07234655 A JP H07234655A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- circuit
- voltage
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 本発明は、マルチスキャンモニター内の偏向
回路に入力する、外部からの同期信号に対して位相シフ
トさせた、低ジッターかつ高安定度のシフトパルスを得
ると同時に、マルチスキャンモニターの中央に種々の入
力同期信号周波数を持つ信号を映し出す事を目的とす
る。 【構成】 位相比較器１と、低域通過フィルタ２と、電
圧制御発振器３と、分周器４と、電圧制御発振器３の出
力をクロックとし、分周器４の出力を入力としたシフト
レジスタ５とからなる。
回路に入力する、外部からの同期信号に対して位相シフ
トさせた、低ジッターかつ高安定度のシフトパルスを得
ると同時に、マルチスキャンモニターの中央に種々の入
力同期信号周波数を持つ信号を映し出す事を目的とす
る。 【構成】 位相比較器１と、低域通過フィルタ２と、電
圧制御発振器３と、分周器４と、電圧制御発振器３の出
力をクロックとし、分周器４の出力を入力としたシフト
レジスタ５とからなる。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タやワークステーションのように、種々の周波数を持つ
出力同期信号を一つのモニターに映し出すマルチスキャ
ンモニターの同期信号処理における、同期信号のシフト
パルス回路に関する。
タやワークステーションのように、種々の周波数を持つ
出力同期信号を一つのモニターに映し出すマルチスキャ
ンモニターの同期信号処理における、同期信号のシフト
パルス回路に関する。
【０００２】
【従来の技術】近年、マルチメディアが注目される中、
一台のモニターでテレビ放送の受信だけではなく、パー
ソナルコンピュータやワークステーションの映像も映し
出したいという市場の要望が高まっており、マルチスキ
ャンモニターや走査変換装置がマルチメディアのシステ
ムを構成する機器として必要不可欠となっている。
一台のモニターでテレビ放送の受信だけではなく、パー
ソナルコンピュータやワークステーションの映像も映し
出したいという市場の要望が高まっており、マルチスキ
ャンモニターや走査変換装置がマルチメディアのシステ
ムを構成する機器として必要不可欠となっている。
【０００３】以下に、従来のマルチスキャンモニターの
同期信号処理における同期信号のシフトパルス回路を図
７を用いて説明する。
同期信号処理における同期信号のシフトパルス回路を図
７を用いて説明する。
【０００４】図７は従来のシフトパルス回路のブロック
図である。従来のシフトパルス回路は、図７に示す如
く、２個の単安定マルチバイブレータ２４及び２５と、
２個の積分回路２６及び２７と、パルス幅発生回路２０
と、シフトパルスの位置を制御するＥＥＰＲＯＭ６と、
Ｄ／Ａコンバータ２１とから構成される。また、図７に
おいて、外部からの入力同期信号８、シフトパルス位置
を制御する制御信号２２、マルチスキャンモニターの偏
向回路７である。
図である。従来のシフトパルス回路は、図７に示す如
く、２個の単安定マルチバイブレータ２４及び２５と、
２個の積分回路２６及び２７と、パルス幅発生回路２０
と、シフトパルスの位置を制御するＥＥＰＲＯＭ６と、
Ｄ／Ａコンバータ２１とから構成される。また、図７に
おいて、外部からの入力同期信号８、シフトパルス位置
を制御する制御信号２２、マルチスキャンモニターの偏
向回路７である。
【０００５】以上のように構成された、シフトパルス回
路について、以下にその動作を図７及び図８を用いて説
明する。図７において、種々の周波数を持つ外部からの
入力同期信号８を単安定マルチバイブレータ２４に入力
する。単安定マルチバイブレータ２４の出力パルスは、
次段の単安定マルチバイブレータ２５に入力すると共
に、積分回路２６に入力し、フィードバックループを形
成する。この時の動作を図８を用いて説明する。積分回
路２６に、単安定マルチバイブレータ２４の出力パルス
と直流電圧を入力することで、積分回路２６の出力とし
て、図８のような鋸波を得る。図８の例では、外部から
の入力同期信号の立ち下がり位置を基準として、積分回
路２６が鋸波を一定期間出力する事により、単安定マル
チバイブレータ２４は、鋸波の時間幅を持つパルスを出
力する。
路について、以下にその動作を図７及び図８を用いて説
明する。図７において、種々の周波数を持つ外部からの
入力同期信号８を単安定マルチバイブレータ２４に入力
する。単安定マルチバイブレータ２４の出力パルスは、
次段の単安定マルチバイブレータ２５に入力すると共
に、積分回路２６に入力し、フィードバックループを形
成する。この時の動作を図８を用いて説明する。積分回
路２６に、単安定マルチバイブレータ２４の出力パルス
と直流電圧を入力することで、積分回路２６の出力とし
て、図８のような鋸波を得る。図８の例では、外部から
の入力同期信号の立ち下がり位置を基準として、積分回
路２６が鋸波を一定期間出力する事により、単安定マル
チバイブレータ２４は、鋸波の時間幅を持つパルスを出
力する。
【０００６】単安定マルチバイブレータ２４の出力パル
スは次段の単安定マルチバイブレータ２５に入力する。
単安定マルチバイブレータ２５の出力パルスは、パルス
幅発生回路２０に入力すると共に、積分回路２７に入力
し、フィードバックループを形成する。この動作も同様
に図８を用いて説明する。積分回路２７に、単安定マル
チバイブレータ２５の出力パルスとＤ／Ａコンバータ２
１から出力された直流電圧を入力することで、積分回路
２７の出力は、図８のような鋸波を得る。図８の例で
は、単安定マルチバイブレータ２４の立ち下がり位置を
基準として、積分回路２６が鋸波を一定期間出力する。
この鋸波の時間幅は、Ｄ／Ａコンバータ２１の出力電圧
を、ＥＥＰＲＯＭ６からの制御信号２２により制御する
事で設定できる。
スは次段の単安定マルチバイブレータ２５に入力する。
単安定マルチバイブレータ２５の出力パルスは、パルス
幅発生回路２０に入力すると共に、積分回路２７に入力
し、フィードバックループを形成する。この動作も同様
に図８を用いて説明する。積分回路２７に、単安定マル
チバイブレータ２５の出力パルスとＤ／Ａコンバータ２
１から出力された直流電圧を入力することで、積分回路
２７の出力は、図８のような鋸波を得る。図８の例で
は、単安定マルチバイブレータ２４の立ち下がり位置を
基準として、積分回路２６が鋸波を一定期間出力する。
この鋸波の時間幅は、Ｄ／Ａコンバータ２１の出力電圧
を、ＥＥＰＲＯＭ６からの制御信号２２により制御する
事で設定できる。
【０００７】これより、単安定マルチバイブレータ２５
は、ＥＥＰＲＯＭ６によって制御された鋸波の時間幅を
持つパルスを出力する。単安定マルチバイブレータ２５
の出力パルスをパルス幅発生回路２０に入力する。パル
ス幅発生回路２０の出力パルスは、図８の例では、単安
定マルチバイブレータ２５の出力パルスの立ち下がり位
置を基準にシフトパルスを出力し、後段のマルチスキャ
ンモニターの偏向回路７に入力する。
は、ＥＥＰＲＯＭ６によって制御された鋸波の時間幅を
持つパルスを出力する。単安定マルチバイブレータ２５
の出力パルスをパルス幅発生回路２０に入力する。パル
ス幅発生回路２０の出力パルスは、図８の例では、単安
定マルチバイブレータ２５の出力パルスの立ち下がり位
置を基準にシフトパルスを出力し、後段のマルチスキャ
ンモニターの偏向回路７に入力する。
【０００８】以上の動作より、外部からの入力同期信号
８に対して、マルチスキャンモニターの偏向回路７へ出
力する同期信号の位相を、進相もしくは遅相させること
がＥＥＰＲＯＭ６からの制御信号２２によって可能とな
る。
８に対して、マルチスキャンモニターの偏向回路７へ出
力する同期信号の位相を、進相もしくは遅相させること
がＥＥＰＲＯＭ６からの制御信号２２によって可能とな
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の構成では、偏向回路７へ出力する同期信号
となるシフトパルスが、単安定マルチバイブレータと積
分回路とのアナログ回路で実現され、温度特性や部品の
ばらつき等により、積分波形のジッター等が発生するた
め、シフトパルスが不安定になる。その結果、マルチス
キャンモニターに映し出される映像が水平方向及び垂直
方向に揺れる欠点があった。更に、シフトパルスは同期
信号のほぼ一周期を積分回路で積分するため、積分波形
に周辺回路から発生されるノイズが重畳し易くなること
で、シフトパルスの位相が不安定となり、高安定度を保
つことが困難であった。また、従来、マルチスキャンモ
ニターの中央に映像を映し出すために、様々な周波数を
もつ入力同期信号のそれぞれに対して、その都度シフト
パルスの位相をＥＥＰＲＯＭにより、設定する必要があ
った。
ような従来の構成では、偏向回路７へ出力する同期信号
となるシフトパルスが、単安定マルチバイブレータと積
分回路とのアナログ回路で実現され、温度特性や部品の
ばらつき等により、積分波形のジッター等が発生するた
め、シフトパルスが不安定になる。その結果、マルチス
キャンモニターに映し出される映像が水平方向及び垂直
方向に揺れる欠点があった。更に、シフトパルスは同期
信号のほぼ一周期を積分回路で積分するため、積分波形
に周辺回路から発生されるノイズが重畳し易くなること
で、シフトパルスの位相が不安定となり、高安定度を保
つことが困難であった。また、従来、マルチスキャンモ
ニターの中央に映像を映し出すために、様々な周波数を
もつ入力同期信号のそれぞれに対して、その都度シフト
パルスの位相をＥＥＰＲＯＭにより、設定する必要があ
った。
【００１０】本発明は、従来の問題点を解決するもの
で、シフトパルス回路内にＰＬＬ回路を構成する事で、
デジタル回路によりシフトパルスを発生させ、低ジッタ
ーかつ高安定度のシフトパルスを得る事を目的とする。
で、シフトパルス回路内にＰＬＬ回路を構成する事で、
デジタル回路によりシフトパルスを発生させ、低ジッタ
ーかつ高安定度のシフトパルスを得る事を目的とする。
【００１１】
【課題を解決するための手段】上記従来の課題を解決す
るために、本発明のシフトパルス回路は、請求項１にお
いては、外部からの入力同期信号を一方の入力とした位
相比較器と、前記位相比較器の出力を入力とした低域通
過フィルタと、前記低域通過フィルタの出力を入力とし
た電圧制御発振器と、前記電圧制御発振器の出力を入力
とし、出力を前記位相比較器の他方の入力とした分周器
と、前記電圧制御発振器の出力をクロックとし前記分周
器の出力を入力としたシフトレジスタから構成される。
るために、本発明のシフトパルス回路は、請求項１にお
いては、外部からの入力同期信号を一方の入力とした位
相比較器と、前記位相比較器の出力を入力とした低域通
過フィルタと、前記低域通過フィルタの出力を入力とし
た電圧制御発振器と、前記電圧制御発振器の出力を入力
とし、出力を前記位相比較器の他方の入力とした分周器
と、前記電圧制御発振器の出力をクロックとし前記分周
器の出力を入力としたシフトレジスタから構成される。
【００１２】請求項２においては、外部からの入力同期
信号を一方の入力とした位相比較器と、前記位相比較器
の出力を入力とした低域通過フィルタと、前記低域通過
フィルタの出力を入力とした電圧制御発振器と、前記電
圧制御発振器の出力を入力とした分周器と、前記電圧制
御発振器の出力をクロックとし前記分周器の出力を入力
とし、出力を前記位相比較器の他方の入力とした第１の
カウンタと、前記電圧制御発振器の出力をクロックとし
前記第１のカウンタの出力を入力とした第２のカウンタ
と、前記第２のカウンタの出力と前記分周器の出力を各
々入力としたセレクタから構成される。
信号を一方の入力とした位相比較器と、前記位相比較器
の出力を入力とした低域通過フィルタと、前記低域通過
フィルタの出力を入力とした電圧制御発振器と、前記電
圧制御発振器の出力を入力とした分周器と、前記電圧制
御発振器の出力をクロックとし前記分周器の出力を入力
とし、出力を前記位相比較器の他方の入力とした第１の
カウンタと、前記電圧制御発振器の出力をクロックとし
前記第１のカウンタの出力を入力とした第２のカウンタ
と、前記第２のカウンタの出力と前記分周器の出力を各
々入力としたセレクタから構成される。
【００１３】請求項３においては、外部からの入力同期
信号を一方の入力とした位相比較器と、前記位相比較器
の出力を入力とした低域通過フィルタと、前記低域通過
フィルタの出力を入力とした電圧制御発振器と、前記電
圧制御発振器の出力を入力とした分周器と、前記電圧制
御発振器の出力をクロックとし前記分周器の出力を入力
とし、出力を前記位相比較器の他方の入力としたカウン
タと、前記分周器の出力を入力とした積分回路と、前記
積分回路の出力を一方の入力とし、制御信号発生器から
の制御信号により制御されたＤ／Ａコンバータの出力を
他方の入力とした電圧比較器から構成される。
信号を一方の入力とした位相比較器と、前記位相比較器
の出力を入力とした低域通過フィルタと、前記低域通過
フィルタの出力を入力とした電圧制御発振器と、前記電
圧制御発振器の出力を入力とした分周器と、前記電圧制
御発振器の出力をクロックとし前記分周器の出力を入力
とし、出力を前記位相比較器の他方の入力としたカウン
タと、前記分周器の出力を入力とした積分回路と、前記
積分回路の出力を一方の入力とし、制御信号発生器から
の制御信号により制御されたＤ／Ａコンバータの出力を
他方の入力とした電圧比較器から構成される。
【００１４】
【作用】本発明の構成によって、従来、マルチスキャン
モニターの同期信号のシフトパルス回路では、低ジッタ
ーかつ高安定度のシフトパルスを得る事が困難であった
が、上述のような構成を用いることで、低ジッターかつ
高安定度のシフトパルスを得る事が容易になる。
モニターの同期信号のシフトパルス回路では、低ジッタ
ーかつ高安定度のシフトパルスを得る事が困難であった
が、上述のような構成を用いることで、低ジッターかつ
高安定度のシフトパルスを得る事が容易になる。
【００１５】尚且つ、従来、マルチスキャンモニターの
中央に映像を映し出すために、様々な信号周波数をもつ
入力同期信号一つ一つに対して、その都度シフトパルス
の位相位置を設定する必要があったが、上述のような構
成を用いることで、入力同期信号の周波数には無関係に
マルチスキャンモニターの中央に映像を映し出す事が実
現される。
中央に映像を映し出すために、様々な信号周波数をもつ
入力同期信号一つ一つに対して、その都度シフトパルス
の位相位置を設定する必要があったが、上述のような構
成を用いることで、入力同期信号の周波数には無関係に
マルチスキャンモニターの中央に映像を映し出す事が実
現される。
【００１６】
（実施例１）まず、請求項１に示した本発明の一実施例
について、図面を参照しながら説明する。図１は請求項
１に示した本発明の一実施例におけるシフトパルス回路
のブロック図である。
について、図面を参照しながら説明する。図１は請求項
１に示した本発明の一実施例におけるシフトパルス回路
のブロック図である。
【００１７】図１において、１は位相比較器、２は低域
通過フィルタ、３は電圧制御発振器、４は分周器、５は
分周器４の出力を入力とし電圧制御発振器３の出力をク
ロックとしたマルチプレクサを内蔵するシフトレジス
タ、６はシフトレジスタ５を制御するＥＥＰＲＯＭ、２
０はパルス幅発生回路である。また、８は外部からの入
力同期信号、１０は分周器４の出力、９はシフトレジス
タ５を制御する制御信号である。
通過フィルタ、３は電圧制御発振器、４は分周器、５は
分周器４の出力を入力とし電圧制御発振器３の出力をク
ロックとしたマルチプレクサを内蔵するシフトレジス
タ、６はシフトレジスタ５を制御するＥＥＰＲＯＭ、２
０はパルス幅発生回路である。また、８は外部からの入
力同期信号、１０は分周器４の出力、９はシフトレジス
タ５を制御する制御信号である。
【００１８】以上のように構成された請求項１に示す本
発明の一実施例におけるシフトパルス回路について、以
下その動作を説明する。
発明の一実施例におけるシフトパルス回路について、以
下その動作を説明する。
【００１９】図１において、外部からの入力同期信号８
及び分周器４の出力信号１０の位相を位相比較器１で比
較し、位相比較器１の出力を低域通過フィルタ２に入力
し、低域通過フィルタ２で平滑された直流出力を電圧制
御発振器３に入力する。電圧制御発振器３の出力クロッ
クを分周器４に入力し、分周器４の出力１０を位相比較
器１にフィードバックする事でＰＬＬ回路を構成する。
及び分周器４の出力信号１０の位相を位相比較器１で比
較し、位相比較器１の出力を低域通過フィルタ２に入力
し、低域通過フィルタ２で平滑された直流出力を電圧制
御発振器３に入力する。電圧制御発振器３の出力クロッ
クを分周器４に入力し、分周器４の出力１０を位相比較
器１にフィードバックする事でＰＬＬ回路を構成する。
【００２０】この時のＰＬＬ回路の動作を図４を用いて
説明する。ＰＬＬ回路を構成する事で、位相比較器１に
入力された外部からの入力同期信号８と分周器４の出力
信号１０の位相が一致する。これより分周器４の出力を
入力とし電圧制御発振器３の出力をクロックとしたシフ
トレジスタ５によって、外部からの入力同期信号８の位
相と一致する分周器４の出力信号１０に対し、シフトレ
ジスタ５の出力パルスの位相を進ませるもしくは遅らせ
る事ができ、更に、分周器４の分周比及びＥＥＰＲＯＭ
６の制御信号９を一定とする事で、外部からの入力同期
信号８の周波数に無関係にシフトレジスタ５の出力は、
外部からの入力同期信号８の一周期に対して、ある一定
の割合でシフト位置が決定される。
説明する。ＰＬＬ回路を構成する事で、位相比較器１に
入力された外部からの入力同期信号８と分周器４の出力
信号１０の位相が一致する。これより分周器４の出力を
入力とし電圧制御発振器３の出力をクロックとしたシフ
トレジスタ５によって、外部からの入力同期信号８の位
相と一致する分周器４の出力信号１０に対し、シフトレ
ジスタ５の出力パルスの位相を進ませるもしくは遅らせ
る事ができ、更に、分周器４の分周比及びＥＥＰＲＯＭ
６の制御信号９を一定とする事で、外部からの入力同期
信号８の周波数に無関係にシフトレジスタ５の出力は、
外部からの入力同期信号８の一周期に対して、ある一定
の割合でシフト位置が決定される。
【００２１】また、シフトレジスタ５の出力を外部から
の入力同期信号８に対して位相シフトさせる時間設定幅
は、ＥＥＰＲＯＭ６からの制御信号９により容易に設定
できる。また、位相シフトの時間幅の設定単位は、分周
器４の分周比により決定されるため、シフトパルスのシ
フト量を細かく設定するには、分周器４の分周比を大き
くすることで実現できる。
の入力同期信号８に対して位相シフトさせる時間設定幅
は、ＥＥＰＲＯＭ６からの制御信号９により容易に設定
できる。また、位相シフトの時間幅の設定単位は、分周
器４の分周比により決定されるため、シフトパルスのシ
フト量を細かく設定するには、分周器４の分周比を大き
くすることで実現できる。
【００２２】このシフトパルスをパルス幅発生回路２０
に入力し、シフトパルス位置から一定幅の出力パルスを
発生させる。この出力パルスを後段のマルチスキャンモ
ニターの偏向回路７に入力する事で、偏向回路７の特性
に応じた映像信号と同期信号との一定の位相関係が保て
る。
に入力し、シフトパルス位置から一定幅の出力パルスを
発生させる。この出力パルスを後段のマルチスキャンモ
ニターの偏向回路７に入力する事で、偏向回路７の特性
に応じた映像信号と同期信号との一定の位相関係が保て
る。
【００２３】以上のように本実施例によれば、デジタル
回路でシフトパルスを発生させることができるため、ア
ナログ回路の欠点であった部品のばらつきや周辺回路か
らのノイズの影響等が除去でき、低ジッターかつ高安定
度のシフトパルスを得る事が可能となる。更に、内部に
ＰＬＬ回路を構成するため、外部からの入力同期信号に
対して、常にシフトパルスの位相シフト位置の割合が一
定となるため、マルチスキャンモニターの中央に種々の
入力同期信号周波数を持つ信号を映し出す事が可能とな
る。
回路でシフトパルスを発生させることができるため、ア
ナログ回路の欠点であった部品のばらつきや周辺回路か
らのノイズの影響等が除去でき、低ジッターかつ高安定
度のシフトパルスを得る事が可能となる。更に、内部に
ＰＬＬ回路を構成するため、外部からの入力同期信号に
対して、常にシフトパルスの位相シフト位置の割合が一
定となるため、マルチスキャンモニターの中央に種々の
入力同期信号周波数を持つ信号を映し出す事が可能とな
る。
【００２４】（実施例２）次に、請求項２に示した本発
明の一実施例について、図面を参照しながら説明する。
図２は請求項２に示した本発明の一実施例におけるシフ
トパルス回路のブロック図である。尚、図２において図
１と同一部分には同一符号を付す。
明の一実施例について、図面を参照しながら説明する。
図２は請求項２に示した本発明の一実施例におけるシフ
トパルス回路のブロック図である。尚、図２において図
１と同一部分には同一符号を付す。
【００２５】図２において、１は位相比較器、２は低域
通過フィルタ、３は電圧制御発振器、４は分周器４、１
１は分周器４の出力を入力とし、電圧制御発振器３の出
力をクロックとしたカウンタ、１２はカウンタ１１の出
力を入力とし、電圧制御発振器３の出力をクロックとし
たカウンタ、６はカウンタ１１およびカウンタ１２を制
御するＥＥＰＲＯＭ、１３は分周器４の出力およびカウ
ンタ１２の出力を入力としたセレクタ、２０はパルス幅
発生回路である。また、８は外部からの入力同期信号、
１４はカウンタ１１の出力、１５はカウンタ１１及びカ
ウンタ１２を制御する制御信号、１６はセレクタ１３を
制御する制御信号である。
通過フィルタ、３は電圧制御発振器、４は分周器４、１
１は分周器４の出力を入力とし、電圧制御発振器３の出
力をクロックとしたカウンタ、１２はカウンタ１１の出
力を入力とし、電圧制御発振器３の出力をクロックとし
たカウンタ、６はカウンタ１１およびカウンタ１２を制
御するＥＥＰＲＯＭ、１３は分周器４の出力およびカウ
ンタ１２の出力を入力としたセレクタ、２０はパルス幅
発生回路である。また、８は外部からの入力同期信号、
１４はカウンタ１１の出力、１５はカウンタ１１及びカ
ウンタ１２を制御する制御信号、１６はセレクタ１３を
制御する制御信号である。
【００２６】以上のように構成された請求項２に示す本
発明の一実施例におけるシフトパルス回路について、以
下その動作を説明する。
発明の一実施例におけるシフトパルス回路について、以
下その動作を説明する。
【００２７】図２において、外部からの入力同期信号８
及びカウンタ１１の出力信号１４の位相を位相比較器１
で比較し、位相比較器１の出力を低域通過フィルタ２に
入力し、低域通過フィルタ２で平滑された直流出力を電
圧制御発振器３に入力する。電圧制御発振器３の出力ク
ロックを、分周器４に入力し、分周器４の出力を入力と
し電圧制御発振器３の出力をクロックとしたカウンタ１
１の出力１４を位相比較器１にフィードバックする事で
ＰＬＬ回路を構成する。この時のＰＬＬ回路の動作を図
５を用いて説明する。ＰＬＬ回路を構成する事で、位相
比較器１に入力された外部からの入力同期信号８とカウ
ンタ１１の出力信号１４の位相が一致する。これより、
外部からの入力同期信号８と位相が一致するカウンタ１
１の出力１４に対して、カウンタ１１の入力すなわち分
周器４の出力は、ＥＥＰＲＯＭ６からカウンタ１１への
制御信号１５の設定値により進相となる。一方、カウン
タ１１の出力１４を入力とし電圧制御発振器３の出力を
クロックとしたカウンタ１２の出力は、外部からの入力
同期信号８と位相が一致するカウンタ１１の出力１４に
対して、カウンタ１２の出力は、ＥＥＰＲＯＭ６からカ
ウンタ１２への制御信号１５の設定値により遅相とな
る。以上より、分周器４の出力およびカウンタ１２の出
力を入力としたセレクタ１３の出力信号を、ＥＥＰＲＯ
Ｍ６からの制御信号１６により切り替える事で、外部か
らの入力同期信号８に対して、進相及び遅相のシフトパ
ルスを出力させる事ができる。更に、分周器４の分周比
及びＥＥＰＲＯＭ６の制御信号９を一定とする事で、外
部からの入力同期信号８の周波数に無関係に分周器４の
出力およびカウンタ１２の出力は、外部からの入力同期
信号８の一周期に対して、ある一定の割合でシフト位置
が決定される。外部からの入力同期信号８に対するシフ
トパルスの位相は、ＥＥＰＲＯＭ６からの制御信号１５
により容易に設定でき、また、位相シフトの時間幅の設
定単位は、分周器４の分周比により決定されるため、シ
フトパルスのシフト量を細かく設定するには、分周器４
の分周比を大きくする事で実現できる。
及びカウンタ１１の出力信号１４の位相を位相比較器１
で比較し、位相比較器１の出力を低域通過フィルタ２に
入力し、低域通過フィルタ２で平滑された直流出力を電
圧制御発振器３に入力する。電圧制御発振器３の出力ク
ロックを、分周器４に入力し、分周器４の出力を入力と
し電圧制御発振器３の出力をクロックとしたカウンタ１
１の出力１４を位相比較器１にフィードバックする事で
ＰＬＬ回路を構成する。この時のＰＬＬ回路の動作を図
５を用いて説明する。ＰＬＬ回路を構成する事で、位相
比較器１に入力された外部からの入力同期信号８とカウ
ンタ１１の出力信号１４の位相が一致する。これより、
外部からの入力同期信号８と位相が一致するカウンタ１
１の出力１４に対して、カウンタ１１の入力すなわち分
周器４の出力は、ＥＥＰＲＯＭ６からカウンタ１１への
制御信号１５の設定値により進相となる。一方、カウン
タ１１の出力１４を入力とし電圧制御発振器３の出力を
クロックとしたカウンタ１２の出力は、外部からの入力
同期信号８と位相が一致するカウンタ１１の出力１４に
対して、カウンタ１２の出力は、ＥＥＰＲＯＭ６からカ
ウンタ１２への制御信号１５の設定値により遅相とな
る。以上より、分周器４の出力およびカウンタ１２の出
力を入力としたセレクタ１３の出力信号を、ＥＥＰＲＯ
Ｍ６からの制御信号１６により切り替える事で、外部か
らの入力同期信号８に対して、進相及び遅相のシフトパ
ルスを出力させる事ができる。更に、分周器４の分周比
及びＥＥＰＲＯＭ６の制御信号９を一定とする事で、外
部からの入力同期信号８の周波数に無関係に分周器４の
出力およびカウンタ１２の出力は、外部からの入力同期
信号８の一周期に対して、ある一定の割合でシフト位置
が決定される。外部からの入力同期信号８に対するシフ
トパルスの位相は、ＥＥＰＲＯＭ６からの制御信号１５
により容易に設定でき、また、位相シフトの時間幅の設
定単位は、分周器４の分周比により決定されるため、シ
フトパルスのシフト量を細かく設定するには、分周器４
の分周比を大きくする事で実現できる。
【００２８】このシフトパルスをパルス幅発生回路２０
に入力し、シフトパルス位置から一定幅の出力パルスを
発生させる。この出力パルスを後段のマルチスキャンモ
ニターの偏向回路７に入力する事で、偏向回路７の特性
に応じた映像信号と同期信号との一定の位相関係が保て
る。
に入力し、シフトパルス位置から一定幅の出力パルスを
発生させる。この出力パルスを後段のマルチスキャンモ
ニターの偏向回路７に入力する事で、偏向回路７の特性
に応じた映像信号と同期信号との一定の位相関係が保て
る。
【００２９】以上のように本実施例によれば、デジタル
回路でシフトパルスを発生させることができるため、ア
ナログ回路の欠点であった部品のばらつきや周辺回路か
らのノイズの影響等が除去でき、低ジッターかつ高安定
度のシフトパルスを得る事ができる。更に、内部にＰＬ
Ｌ回路を構成するため、外部からの入力同期信号に対し
て、常にシフトパルスの位相シフト位置の割合が一定と
なるため、マルチスキャンモニターの中央に種々の入力
同期信号周波数を持つ信号を映し出す事が可能となる。
また、カウンタのビット数は、外部からの入力同期信号
の位相に対し、進相もしくは遅相の位相シフト範囲を満
足すれば十分なため、図１の回路構成に対して安価に実
現できる。
回路でシフトパルスを発生させることができるため、ア
ナログ回路の欠点であった部品のばらつきや周辺回路か
らのノイズの影響等が除去でき、低ジッターかつ高安定
度のシフトパルスを得る事ができる。更に、内部にＰＬ
Ｌ回路を構成するため、外部からの入力同期信号に対し
て、常にシフトパルスの位相シフト位置の割合が一定と
なるため、マルチスキャンモニターの中央に種々の入力
同期信号周波数を持つ信号を映し出す事が可能となる。
また、カウンタのビット数は、外部からの入力同期信号
の位相に対し、進相もしくは遅相の位相シフト範囲を満
足すれば十分なため、図１の回路構成に対して安価に実
現できる。
【００３０】（実施例３）次に、請求項３に示した本発
明の一実施例について、図面を参照しながら説明する。
図３は請求項２に示した本発明の一実施例におけるシフ
トパルス回路のブロック図である。尚、図３において図
１、２と同一部分には同一符号を付す。
明の一実施例について、図面を参照しながら説明する。
図３は請求項２に示した本発明の一実施例におけるシフ
トパルス回路のブロック図である。尚、図３において図
１、２と同一部分には同一符号を付す。
【００３１】図３において、１は位相比較器、２は低域
通過フィルタ、３は電圧制御発振器、４は分周器、１７
は分周器４の出力を入力とし電圧制御発振器３の出力を
クロックとしたカウンタ、１８は積分回路と、２１はＤ
／Ａコンバータ、１９はＤ／Ａコンバータ２１により制
御される電圧比較器、６はＤ／Ａコンバータ２１を制御
するＥＥＰＲＯＭと、２０はパルス幅発生回路である。
また、８は外部からの入力同期信号、２３はカウンタ１
７の出力、２２はＤ／Ａコンバータ２１を制御する制御
信号である。
通過フィルタ、３は電圧制御発振器、４は分周器、１７
は分周器４の出力を入力とし電圧制御発振器３の出力を
クロックとしたカウンタ、１８は積分回路と、２１はＤ
／Ａコンバータ、１９はＤ／Ａコンバータ２１により制
御される電圧比較器、６はＤ／Ａコンバータ２１を制御
するＥＥＰＲＯＭと、２０はパルス幅発生回路である。
また、８は外部からの入力同期信号、２３はカウンタ１
７の出力、２２はＤ／Ａコンバータ２１を制御する制御
信号である。
【００３２】以上のように構成された請求項３に示す本
発明の一実施例におけるシフトパルス回路について、以
下その動作を説明する。
発明の一実施例におけるシフトパルス回路について、以
下その動作を説明する。
【００３３】図３において、外部からの入力同期信号８
およびカウンタ１７の出力信号２３の位相を位相比較器
１で比較し、位相比較器１の出力を低域通過フィルタ２
に入力し、低域通過フィルタ２で平滑された直流出力を
電圧制御発振器３に入力する。電圧制御発振器３の出力
クロックを、分周器４に入力し、その分周器４の出力を
入力とし電圧制御発振器３の出力をクロックとしたカウ
ンタ１７の出力２３を位相比較器１にフィードバックす
る事でＰＬＬ回路を構成する。この時のＰＬＬ回路の動
作を図６を用いて説明する。ＰＬＬ回路を構成する事
で、位相比較器１に入力された外部からの入力同期信号
８とカウンタ１７の出力信号２３の位相が一致する。こ
れより、外部からの入力同期信号８と位相が一致するカ
ウンタ１７の出力２３に対して、カウンタ１７の入力す
なわち分周器４の出力は進相となる。この分周器４の出
力を積分回路１８へ入力し、積分回路１８の出力の鋸波
とＤ／Ａコンバータ２１の出力直流電圧を電圧比較器１
９に入力する。この積分回路１８の積分期間がシフトパ
ルスの位相シフト範囲に対応し、その位相シフト範囲は
分周器４の分周比を一定とする事で、外部からの入力同
期信号８の周波数に無関係に分周器４の出力は、外部か
らの入力同期信号８の一周期に対して、ある一定の割合
でシフト位置が決定される。図６の例に示すように、積
分回路１８の出力鋸波の開始点がシフトパルスの最大進
相位置に対応し、出力鋸波の終端点がシフトパルスの最
大遅相位置に対応する。この積分回路１８の出力鋸波と
Ｄ／Ａコンバータ２１の出力直流電圧を電圧比較器１９
で電圧比較する。積分回路１８の出力鋸波とＤ／Ａコン
バータ２１の出力直流電圧との交点電圧位置がシフトパ
ルスのシフト位置となる。Ｄ／Ａコンバータ２１の出力
直流電圧をＥＥＰＲＯＭ６により変化させる事で、シフ
トパルスのシフト位置を変化させる事ができる。この電
圧比較器１９の出力パルスをパルス幅発生回路２０に入
力し、シフトパルス位置から一定幅のシフトパルスを発
生させる。また、位相シフトのシフト範囲は、分周器４
の分周比により決定されるため、シフトパルスのシフト
量を設定するには、分周器４の分周比を設定するだけで
実現でき、シフトパルスのシフト位置は、Ｄ／Ａコンバ
ータ２１への制御信号２２を制御する事で設定できる。
このシフトパルスを後段のマルチスキャンモニターの偏
向回路７に入力する事で、偏向回路７の特性に応じた映
像信号と同期信号との一定の位相関係が保てる。
およびカウンタ１７の出力信号２３の位相を位相比較器
１で比較し、位相比較器１の出力を低域通過フィルタ２
に入力し、低域通過フィルタ２で平滑された直流出力を
電圧制御発振器３に入力する。電圧制御発振器３の出力
クロックを、分周器４に入力し、その分周器４の出力を
入力とし電圧制御発振器３の出力をクロックとしたカウ
ンタ１７の出力２３を位相比較器１にフィードバックす
る事でＰＬＬ回路を構成する。この時のＰＬＬ回路の動
作を図６を用いて説明する。ＰＬＬ回路を構成する事
で、位相比較器１に入力された外部からの入力同期信号
８とカウンタ１７の出力信号２３の位相が一致する。こ
れより、外部からの入力同期信号８と位相が一致するカ
ウンタ１７の出力２３に対して、カウンタ１７の入力す
なわち分周器４の出力は進相となる。この分周器４の出
力を積分回路１８へ入力し、積分回路１８の出力の鋸波
とＤ／Ａコンバータ２１の出力直流電圧を電圧比較器１
９に入力する。この積分回路１８の積分期間がシフトパ
ルスの位相シフト範囲に対応し、その位相シフト範囲は
分周器４の分周比を一定とする事で、外部からの入力同
期信号８の周波数に無関係に分周器４の出力は、外部か
らの入力同期信号８の一周期に対して、ある一定の割合
でシフト位置が決定される。図６の例に示すように、積
分回路１８の出力鋸波の開始点がシフトパルスの最大進
相位置に対応し、出力鋸波の終端点がシフトパルスの最
大遅相位置に対応する。この積分回路１８の出力鋸波と
Ｄ／Ａコンバータ２１の出力直流電圧を電圧比較器１９
で電圧比較する。積分回路１８の出力鋸波とＤ／Ａコン
バータ２１の出力直流電圧との交点電圧位置がシフトパ
ルスのシフト位置となる。Ｄ／Ａコンバータ２１の出力
直流電圧をＥＥＰＲＯＭ６により変化させる事で、シフ
トパルスのシフト位置を変化させる事ができる。この電
圧比較器１９の出力パルスをパルス幅発生回路２０に入
力し、シフトパルス位置から一定幅のシフトパルスを発
生させる。また、位相シフトのシフト範囲は、分周器４
の分周比により決定されるため、シフトパルスのシフト
量を設定するには、分周器４の分周比を設定するだけで
実現でき、シフトパルスのシフト位置は、Ｄ／Ａコンバ
ータ２１への制御信号２２を制御する事で設定できる。
このシフトパルスを後段のマルチスキャンモニターの偏
向回路７に入力する事で、偏向回路７の特性に応じた映
像信号と同期信号との一定の位相関係が保てる。
【００３４】以上のように本実施例によれば、デジタル
回路でシフトパルスのシフト範囲を設定でき、そのシフ
ト範囲の期間、積分回路で鋸波を発生させれば良いた
め、従来の問題点であった、積分回路で入力同期信号の
ほぼ一周期分の動作が、本発明の構成により積分期間を
狭められる。これより、低ジッターかつ高安定度のシフ
トパルスを得られ、更に、内部にＰＬＬ回路を構成する
ため、外部からの入力同期信号に対して、常にシフトパ
ルスの位相シフト位置の割合が一定となるため、マルチ
スキャンモニターの中央に種々の入力同期信号周波数を
持つ信号を映し出す事が可能となる。また、シフトパル
ス位置の設定のみアナログ構成とする事で、図１の回路
構成に対して安価に実現できる。
回路でシフトパルスのシフト範囲を設定でき、そのシフ
ト範囲の期間、積分回路で鋸波を発生させれば良いた
め、従来の問題点であった、積分回路で入力同期信号の
ほぼ一周期分の動作が、本発明の構成により積分期間を
狭められる。これより、低ジッターかつ高安定度のシフ
トパルスを得られ、更に、内部にＰＬＬ回路を構成する
ため、外部からの入力同期信号に対して、常にシフトパ
ルスの位相シフト位置の割合が一定となるため、マルチ
スキャンモニターの中央に種々の入力同期信号周波数を
持つ信号を映し出す事が可能となる。また、シフトパル
ス位置の設定のみアナログ構成とする事で、図１の回路
構成に対して安価に実現できる。
【００３５】尚、以上の実施例では各種の制御信号を発
生する制御信号発生器としてＥＥＰＲＯＭを採用してい
るが、これに限定されることはなく、ＤＩＰスウッチ、
サミールスウッチなどの手動で設定できるものから、入
力データを基に演算処理されたＣＰＵの出力データにい
たる各種の制御信号発生器をを採用しても良いことはい
うまでもない。
生する制御信号発生器としてＥＥＰＲＯＭを採用してい
るが、これに限定されることはなく、ＤＩＰスウッチ、
サミールスウッチなどの手動で設定できるものから、入
力データを基に演算処理されたＣＰＵの出力データにい
たる各種の制御信号発生器をを採用しても良いことはい
うまでもない。
【００３６】
【発明の効果】以上のように、従来、単安定マルチバイ
ブレータと積分回路を組み合わせて実現していたシフト
パルス回路では、偏向回路７へ出力する同期信号となる
シフトパルスがアナログ回路で実現されるため、温度特
性や部品のばらつき等により、積分波形のジッター等が
発生し、シフトパルスが不安定状態になる。その結果、
マルチスキャンモニターに映し出される映像が水平方向
及び垂直方向に揺れる問題があり、更に、シフトパルス
は同期信号のほぼ一周期を積分回路で積分するため、積
分波形に周辺回路から発生されるノイズが重畳し易くな
ることで、シフトパルスの位相が不安定となり、高安定
度を保つことが困難であった。また、従来、マルチスキ
ャンモニターの中央に映像を映し出すために、様々な周
波数をもつ入力同期信号一つ一つに対して、その都度シ
フトパルスの位相位置をＥＥＰＲＯＭにより、設定する
必要があった。上述のような問題が、本発明により、シ
フトパルス回路内にＰＬＬ回路を構成する事で、容易に
解決され、低ジッターかつ高安定度のシフトパルス回路
が実現でき、更に、外部からの入力同期信号に対して、
常にシフトパルスの位相シフト位置の割合が一定となる
ため、マルチスキャンモニターの中央に種々の入力同期
信号周波数を持つ信号を映し出す事が可能となる。
ブレータと積分回路を組み合わせて実現していたシフト
パルス回路では、偏向回路７へ出力する同期信号となる
シフトパルスがアナログ回路で実現されるため、温度特
性や部品のばらつき等により、積分波形のジッター等が
発生し、シフトパルスが不安定状態になる。その結果、
マルチスキャンモニターに映し出される映像が水平方向
及び垂直方向に揺れる問題があり、更に、シフトパルス
は同期信号のほぼ一周期を積分回路で積分するため、積
分波形に周辺回路から発生されるノイズが重畳し易くな
ることで、シフトパルスの位相が不安定となり、高安定
度を保つことが困難であった。また、従来、マルチスキ
ャンモニターの中央に映像を映し出すために、様々な周
波数をもつ入力同期信号一つ一つに対して、その都度シ
フトパルスの位相位置をＥＥＰＲＯＭにより、設定する
必要があった。上述のような問題が、本発明により、シ
フトパルス回路内にＰＬＬ回路を構成する事で、容易に
解決され、低ジッターかつ高安定度のシフトパルス回路
が実現でき、更に、外部からの入力同期信号に対して、
常にシフトパルスの位相シフト位置の割合が一定となる
ため、マルチスキャンモニターの中央に種々の入力同期
信号周波数を持つ信号を映し出す事が可能となる。
【図１】本発明の一実施例におけるシフトパルス回路の
ブロック図
ブロック図
【図２】本発明の一実施例におけるシフトパルス回路の
ブロック図
ブロック図
【図３】本発明の一実施例におけるシフトパルス回路の
ブロック図
ブロック図
【図４】図１における各信号の位相関係図
【図５】図２における各信号の位相関係図
【図６】図３における各信号の位相関係図
【図７】従来におけるシフトパルス回路のブロック図
【図８】図７における各信号の位相関係図
１ 位相比較器 ２ 低域通過フィルタ ３ 電圧制御発振器 ４ 分周器 ５ シフトレジスタ ６ ＥＥＰＲＯＭ ７ マルチスキャンモニター内の偏向回路 ８ 外部からの入力同期信号 ９ 制御信号 １０ 分周器４の出力 １１ カウンタ １２ カウンタ １３ セレクタ １４ カウンタ１４の出力 １５ 制御信号 １６ 制御信号 １７ カウンタ １８ 積分回路 １９ 電圧比較器 ２０ パルス幅発生回路 ２１ Ｄ／Ａコンバータ ２２ 制御信号 ２３ カウンタ１７の出力 ２４ 単安定マルチバイブレータ ２５ 単安定マルチバイブレータ ２６ 積分回路 ２７ 積分回路
Claims (3)
- 【請求項１】 マルチスキャン対応の同期信号処理にお
いて、外部からの入力同期信号を一方の入力とした位相
比較器と、前記位相比較器の出力を入力とした低域通過
フィルタと、前記低域通過フィルタの出力を入力とした
電圧制御発振器と、前記電圧制御発振器の出力を入力と
し、出力を前記位相比較器の他方の入力とした分周器
と、前記電圧制御発振器の出力をクロックとし、前記分
周器の出力を入力としたシフトレジスタとからなるシフ
トパルス回路。 - 【請求項２】 マルチスキャン対応の同期信号処理にお
いて、外部からの入力同期信号を一方の入力とした位相
比較器と、前記位相比較器の出力を入力とした低域通過
フィルタと、前記低域通過フィルタの出力を入力とした
電圧制御発振器と、前記電圧制御発振器の出力を入力と
した分周器と、前記電圧制御発振器の出力をクロックと
し、前記分周器の出力を入力とし、出力を前記位相比較
器の他方の入力とした第１のカウンタと、前記電圧制御
発振器の出力をクロックとし前記第１のカウンタの出力
を入力とした第２のカウンタと、前記第２のカウンタの
出力と前記分周器の出力を各々入力としたセレクタから
なるシフトパルス回路。 - 【請求項３】 マルチスキャン対応の同期信号処理にお
いて、外部からの入力同期信号を一方の入力とした位相
比較器と、前記位相比較器の出力を入力とした低域通過
フィルタと、前記低域通過フィルタの出力を入力とした
電圧制御発振器と、前記電圧制御発振器の出力を入力と
した分周器と、前記電圧制御発振器の出力をクロックと
し、前記分周器の出力を入力とし、出力を前記位相比較
器の他方の入力としたカウンタと、前記分周器の出力を
入力とした積分回路と、前記積分回路の出力を一方の入
力とし、制御信号発生器からの制御信号により制御され
たＤ／Ａコンバータの出力を他方の入力とした電圧比較
器とからなるシフトパルス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6027937A JPH07234655A (ja) | 1994-02-25 | 1994-02-25 | シフトパルス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6027937A JPH07234655A (ja) | 1994-02-25 | 1994-02-25 | シフトパルス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07234655A true JPH07234655A (ja) | 1995-09-05 |
Family
ID=12234819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6027937A Pending JPH07234655A (ja) | 1994-02-25 | 1994-02-25 | シフトパルス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07234655A (ja) |
-
1994
- 1994-02-25 JP JP6027937A patent/JPH07234655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071996B2 (en) | Synchronizing video formats with dissimilar timing | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP3652009B2 (ja) | クロックジェネレータ | |
| JPH1155602A (ja) | デジタル位相合わせ装置 | |
| JP3356059B2 (ja) | クロック信号生成装置 | |
| JP4449102B2 (ja) | 画像表示装置 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP2600866B2 (ja) | 位相比較装置 | |
| JPS6221114Y2 (ja) | ||
| JP3277160B2 (ja) | Ｐａｌ方式の同期信号発生回路 | |
| KR100189052B1 (ko) | 팔-엠 방식의 컬러 씨씨디 카메라 | |
| JPH0418306Y2 (ja) | ||
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP3118809B2 (ja) | 同期回路 | |
| JPH0635275Y2 (ja) | メモリの制御装置 | |
| KR970011589B1 (ko) | 동기신호 발생장치 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JPH04192971A (ja) | ブランキングパルス作成回路 | |
| JPH10254400A (ja) | ドットクロック生成回路 | |
| JPS6161755B2 (ja) | ||
| JPH03228473A (ja) | 同期信号発生回路 | |
| JPH10303746A (ja) | Ｐｌｌ周波数シンセサイザ回路 |