JPS6153880A - 文字画像表示制御装置 - Google Patents

文字画像表示制御装置

Info

Publication number
JPS6153880A
JPS6153880A JP59174008A JP17400884A JPS6153880A JP S6153880 A JPS6153880 A JP S6153880A JP 59174008 A JP59174008 A JP 59174008A JP 17400884 A JP17400884 A JP 17400884A JP S6153880 A JPS6153880 A JP S6153880A
Authority
JP
Japan
Prior art keywords
horizontal
clock
counter
synchronizing signal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59174008A
Other languages
English (en)
Inventor
Joji Murakami
村上 丈示
Jiyunya Amashiro
天白 順也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59174008A priority Critical patent/JPS6153880A/ja
Publication of JPS6153880A publication Critical patent/JPS6153880A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字画像表示制御装置に関し、特に簡単な構
成により外部同期を可能にしかつ画面上における表示の
ずれを最小にした文字画像表示制御装置に関する。
〔従来の技術〕
現在マイクロコンビエータシステムあるいはパーソナル
コンビエータシステム等で使用されていルCRTディス
プレイ装置等に組込まれている文字画像表示制御装置、
す々わちCRTコントローラは通常各装置に固有の走査
周期で表示動作を行なっている。
第4図(、)はこの種CRTコントローラを含むビデオ
システムの構成を示すもので、CPUIおよびCRT:
ffントローラ2によ多制御されるビデオRAM3から
各アドレス毎に例えば8ビ、トづつ並列的に読み出され
たデータはノ9ラレルシリアル変換回路4によって直列
的なビデオ出力信号に変換されてCR’r5に供給され
る。
そしてCRTコントローラ2とノ9ラレルシリアル変換
回路4にはそれぞれ外部のクロック発生回路7から分周
回路8を経てクロ、クパルスが供給され、この場合CR
Tコントローラ2に供給されるクロ、クパルス(所謂キ
ャラクタクロック)の周波数は分周回路8によt)iJ
?ルレルシリアル変換回路4に供給されるクロックパル
ス(所謂ドツトクロツク)の周波数の例えば百とされ、
これらのクロ、クツ4ルスによりそれぞれからのデータ
送出が制御され、またCRTコントローラ2においては
該クロ、り・臂ルスをもとにして形成した水平同期信号
HIIY)icおよび垂直同期信号V8YNCをCRT
 5に供給し所定の走査周期で表示動作を行っている。
したがってテレビジW/装置からの画像信号やビデオ装
置からの画像信号とマイクロコンピュータシステムある
いはノ9−ソナルコンビエータシステム等の文字画像情
報等を同一画面に重ね合せて表示するような場合には、
 CRTコントローラ側の表示走査周期をテレビジ璽ン
装置の走査周期と同期させる所謂外部同期をとる必要が
ある。
そしてそのための手段として従来よ多位相固定回路(P
LL回路)が用いられており、これによってテレビジ目
ン装置から送られてくる水平同期信号に同期したクロッ
ク/IPルスを作成してCRTコントローラに供給する
方法が用いられている。しかしながらこの方法は回路規
模が大きくなシ装置構成が複雑になると共に同期引き込
みに長時間を要するという不都合がある。
そこで本出願人は先に、この種文字画像表示制御装置に
おいて、水平カウンタおよび垂直カウンタの双方をそれ
ぞれ水平走査周期および垂直走査周期ごとに外部同期信
号により初期化するという構想にもとづいて比較的簡単
な装置構成によって外部同期をとるようにし、その際の
同期引き込み時間をも短縮することを提案した。
第4図(b)はかかるCRTコントローラを用いたビデ
オシステムの構成を示すもので、テレビジ曹ン装置6か
らの水平同期信号H8YNCおよび垂直同期信号V8Y
NCがCRTコントローラ2に入力され、後述するよう
にこれら各同期信号によって各水平走査周期および垂直
走査周期ごとにCRTコントローラ2内の水平カウンタ
および垂直カウンタが初期化され、これによってCRT
コントローラ2はテレビジ胃ン装置6からの各同期信号
に同期してビデオRAM 3にアクセスするようにされ
る。
第3図は第4図(b)のシステムに用いられるCRTコ
ントローラの特に同期回路の部分の具体的な構成例を示
すもので、トライステートバッファ215゜225およ
び216,226にコントロール信号CNTを送ってそ
の何れか一方を導通させることによって水平同期信号H
8YNCおよび垂直同期信号VIIYNCを出力するモ
ードすなわちCRTコントローラ固有の周期でCRTの
表示動作を行うモードと、これら各同期信号をテレビジ
日ン装置などから入力するモードすなわち外部同期とす
るモードとに切換えることができるようにされている。
まず、前者すなわち各同期信号を出力するモードにおい
ては、第4図(、)に示すクロ、り発生回路7から分周
回路8を通して送られてきたクロックツ譬ルスCLKが
水平カウンタ211およびメモリアドレスカウンタ23
1にそれぞれカウントクロックとして入力されて計数さ
れる。そして水平カウンタ211の出力はカウントデー
タとして比較器213に入力され、水平周期設定回路2
12から出力される水平周期設定値と比較される。
また水平カウンタ211の出力は水平同期発生回路21
4に入力され、該カウンタの計数値が所定の値に達する
と水平同期信号)(gyNcが形成されトライステート
バッファ215を介してCRTに送られる。
更に水平カウンタ211から出力される計数値が水平周
期設定回路212から出力される水平周期設定値と一致
すると、比較器213は1個の・母ルスを出力しこのi
4ルスによって水平カウンタ211がリセットされると
共に、この・9ルスは垂直カウンタ221にカウントク
ロックとして入力されて計数される。そして垂直カウン
タ221の出力はカウントデータとして比較器223に
入力され、垂直周期設定回路222から出力される垂直
周期設定値と比較される。
また垂直カウンタ221の出力は垂直同期発生回路22
4に入力され、該カウンタの計数値が所定の値に達する
と垂直同期信号VmYNCが形成されトライステートバ
ッファ225を介してCRTに送られる。
更に垂直カウンタ221から出力される計数値が垂直周
期設定回路222から出力される垂直周期設定値と一致
すると比較器223は1個のノ譬ルスを出力しこのノヤ
ルスによって垂直カウンタ221はリセットされる。
また比較器213および223が共に一致信号を出力す
るとメモリアドレスカウンタ制御部232によってメモ
リアドレスカウンタ231がリセットされる。これによ
りメモリアドレスカウンタ231からビデオRAMの1
画面分の画情報を記憶する領域をアクセスするためのア
ドレス信号ADDが順次出力される。
次に後者すなわちテレビジョン装置などからの同期信号
による外部同期を行うモードにおいては、コントロール
信号CNTをLレベルトシてトライステートバッファ2
15および225をオフとし、トライステートバッファ
216および226をオンとする。
これによってテレビシ冒ン装置側の水平および垂直同期
信号がトライステート・々ッファ216および226を
介して水平同期位置発生回路217および垂直同期位置
発生回路227に入力される。
そしてこれら水平同期位置発生回路217および垂直同
期位置発生回路227は、それぞれテレビジョン装置か
ら水平および垂直同期信号が人力された時点で、水平カ
ウンタ211および垂直カウンタ221に水平同期信号
および垂直同期信号の位置をロードする。これにより水
平カウンタ211および垂直カウンタ221はそれぞれ
水平および垂直同期信号の位置で所定の計数値にセット
される。換言すれば水平カウンタおよび垂直カウンタ双
方はそれぞれ水平走査周期および垂直走査周期毎に初期
化されて、テレビジ曹ン装置の各同期信号に同期した周
期で計数を行うことになる。
このようにして第3図の装置によれば比較的簡単な構成
によって外部同期を可能にし、テレビジ曹ン装置などか
らの画像信号との重ね合せを行うことができるけれども
、該装置においてはテレビノ冒ン装置からの水平同期信
号とCRTコントローラ側のクロ、り・9ルス(クロッ
ク発生回路から供給される)との位相同期を行なってい
ないため、CRTコントローラの最小表示単位における
表示のずれを生じ、テレビジョンの画面上に表示される
文字に第6図(、)に示すようなずれ(鋸歯状模様)を
生ずるという問題点があった。
〔発明が解決しようとする問題点〕
本発明は上記問題点を解決するためになされたもので、
上記第3図に示されるような外部同期の可能な文字画像
表示制御装置を更に改良して、上記PLL回路のような
複雑な装置構成によることなく、この種文字画像表示制
御装置による文字画像表示のずれを無視しうる程度に微
小なものとするようにしたものである。
〔問題点を解決するための手段〕
本発明によれば、クロックパルスを計数する水平カウン
タおよび該水平カウンタの計数値が所定の設定値と一致
したとき出力されるパルスを計数する垂直カウンタをそ
なえ、該水平カウンタおよび垂直カウンタの出力にもと
づいてそれぞれ水平走査周期および垂直走査周期を規制
するラスタスキャン形の文字画像表示制御装置において
、外部同期信号により該水平カウンタおよび垂直カウン
タをそれぞれ水平走査周期および垂直走査周期ごとに初
期化する手段、および該外部からの水平同期信号により
該水平カウンタに供給されるクロック・マルスを水平走
査周期ごとに予め初期化する手段を具備する、文字画像
表示制御装置が提供される。
〔作用〕
上記装置においては、水平カウンタに供給されるクロッ
クツ量ルスすなわちキャラクタクロックを、外部から入
力される水平同期信号により予め初期化することにより
、各ラスター毎の水平同期信号とクロックパルスとの位
相間隔をほぼ不変の間隔に揃えることができ、この種文
字画像表示制御装置すなわちCRTコントローラによる
文字画像表示のずれを無視しうる程度に微小なものとし
ている。
〔実施例〕
第1図は本発明の1実施例としての文字画像表示制御装
置すなわちCRTコントローラの構成を第3図のものと
対比させて示すもので、第3図のものと相違する点は、
外部同期モードにおいてクロ、り発生回路から供給され
るクロックツ9ルスCLKが、トライステートバッファ
216を通して入力される水平同期信号H8YNCによ
って初期化されるクロック初期化回路24が設けられ、
該クロック初期化回路24の出力がカウントクロックと
して水平カウンタ211およびメモリアドレスカウンタ
231に供給される点である。
第2図は該クロック初期化回路24の具体例を示すもの
で、第2図(、)においてはクロ、り発生回路において
発生されるクロックツ譬ルスCLKが分周器241(ク
ロック発生回路において発生したり0ツクノ臂ルスの周
波数を前述したように例えば百に分周するカウンタで、
第4図伽)の分周回路8に相当する)において、外部か
ら入力された水平同期信号HIIYNCによって初期化
され、該初期化されたクロック・fルスをカウントクロ
、りとして水平カウンタ211およびメモリアドレスカ
ウンタ231に供給する。
第5図は上記水平同期信号)fsyNcとCRTコント
ロー2に供給されるキャラクタクロックCLK 、!:
の時間的関係を示すもので、(1)はテレビジ曹ン装置
などからCRTコントローラに入力される水平同期信号
であって各ラスター毎に入力される。(b)はクロック
発生回路から供給されるクロックツ臂ルスであって上述
したクロ、り初期化を行うことなく単に分周してCRT
コントローラに供給される場合を示し、一方(、)は本
発明にょル上述したクロック初期化を行った上でCRT
コントローラに供給される場合を示す。
該図から明らかなようにクロック初期化を行わない(b
)の場合には、各ラスター毎に水平同期信号HIYNC
の立下シエッジと次のクロックツ臂ルスの立上シエッジ
との時間間隔がtl  * j雪 +・・・のように順
次変化して行き、その結果C17画面上に表示される文
字がラスター毎に僅がづつずれ、第6図(a)に示すよ
うな鋸歯状模様を生ずることになる。
これに対し本発明のようにクロック初期化を行う(c)
の場合には、水平同期信号の立上シエ、−)においてク
ロ、りi4ルスを一旦停止させてLレベルとし、該水平
同期信号の立下シエッジから再び分周回路の動作を再開
させるため、該水平同期信号の立下シエ、ジと次のクロ
、クパルスの立上シエッジとの時間間隔が分局器の最小
単位で揃うようになシ、この点第5図(c)ではtIぼ
一定の時間間隔tで揃うものとして示される。したがっ
てCRT画面上に表示される文字も第6図(b)に示す
ように、上述したPLL回路を用いた場合とほぼ同様に
殆んど表示ずれを生ずることがな込。
もっとも上述したように分局器の最小単位での誤差によ
る表示ずれの可能性は残されているが、これによる表示
ずれはごく微小であって視覚上端んど問題となることは
ない。なおこの場合、クロック発生器(発振器)の周波
数を例えば2倍、4倍、・・・と上昇させ、分局器に□
よってその周波数を■、■、・・・とすることによって
、該分局器の最小単位の値を更に小さくすることができ
それによって表示ずれが更に小さくなる。
また第2図(b)は本発明において用いられるクロ、り
初期化回路の第2の具体例を示すもので、クロ、り発生
回路から供給(必要に応じて分局器で分周した後供給)
されるクロックパルスCLKを位相回路242(実際に
は例えば遅延線などにより構成される)に通して種々の
位相φl 、φ2 、・・・φ。を有するものを出力さ
せ、これらを選択回路243に入力させる該選択回路2
43においては、各ラスター毎に外部装置からの水平同
期信号HIIYN(!が入力されることによって、カウ
ントクロックはLowレベルとなシ、その期間中に上記
種々の位相を有する各クロックツ9ルスのうちで該水平
同期信号の立下りエツジを基準にしてそれと最も接近し
た位相のクロックツ9ルスのみを選択してCRTコント
ローラ側にカウントクロックとして出力させるようにし
ている。
以上2つの具体例に示されるようなり口、り初期化回路
をCRTコントローラ内部又は外部に設けることによル
、外部同期モードにおいて、各ラスター毎に外部のテレ
ビジ曹ン装置などから大刀される水平同期信号と、クロ
ック発生回路から送られてくるクロック・母ルスとの位
相間隔をほぼ不変の間隔に揃えることができ、PLL回
路のような複雑な回路構成によることなく、上述した表
示ずれの問題を解消することができる。
〔発明の効果〕
本発明によればPLL回路などを用いることなく比較的
簡単な構成によって、所謂外部同期をとることができ、
これによってテレビジ曹ン装置からの画像信号とCRT
コントローラ側からの文字画像情報とを同一画面上に重
ね合せて表示することができるとともに、更にその際の
CRTコントローラ側からの文字画像の表示のずれを無
視しうる程度に微小なものとして視覚上の問題を解消す
ることができる。
【図面の簡単な説明】
第1図は、本発明の1実施例としての文字画像表示制御
装置の構成を示すブロック図、第2図(&) 、 (b
)は、第1図装置におけるクロ、り初期化回路の具体的
構成例を示すブロック図、第3図は、本発明の前提とし
ている先行技術における文字画像表示制御装置の構成を
示すブロック図、 第4図(、) 、 (b)は、この種の文字画像表示制
御装置を用いたビデオシステムを示すブロック図、第5
図は、本発明による文字画像表示制御装置の動作を先行
技術によるものと比較して説明する図、 第6図(a) 、 (b)は、本発明による文字画像表
示制御装置を用いた場合の表示画像を先行技術を用いた
場合と比較して示す図である。 (符号の説明) 1・・・CPU、  2・・・CRTコントローラ、3
・・・ビデオRAMX4・・・/?ラレルシリアル変換
回路、5・・・CRT。 6・・・テレピノ璽ン装置、211・・・水平カウンタ
、212・・・水平周期設定回路、213・・・比較器
、214・・・水平同期発生回路、215.216・・
・トライステートバッファ、217・・・水平同期位置
発生回路、221・・・垂直カウンタ、222・・・垂
直層期設定回路、223・・・比較器、224・・・垂
直同期発生回路、225.226・・・トライステート
バッファ、227・・・垂直同期位置発生回路、231
・・・メモリアドレスカウンタ、232・・・メモリア
ドレスカウンタ制御部、24・・・クロック初期化回路
、241・・・分局器(カウンタ)、242・・・位相
器、243・・・選択回路。

Claims (1)

    【特許請求の範囲】
  1. 1、クロックパルスを計数する水平カウンタおよび該水
    平カウンタの計数値が所定の設定値と一致したとき出力
    されるパルスを計数する垂直カウンタをそなえ、該水平
    カウンタおよび垂直カウンタの出力にもとづいてそれぞ
    れ水平走査周期および垂直走査周期を規制するラスタス
    キャン形の文字画像表示制御装置において、外部同期信
    号により該水平カウンタおよび垂直カウンタをそれぞれ
    水平走査周期および垂直走査周期ごとに初期化する手段
    、および該外部からの水平同期信号により該水平カウン
    タに供給されるクロックパルスを水平走査周期ごとに予
    め初期化する手段を具備することを特徴とする文字画像
    表示制御装置。
JP59174008A 1984-08-23 1984-08-23 文字画像表示制御装置 Pending JPS6153880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59174008A JPS6153880A (ja) 1984-08-23 1984-08-23 文字画像表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59174008A JPS6153880A (ja) 1984-08-23 1984-08-23 文字画像表示制御装置

Publications (1)

Publication Number Publication Date
JPS6153880A true JPS6153880A (ja) 1986-03-17

Family

ID=15971028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59174008A Pending JPS6153880A (ja) 1984-08-23 1984-08-23 文字画像表示制御装置

Country Status (1)

Country Link
JP (1) JPS6153880A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954290A (ja) * 1982-08-20 1984-03-29 フイリツプス・ペトロリユ−ム・コンパニ− 印刷回路板
WO1992013332A1 (fr) * 1991-01-29 1992-08-06 Seiko Epson Corporation Appareil de traitement d'images video
US5422678A (en) * 1991-01-29 1995-06-06 Seiko Epson Corp. Video processor for enlarging and contracting an image in a vertical direction
JP2623973B2 (ja) * 1991-01-29 1997-06-25 セイコーエプソン株式会社 映像処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5482931A (en) * 1977-12-15 1979-07-02 Toshiba Corp Display unit for cathode ray tube
JPS5792984A (en) * 1980-12-01 1982-06-09 Seikosha Co Ltd Circuit for generating synchronizing signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5482931A (en) * 1977-12-15 1979-07-02 Toshiba Corp Display unit for cathode ray tube
JPS5792984A (en) * 1980-12-01 1982-06-09 Seikosha Co Ltd Circuit for generating synchronizing signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954290A (ja) * 1982-08-20 1984-03-29 フイリツプス・ペトロリユ−ム・コンパニ− 印刷回路板
WO1992013332A1 (fr) * 1991-01-29 1992-08-06 Seiko Epson Corporation Appareil de traitement d'images video
US5422678A (en) * 1991-01-29 1995-06-06 Seiko Epson Corp. Video processor for enlarging and contracting an image in a vertical direction
JP2623973B2 (ja) * 1991-01-29 1997-06-25 セイコーエプソン株式会社 映像処理装置

Similar Documents

Publication Publication Date Title
US5963200A (en) Video frame synchronization of independent timing generators for frame buffers in a master-slave configuration
JPS581785B2 (ja) 陰極線管の表示装置
JPH0120432B2 (ja)
JPS61139174A (ja) 倍速変換装置
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
KR0165965B1 (ko) 해상도가 다른 두 그래픽을 오버레이하기 위한 장치
JP2592264B2 (ja) ビデオ信号発生装置
KR930005808B1 (ko) 화상 시스템
GB2150391A (en) Sync signal generator
JP2658118B2 (ja) 静止画像表示装置
JP3253451B2 (ja) コンポジット同期信号の遅延回路
JPH01126012A (ja) 発振出力制御回路
JP3008382B2 (ja) Pal用信号変換回路およびそれを用いたpal用ビデオ信号生成方法
JPS6212284A (ja) 信号処理回路
JPH03203780A (ja) 映像信号生成回路
JPS62251787A (ja) 同期クロツク発生回路
JPH07298204A (ja) 映像信号処理装置
JPH0541813A (ja) クロツク信号発生回路
JPH0327144B2 (ja)
JPH0693762B2 (ja) 走査周波数変換装置
JPS62161190A (ja) 同期信号発生回路
JPH10243254A (ja) 同期信号処理回路
JPH0420526B2 (ja)