JPH07234700A - ディジタルデータ記憶システム - Google Patents
ディジタルデータ記憶システムInfo
- Publication number
- JPH07234700A JPH07234700A JP1744495A JP1744495A JPH07234700A JP H07234700 A JPH07234700 A JP H07234700A JP 1744495 A JP1744495 A JP 1744495A JP 1744495 A JP1744495 A JP 1744495A JP H07234700 A JPH07234700 A JP H07234700A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- signal
- memory
- data
- sampled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
- G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭ内に記憶されたディジタル信号をこの
ＲＯＭを構成するメモリサイトの一部が故障していて
も、再生できる方法を提供することである。 【構成】 本発明のメモリ素子からディジタル情報を読
み出す方法は、信号を時間的に隣接してサンプルした値
を表すデータ（信号）を別個の（異なる）メモリロケー
ションに記憶することである。なお、１個のメモリロケ
ーションは、複数のメモリサイトから構成される。この
別個のメモリロケーションの回路故障は、他のメモリロ
ケーションとは独立に発生すると考えられる。本発明の
方法を実行すると、メモリ回路の故障により引き起こさ
れるエラーの影響は、このディジタルデータ情報を読み
出す際に、データ喪失をテストし、データ喪失が検知さ
れると、この喪失データにより表された信号サンプルに
時間的に近接して、サンプルされた信号を表すデータが
その喪失データに置き換えられる。
ＲＯＭを構成するメモリサイトの一部が故障していて
も、再生できる方法を提供することである。 【構成】 本発明のメモリ素子からディジタル情報を読
み出す方法は、信号を時間的に隣接してサンプルした値
を表すデータ（信号）を別個の（異なる）メモリロケー
ションに記憶することである。なお、１個のメモリロケ
ーションは、複数のメモリサイトから構成される。この
別個のメモリロケーションの回路故障は、他のメモリロ
ケーションとは独立に発生すると考えられる。本発明の
方法を実行すると、メモリ回路の故障により引き起こさ
れるエラーの影響は、このディジタルデータ情報を読み
出す際に、データ喪失をテストし、データ喪失が検知さ
れると、この喪失データにより表された信号サンプルに
時間的に近接して、サンプルされた信号を表すデータが
その喪失データに置き換えられる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルデータの記
憶方法および読み出し方法に関する。
憶方法および読み出し方法に関する。
【０００２】
【従来の技術】適正な品質でディジタルオーディオ信
号、あるいは、ディジタルビデオ信号を記憶するには、
大量のメモリを必要とする。例えば、６４キロビット／
秒の速度でサンプルされたオーディオ信号を１５分間記
憶するには、約６４百万のメモリサイトを必要とする。
さらに、高品質で、長時間オーディオ信号を録音するに
は、これ以上のメモリを必要とし、このことはビデオ信
号につても当然当てはまる。半導体メモリ素子の容量と
密度は、特にＲＯＭに関しては、近年、急速に増加して
いる。その結果、この半導体メモリ素子内にディジタル
化されたオーディオおよびビデオ情報を大量に記憶する
ことが可能となった。
号、あるいは、ディジタルビデオ信号を記憶するには、
大量のメモリを必要とする。例えば、６４キロビット／
秒の速度でサンプルされたオーディオ信号を１５分間記
憶するには、約６４百万のメモリサイトを必要とする。
さらに、高品質で、長時間オーディオ信号を録音するに
は、これ以上のメモリを必要とし、このことはビデオ信
号につても当然当てはまる。半導体メモリ素子の容量と
密度は、特にＲＯＭに関しては、近年、急速に増加して
いる。その結果、この半導体メモリ素子内にディジタル
化されたオーディオおよびビデオ情報を大量に記憶する
ことが可能となった。
【０００３】しかし、完全な大容量高密度のＲＯＭを高
い歩留を維持しながら生産することは難しい。半導体メ
モリ素子の複雑性およびその集積度により、個別のメモ
リサイトの動作性を保証できるようなメモリ素子を大量
生産することは不可能であった。このように完全な大容
量高密度ＲＯＭを定常的に生成することは不可能である
ために、このようなメモリ素子のある種の品質保証が必
要であり、このため、また別の困難が生じることになっ
た。このようなＲＯＭ内には、沢山のメモリサイトが存
在するために、各メモリサイトが適正に動作するか否か
をテストすることは経済的に不可能である。このような
個別のメモリサイトのテストは、メモリ素子内のメモリ
サイトの数が大量のディジタルオーディオまたはビデオ
情報を記憶するのに必要なメモリサイト数になるにつれ
て、非常に時間のかかるものである。このような大容量
のメモリ素子をテストする際の経済性を向上するために
は、あるメモリ素子内の全部のメモリサイトを抜き取っ
た場所のみをテストすることである。このような抜き取
りテストは、メモリ全体の動作性を完全に保証すること
にはならない。
い歩留を維持しながら生産することは難しい。半導体メ
モリ素子の複雑性およびその集積度により、個別のメモ
リサイトの動作性を保証できるようなメモリ素子を大量
生産することは不可能であった。このように完全な大容
量高密度ＲＯＭを定常的に生成することは不可能である
ために、このようなメモリ素子のある種の品質保証が必
要であり、このため、また別の困難が生じることになっ
た。このようなＲＯＭ内には、沢山のメモリサイトが存
在するために、各メモリサイトが適正に動作するか否か
をテストすることは経済的に不可能である。このような
個別のメモリサイトのテストは、メモリ素子内のメモリ
サイトの数が大量のディジタルオーディオまたはビデオ
情報を記憶するのに必要なメモリサイト数になるにつれ
て、非常に時間のかかるものである。このような大容量
のメモリ素子をテストする際の経済性を向上するために
は、あるメモリ素子内の全部のメモリサイトを抜き取っ
た場所のみをテストすることである。このような抜き取
りテストは、メモリ全体の動作性を完全に保証すること
にはならない。
【０００４】さらに、大容量のＲＯＭ内の各メモリサイ
トの動作性を全部テストしたとしても、実際に確認され
るものはメモリセルのアドレス回路の機能だけである。
このように、ＲＯＭ内に記憶された情報の完全性を決定
するような実際的な方法は存在しないことになる。現在
実行できる唯一の方法は、各メモリサイトに記憶された
ディジタル値を読み出し、この読み出された値とこのメ
モリ内に記憶されているはずの情報の標準マップ（ある
いは、マスターマップ）とを比較することである。この
読み出しと比較方法は、大容量高密度のＲＯＭに経済的
に適用するには時間のかかり過ぎるものである。
トの動作性を全部テストしたとしても、実際に確認され
るものはメモリセルのアドレス回路の機能だけである。
このように、ＲＯＭ内に記憶された情報の完全性を決定
するような実際的な方法は存在しないことになる。現在
実行できる唯一の方法は、各メモリサイトに記憶された
ディジタル値を読み出し、この読み出された値とこのメ
モリ内に記憶されているはずの情報の標準マップ（ある
いは、マスターマップ）とを比較することである。この
読み出しと比較方法は、大容量高密度のＲＯＭに経済的
に適用するには時間のかかり過ぎるものである。
【０００５】一方、標準の音楽用のレコードに用いられ
ている検証方法は有益である。レコード製造業者が生産
された各レコードに含まれる全部のオーディオ情報をテ
ストすることは明らかに現実的ではない。このようにレ
コード製造業者は、各レコードの各トラックをリアルタ
イムで再生し、モニタするようなことはしていない。こ
のようにレコードを再生しモニタするテスト方法は、大
量生産される音楽用レコードには適用されていない。大
量生産向きのオーディオまたはビデオ情報記憶媒体にと
って、このような記憶媒体から呼び出された信号の質を
視聴者にとって許容できる程度に確保するよう、容易に
実行できるテストを行えるようなメモリ素子を提供しな
ければならない。現在までのメモリ素子の設計、テスト
方法および情報読み出し方法は、高容量、高密度のＲＯ
Ｍ内に記憶されたディジタル信号にとって品質を保証す
る、あるいは、エラーを修正するようなことはできな
い。
ている検証方法は有益である。レコード製造業者が生産
された各レコードに含まれる全部のオーディオ情報をテ
ストすることは明らかに現実的ではない。このようにレ
コード製造業者は、各レコードの各トラックをリアルタ
イムで再生し、モニタするようなことはしていない。こ
のようにレコードを再生しモニタするテスト方法は、大
量生産される音楽用レコードには適用されていない。大
量生産向きのオーディオまたはビデオ情報記憶媒体にと
って、このような記憶媒体から呼び出された信号の質を
視聴者にとって許容できる程度に確保するよう、容易に
実行できるテストを行えるようなメモリ素子を提供しな
ければならない。現在までのメモリ素子の設計、テスト
方法および情報読み出し方法は、高容量、高密度のＲＯ
Ｍ内に記憶されたディジタル信号にとって品質を保証す
る、あるいは、エラーを修正するようなことはできな
い。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、高容量、高密度のＲＯＭ内に記憶されたディジタル
信号をこのＲＯＭを構成するメモリサイトの一部が故障
していても、視聴者が満足できる程度の品質を有するよ
うなディジタル記憶および再生方法を提供することであ
る。
は、高容量、高密度のＲＯＭ内に記憶されたディジタル
信号をこのＲＯＭを構成するメモリサイトの一部が故障
していても、視聴者が満足できる程度の品質を有するよ
うなディジタル記憶および再生方法を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明のメモリ素子から
ディジタル情報を読み出す方法は、信号を時間的に隣接
してサンプルした値を表すデータ（信号）または周波数
バンドが隣接した周波数成分を表すデータを別個の（異
なる）メモリロケーションに記憶することである。な
お、１個のメモリロケーションは、複数のメモリサイト
から構成される。この別個のメモリロケーションの回路
故障は、他のメモリロケーションとは独立に発生すると
考えられる。本発明の方法を実行すると、ディジタルデ
ータシステム内のメモリ回路の故障により引き起こされ
るエラーの影響は、このディジタルデータ情報を読み出
す際に、データ喪失をテストすることにより減少するこ
とができる。データ喪失が検知されると、この喪失デー
タにより表された信号サンプルに時間的に近接して、サ
ンプルされた信号を表すデータがその喪失データに置き
換えられる。また、本発明の他の実施例によれば、この
テスト／置換方法を用いてメモリ回路故障のエラーの影
響を減少させることができる。また、データ喪失を検知
すると、この喪失データにより表された周波数成分のバ
ンドに隣接する周波数成分を表すデータが、この喪失デ
ータに置き換えられる。
ディジタル情報を読み出す方法は、信号を時間的に隣接
してサンプルした値を表すデータ（信号）または周波数
バンドが隣接した周波数成分を表すデータを別個の（異
なる）メモリロケーションに記憶することである。な
お、１個のメモリロケーションは、複数のメモリサイト
から構成される。この別個のメモリロケーションの回路
故障は、他のメモリロケーションとは独立に発生すると
考えられる。本発明の方法を実行すると、ディジタルデ
ータシステム内のメモリ回路の故障により引き起こされ
るエラーの影響は、このディジタルデータ情報を読み出
す際に、データ喪失をテストすることにより減少するこ
とができる。データ喪失が検知されると、この喪失デー
タにより表された信号サンプルに時間的に近接して、サ
ンプルされた信号を表すデータがその喪失データに置き
換えられる。また、本発明の他の実施例によれば、この
テスト／置換方法を用いてメモリ回路故障のエラーの影
響を減少させることができる。また、データ喪失を検知
すると、この喪失データにより表された周波数成分のバ
ンドに隣接する周波数成分を表すデータが、この喪失デ
ータに置き換えられる。
【０００８】
【実施例】図１は高密度直列ＲＯＭの部分内の１８個の
メモリサイト（１０１−１１８）を表すブロック図であ
る。ディジタル値０と１は、このＲＯＭ内で所定のメモ
リサイトにおいて、エンハンスモード（１）またはディ
プレーションモード（０）の何れかにより表示してい
る。同図において、ｎ−チャネルＦＥＴのメモリサイト
を２個に直列に接続したチェーン、すなわち、メモリサ
イト１０１〜１０９とメモリサイト１１０〜１１８とが
示されている。これらの各チェーンは、電源ライン１１
９（正電圧ＶDDが印加されている）に、ｐ−チャネルＦ
ＥＴ１２０と１２１を介して接続されている。各メモリ
サイトを構成するｎ−チャネルＦＥＴは、ワードライン
導体１２２−１３０に接続され、各ｐ−チャネルＦＥＴ
１２０，１２１のゲートは導体１３１に接続されてい
る。この直列に接続されたｐ−チャネルＦＥＴ１２０と
ｎ−チャネルＦＥＴ１０１−１０９の構成と、ｐ−チャ
ネルＦＥＴ１２１とｎ−チャネルＦＥＴ１１０−１１８
の構成により、電源ライン１１９と接地との間の切替可
能なパスが提供できる。この図１に示された直列ＲＯＭ
の部分内に記憶されたデータは、６ｔの間のディジタル
化されたオーディオ信号を表す。このディジタル化され
たオーディオ信号は、６個の等しい時間間隔ｔでもって
サンプル化されたものである。すなわち、このサンプリ
ングは、時間ｔ1、ｔ2、ｔ3、ｔ4、ｔ5、ｔ6でシーケン
シャルに実行されている。本発明の方法を実行するため
に、図１に示された２個の直列ＦＥＴチェーンは、互い
に対を形成し、オーディオ信号を時間的に連続してサン
プリングした値を表すデータの蓄積は、１つのチェーン
内で行われるのを回避している。この理由は、各メモリ
回路が互いに独立に様々な故障にさらされた時、２個の
時間的に連続したサンプリングが失われ、あるいは、損
傷する可能性を減少させるためである。このために、時
間ｔ1でのオーディオ信号を表すデータの３ビットは、
メモリサイト１０１、１０２、１０３（これらはメモリ
ロケーション１３２を構成する）に記憶される。そし
て、時間ｔ2におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１１０、１１１、１１２（これ
らはメモリロケーション１３３を構成する）に記憶さ
れ、時間ｔ3におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１０４、１０５、１０６（これ
らはメモリロケーション１３４を構成する）に記憶さ
れ、時間ｔ4におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１１３、１１４、１１５（これ
らはメモリロケーション１３５を構成する）に記憶さ
れ、時間ｔ5におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１０７、１０８、１０９（これ
らはメモリロケーション１３６を構成する）に記憶さ
れ、時間ｔ6におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１１６、１１７、１１８（これ
らはメモリロケーション１３７を構成する）に記憶され
る。オーディオデータが様々な３個のビットメモリロケ
ーション内に記憶されるシーケンス（順序）を図２の矢
印２０１−２０５で示す。
メモリサイト（１０１−１１８）を表すブロック図であ
る。ディジタル値０と１は、このＲＯＭ内で所定のメモ
リサイトにおいて、エンハンスモード（１）またはディ
プレーションモード（０）の何れかにより表示してい
る。同図において、ｎ−チャネルＦＥＴのメモリサイト
を２個に直列に接続したチェーン、すなわち、メモリサ
イト１０１〜１０９とメモリサイト１１０〜１１８とが
示されている。これらの各チェーンは、電源ライン１１
９（正電圧ＶDDが印加されている）に、ｐ−チャネルＦ
ＥＴ１２０と１２１を介して接続されている。各メモリ
サイトを構成するｎ−チャネルＦＥＴは、ワードライン
導体１２２−１３０に接続され、各ｐ−チャネルＦＥＴ
１２０，１２１のゲートは導体１３１に接続されてい
る。この直列に接続されたｐ−チャネルＦＥＴ１２０と
ｎ−チャネルＦＥＴ１０１−１０９の構成と、ｐ−チャ
ネルＦＥＴ１２１とｎ−チャネルＦＥＴ１１０−１１８
の構成により、電源ライン１１９と接地との間の切替可
能なパスが提供できる。この図１に示された直列ＲＯＭ
の部分内に記憶されたデータは、６ｔの間のディジタル
化されたオーディオ信号を表す。このディジタル化され
たオーディオ信号は、６個の等しい時間間隔ｔでもって
サンプル化されたものである。すなわち、このサンプリ
ングは、時間ｔ1、ｔ2、ｔ3、ｔ4、ｔ5、ｔ6でシーケン
シャルに実行されている。本発明の方法を実行するため
に、図１に示された２個の直列ＦＥＴチェーンは、互い
に対を形成し、オーディオ信号を時間的に連続してサン
プリングした値を表すデータの蓄積は、１つのチェーン
内で行われるのを回避している。この理由は、各メモリ
回路が互いに独立に様々な故障にさらされた時、２個の
時間的に連続したサンプリングが失われ、あるいは、損
傷する可能性を減少させるためである。このために、時
間ｔ1でのオーディオ信号を表すデータの３ビットは、
メモリサイト１０１、１０２、１０３（これらはメモリ
ロケーション１３２を構成する）に記憶される。そし
て、時間ｔ2におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１１０、１１１、１１２（これ
らはメモリロケーション１３３を構成する）に記憶さ
れ、時間ｔ3におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１０４、１０５、１０６（これ
らはメモリロケーション１３４を構成する）に記憶さ
れ、時間ｔ4におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１１３、１１４、１１５（これ
らはメモリロケーション１３５を構成する）に記憶さ
れ、時間ｔ5におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１０７、１０８、１０９（これ
らはメモリロケーション１３６を構成する）に記憶さ
れ、時間ｔ6におけるオーディオ信号を表すデータの３
ビットは、メモリサイト１１６、１１７、１１８（これ
らはメモリロケーション１３７を構成する）に記憶され
る。オーディオデータが様々な３個のビットメモリロケ
ーション内に記憶されるシーケンス（順序）を図２の矢
印２０１−２０５で示す。
【０００９】図１のＲＯＭ内の特定のメモリサイトから
データを読み出すために、そのメモリサイトの特定のｎ
−チャネルＦＥＴのゲートに接続されているワードライ
ン導体は接地されており、一方、このＲＯＭ内の他のｎ
−チャネルＦＥＴゲートに接続されているワードライン
導体は、ＶDDの電圧に接続されている。例えば、メモリ
サイト１０１に記憶された値を読み出すためには、電圧
ＶDDがワードライン導体１２３−１３０にかけられ、ワ
ードライン導体１２２が接地され、電圧ＶPがｐ−チャ
ネルＦＥＴ１２０のゲートに加えられる。電圧ＶPはｐ
−チャネルＦＥＴ１２０のソース−ドレインの導電性
が、ＶDDに等しい電圧がワードライン導体１２２−１３
０のすべてにかかたときに得られるメモリサイト１０１
−１０９からなる直列メモリ回路の全導電性に等しくな
るような電圧に固定される。この電圧が印加されて、メ
モリサイト１０１のｎ−チャネルＦＥＴがディプレーシ
ョンモードのＦＥＴであると、電流は電源ライン１１９
から接地に、メモリサイト１０１−１０９におけるｐ−
チャネルＦＥＴ１２０とｎ−チャネルＦＥＴによって形
成される直列パスを介して流れる。この電流のフロー
は、メモリサイト１０１に記憶されたディジタル値０を
表す。しかし、メモリサイト１０１のこのｎ−チャネル
ＦＥＴがエンハンスモードＦＥＴの場合には、電源ライ
ン１１９と接地との間の電流パスは形成されない。そし
て、この電流フローが存在しないことは、メモリサイト
１０１に記憶されたディジタル値が１であることを表
す。ｐ−チャネルＦＥＴ１２０とメモリサイト１０１−
１０９のｎ−チャネルＦＥＴを流れる電流の存否は、ノ
ード１３８の電圧の存在を測定することにより検知され
る。このノード１３８において、約０．５ＶDDの電圧
は、電流が流れていることを示し、一方、約ＶDDの電圧
は、電流が流れていないことは示す。メモリサイト１１
０に記憶されたデータは、ワードライン導体１２２が接
地され、電圧ＶDDが他のすべてのワードラインに印加さ
れるときにも読み出される。メモリサイト１１０のデー
タ値は、ｐ−チャネルＦＥＴ１２１とメモリサイト１１
０−１１８のｎ−チャネルＦＥＴにより形成される直列
パスを介して、流れる電流の存否によって表され、そし
て、この表された電圧測定値は、ノード１３９で取り出
すことができる。
データを読み出すために、そのメモリサイトの特定のｎ
−チャネルＦＥＴのゲートに接続されているワードライ
ン導体は接地されており、一方、このＲＯＭ内の他のｎ
−チャネルＦＥＴゲートに接続されているワードライン
導体は、ＶDDの電圧に接続されている。例えば、メモリ
サイト１０１に記憶された値を読み出すためには、電圧
ＶDDがワードライン導体１２３−１３０にかけられ、ワ
ードライン導体１２２が接地され、電圧ＶPがｐ−チャ
ネルＦＥＴ１２０のゲートに加えられる。電圧ＶPはｐ
−チャネルＦＥＴ１２０のソース−ドレインの導電性
が、ＶDDに等しい電圧がワードライン導体１２２−１３
０のすべてにかかたときに得られるメモリサイト１０１
−１０９からなる直列メモリ回路の全導電性に等しくな
るような電圧に固定される。この電圧が印加されて、メ
モリサイト１０１のｎ−チャネルＦＥＴがディプレーシ
ョンモードのＦＥＴであると、電流は電源ライン１１９
から接地に、メモリサイト１０１−１０９におけるｐ−
チャネルＦＥＴ１２０とｎ−チャネルＦＥＴによって形
成される直列パスを介して流れる。この電流のフロー
は、メモリサイト１０１に記憶されたディジタル値０を
表す。しかし、メモリサイト１０１のこのｎ−チャネル
ＦＥＴがエンハンスモードＦＥＴの場合には、電源ライ
ン１１９と接地との間の電流パスは形成されない。そし
て、この電流フローが存在しないことは、メモリサイト
１０１に記憶されたディジタル値が１であることを表
す。ｐ−チャネルＦＥＴ１２０とメモリサイト１０１−
１０９のｎ−チャネルＦＥＴを流れる電流の存否は、ノ
ード１３８の電圧の存在を測定することにより検知され
る。このノード１３８において、約０．５ＶDDの電圧
は、電流が流れていることを示し、一方、約ＶDDの電圧
は、電流が流れていないことは示す。メモリサイト１１
０に記憶されたデータは、ワードライン導体１２２が接
地され、電圧ＶDDが他のすべてのワードラインに印加さ
れるときにも読み出される。メモリサイト１１０のデー
タ値は、ｐ−チャネルＦＥＴ１２１とメモリサイト１１
０−１１８のｎ−チャネルＦＥＴにより形成される直列
パスを介して、流れる電流の存否によって表され、そし
て、この表された電圧測定値は、ノード１３９で取り出
すことができる。
【００１０】図１に示された回路が、シリコンあるいは
他の半導体材料上で形成される場合には、素子の故障は
製造プロセスの不完全性に起因して発生する。例えば、
メモリサイト１０３のｎ−チャネルＦＥＴが、製造プロ
セスの不完全性によって、短絡して接地している場合に
は、メモリサイト１０３−１０９に記憶されたデータ
は、このメモリサイトに記憶された実際の値とは無関係
に、ディジタル値０として読み出される。すなわち、こ
れらの７個のメモリサイトの何れかが読み出されるとき
には、電流は電源ライン１１９からｐ−チャネルＦＥＴ
１２０とメモリサイト１０１−１０９から構成される直
列メモリ回路により形成されるパスを介して、接地に流
れる。しかし、メモリサイト１０１−１０９からなる直
列メモリ回路は、メモリサイト１０１と１０２に記憶さ
れたデータが依然として正確に読み出される時には、部
分的に動作をする。メモリサイト１０３のｎ−チャネル
ＦＥＴ制御が、回路制御故障、あるいは、製造プロセス
の不完全性に起因して失われた場合には、また、別のエ
ラー条件が発生し、この特定のｎ−チャネルＦＥＴは、
何時でも導通状態にある。これはメモリサイト１０３に
記憶されたデータは、実際のデータとは無関係に、ディ
ジタル値０として読み出されるが、メモリサイト１０１
−１０９からなる直列メモリ回路内の他のメモリサイト
の全ての場所に記憶されたデータは、依然として正確に
読み出すことは可能である。メモリサイト１０１−１０
９の１つのメモリサイトのｎ−チャネルＦＥＴが製造プ
ロセスの不完全性、あるいは、回路制御エラーに起因し
て、永久に非導通状態にある場合には、電圧的により重
大なデータエラー条件が発生することになる。このよう
な場合には、メモリサイト１０１−１０９からなる直列
メモリ回路内に記憶されたすべてのデータは、ディジタ
ル値１として読み出される。すなわち、電源ライン１１
９と接地との間の電流パスは、ｐ−チャネルＦＥＴ１２
０とメモリサイト１０１−１０９からなる直列メモリ回
路とによっては形成されない。この種のメモリサイトの
故障は、１個の欠陥が直列メモリ回路の全体のすべての
データの喪失となり、これは主要メモリ故障と称する。
他の半導体材料上で形成される場合には、素子の故障は
製造プロセスの不完全性に起因して発生する。例えば、
メモリサイト１０３のｎ−チャネルＦＥＴが、製造プロ
セスの不完全性によって、短絡して接地している場合に
は、メモリサイト１０３−１０９に記憶されたデータ
は、このメモリサイトに記憶された実際の値とは無関係
に、ディジタル値０として読み出される。すなわち、こ
れらの７個のメモリサイトの何れかが読み出されるとき
には、電流は電源ライン１１９からｐ−チャネルＦＥＴ
１２０とメモリサイト１０１−１０９から構成される直
列メモリ回路により形成されるパスを介して、接地に流
れる。しかし、メモリサイト１０１−１０９からなる直
列メモリ回路は、メモリサイト１０１と１０２に記憶さ
れたデータが依然として正確に読み出される時には、部
分的に動作をする。メモリサイト１０３のｎ−チャネル
ＦＥＴ制御が、回路制御故障、あるいは、製造プロセス
の不完全性に起因して失われた場合には、また、別のエ
ラー条件が発生し、この特定のｎ−チャネルＦＥＴは、
何時でも導通状態にある。これはメモリサイト１０３に
記憶されたデータは、実際のデータとは無関係に、ディ
ジタル値０として読み出されるが、メモリサイト１０１
−１０９からなる直列メモリ回路内の他のメモリサイト
の全ての場所に記憶されたデータは、依然として正確に
読み出すことは可能である。メモリサイト１０１−１０
９の１つのメモリサイトのｎ−チャネルＦＥＴが製造プ
ロセスの不完全性、あるいは、回路制御エラーに起因し
て、永久に非導通状態にある場合には、電圧的により重
大なデータエラー条件が発生することになる。このよう
な場合には、メモリサイト１０１−１０９からなる直列
メモリ回路内に記憶されたすべてのデータは、ディジタ
ル値１として読み出される。すなわち、電源ライン１１
９と接地との間の電流パスは、ｐ−チャネルＦＥＴ１２
０とメモリサイト１０１−１０９からなる直列メモリ回
路とによっては形成されない。この種のメモリサイトの
故障は、１個の欠陥が直列メモリ回路の全体のすべての
データの喪失となり、これは主要メモリ故障と称する。
【００１１】図１のＲＯＭにこの主メモリ故障が発生す
ると、直列メモリ回路から読み出された値のすべては、
ディジタル値１となる。一連の不正確な値がディジタル
オーディオプロセッサに提供される場合には、ＲＯＭ内
に記憶されたディジタルオーディオ信号の一部が忠実に
は再生されない。このような忠実でない再生は、視聴者
によりノイズとして認識される。
ると、直列メモリ回路から読み出された値のすべては、
ディジタル値１となる。一連の不正確な値がディジタル
オーディオプロセッサに提供される場合には、ＲＯＭ内
に記憶されたディジタルオーディオ信号の一部が忠実に
は再生されない。このような忠実でない再生は、視聴者
によりノイズとして認識される。
【００１２】本発明はこの主メモリ故障から発生するノ
イズを減少するために、新たなエラー検知の方法および
データ置換の条件を提供するものである。ＲＯＭ内に記
憶されたディジタルオーディオ信号を表すデータは、時
間的順序でオーディオプロセッサによって読み出され、
その後、このデータを処理して、音声を再生する。本発
明はこのプロセスをある条件をもって修正しようとする
ものである。本発明の方法を実行する際に、「１−１−
１」の組み合わせは、図１のＲＯＭ内に記憶されたオー
ディオ信号を表す３ビットシーケンスとしては用いない
（８個の３ビットの組み合わせの内、７個の組み合わせ
のみがデータ表示のために有効である）。有効データ表
示の組の制限することにより、主メモリ故障は容易に検
知できる。例えば、「１−１−１」の組み合わせは、有
効データシーケンスではあり得ないので、メモリサイト
１０１、１０２、１０３におけるデータ値（これらは時
間ｔ1におけるオーディオ信号を表す）は、ディジタル
値１としてすべて読み出され、主メモリ故障は、メモリ
サイト１０１−１０９からなるチェーン内のｎ−チャネ
ルＦＥＴの１個で発生したと見なすことができる。本発
明によれば、このＲＯＭを読み出すシステム（マイクロ
プロセッサで制御されたディジタルオーディオプロセッ
サシステム）は、この「１−１−１」の組み合わせを主
メモリ故障状態として認識し、メモリサイト１０１、１
０２、１０３から読み出されたデータを配置し、メモリ
サイト１１０、１１１、１１２に記憶されたデータ（こ
れらのデータはすべて時間ｔ2におけるオーディオ信号
である）をその直後に読み出す。時間ｔ2におけるオー
ディオ信号のメモリサイトから読み出されたこれらの
「置換用」値が、オーディオプロセッサに提供され、こ
のオーディオプロセッサは、メモリサイト１０１−１０
３から読み出されたｔ1の値の代わりに、この「置換
用」データを用いる。
イズを減少するために、新たなエラー検知の方法および
データ置換の条件を提供するものである。ＲＯＭ内に記
憶されたディジタルオーディオ信号を表すデータは、時
間的順序でオーディオプロセッサによって読み出され、
その後、このデータを処理して、音声を再生する。本発
明はこのプロセスをある条件をもって修正しようとする
ものである。本発明の方法を実行する際に、「１−１−
１」の組み合わせは、図１のＲＯＭ内に記憶されたオー
ディオ信号を表す３ビットシーケンスとしては用いない
（８個の３ビットの組み合わせの内、７個の組み合わせ
のみがデータ表示のために有効である）。有効データ表
示の組の制限することにより、主メモリ故障は容易に検
知できる。例えば、「１−１−１」の組み合わせは、有
効データシーケンスではあり得ないので、メモリサイト
１０１、１０２、１０３におけるデータ値（これらは時
間ｔ1におけるオーディオ信号を表す）は、ディジタル
値１としてすべて読み出され、主メモリ故障は、メモリ
サイト１０１−１０９からなるチェーン内のｎ−チャネ
ルＦＥＴの１個で発生したと見なすことができる。本発
明によれば、このＲＯＭを読み出すシステム（マイクロ
プロセッサで制御されたディジタルオーディオプロセッ
サシステム）は、この「１−１−１」の組み合わせを主
メモリ故障状態として認識し、メモリサイト１０１、１
０２、１０３から読み出されたデータを配置し、メモリ
サイト１１０、１１１、１１２に記憶されたデータ（こ
れらのデータはすべて時間ｔ2におけるオーディオ信号
である）をその直後に読み出す。時間ｔ2におけるオー
ディオ信号のメモリサイトから読み出されたこれらの
「置換用」値が、オーディオプロセッサに提供され、こ
のオーディオプロセッサは、メモリサイト１０１−１０
３から読み出されたｔ1の値の代わりに、この「置換
用」データを用いる。
【００１３】その後、図１のＲＯＭのメモリサイトに記
憶された値を読み出すプロセスは、時間的順序で継続さ
れる。メモリサイト１１０−１１２が次に読み出され、
そして、これが同一の主故障状態のテストを受ける。こ
れらのメモリサイトにおけるデータが「１−１−１」の
組み合わせであることが分かると、このシステムをこれ
らのデータは廃棄し、次に、メモリサイト１０１、１０
２、１０３に記憶されたデータ（これらのデータはすべ
て時間ｔ1におけるオーディオ信号を表す）をすぐに読
み出す。この「置換用」ｔ1の値は、オーディオプロセ
ッサにメモリサイト１１０−１１２から読み出されたｔ
2の値の代わりに提供される。
憶された値を読み出すプロセスは、時間的順序で継続さ
れる。メモリサイト１１０−１１２が次に読み出され、
そして、これが同一の主故障状態のテストを受ける。こ
れらのメモリサイトにおけるデータが「１−１−１」の
組み合わせであることが分かると、このシステムをこれ
らのデータは廃棄し、次に、メモリサイト１０１、１０
２、１０３に記憶されたデータ（これらのデータはすべ
て時間ｔ1におけるオーディオ信号を表す）をすぐに読
み出す。この「置換用」ｔ1の値は、オーディオプロセ
ッサにメモリサイト１１０−１１２から読み出されたｔ
2の値の代わりに提供される。
【００１４】このテスト／条件付き置換プロセスは、メ
モリサイト１０４−１０６に記憶されたデータ（ｔ3）
に対し、メモリサイト１１３−１１５に記憶されたデー
タ（ｔ4）に対し、メモリサイト１０７−１０９に記憶
されたデータ（ｔ5）に対し、メモリサイト１１６−１
１８に記憶されたデータ（ｔ6）に対し、繰り返され
る。「１−１−１」の故障状態がメモリサイト１０１−
１０９からなるチェーン内の３ビットデータメモリサイ
トのグループで検知されると、本発明のシステムは、次
の時間的周期（ｔn+1）から得られたデータを置換す
る。「１−１−１」の故障状態がメモリサイト１１０−
１１８からなるチェーンのデータメモリサイトグループ
の何れに対しても検知されていると、このシステムは、
その前の時間的期間（ｔn-1）から得られたデータを置
換する。通常、オーディオ信号は、ある瞬間から他の瞬
間にランダムには変化はしないので、所定のサウンドの
特性（すなわち、振幅、ピッチ等を）は、それの直前お
よび直後のサウンドの特性に関連する。ただし、このサ
ウンドは非常に高速でサンプルされた場合である。従っ
て、時間ｔnに関連したメモリサイトから取り出された
破損データを時間的に近接した時間ｔn+1またはｔn-1に
おけるオーディオ信号のデータで置換することにより、
視聴者が受け取るオーディオ信号は、この破損データに
応答して、生成されたオーディオ信号よりも高品質（低
ノイズ）であることになる。本発明は時間ｔn用のデー
タが損失したことにより、生成されたギャップをマスク
するため、時間ｔn+1またはｔn-1のディジタル化オーデ
ィオ信号をその部分まで有効に引き延ばす。当然のこと
ながら、図１のＲＯＭ内に記憶されたデータに対し、主
メモリ故障が検知されない場合には、このデータは時間
的順序で、単に読み出されて、置換プロセスは行われな
い。
モリサイト１０４−１０６に記憶されたデータ（ｔ3）
に対し、メモリサイト１１３−１１５に記憶されたデー
タ（ｔ4）に対し、メモリサイト１０７−１０９に記憶
されたデータ（ｔ5）に対し、メモリサイト１１６−１
１８に記憶されたデータ（ｔ6）に対し、繰り返され
る。「１−１−１」の故障状態がメモリサイト１０１−
１０９からなるチェーン内の３ビットデータメモリサイ
トのグループで検知されると、本発明のシステムは、次
の時間的周期（ｔn+1）から得られたデータを置換す
る。「１−１−１」の故障状態がメモリサイト１１０−
１１８からなるチェーンのデータメモリサイトグループ
の何れに対しても検知されていると、このシステムは、
その前の時間的期間（ｔn-1）から得られたデータを置
換する。通常、オーディオ信号は、ある瞬間から他の瞬
間にランダムには変化はしないので、所定のサウンドの
特性（すなわち、振幅、ピッチ等を）は、それの直前お
よび直後のサウンドの特性に関連する。ただし、このサ
ウンドは非常に高速でサンプルされた場合である。従っ
て、時間ｔnに関連したメモリサイトから取り出された
破損データを時間的に近接した時間ｔn+1またはｔn-1に
おけるオーディオ信号のデータで置換することにより、
視聴者が受け取るオーディオ信号は、この破損データに
応答して、生成されたオーディオ信号よりも高品質（低
ノイズ）であることになる。本発明は時間ｔn用のデー
タが損失したことにより、生成されたギャップをマスク
するため、時間ｔn+1またはｔn-1のディジタル化オーデ
ィオ信号をその部分まで有効に引き延ばす。当然のこと
ながら、図１のＲＯＭ内に記憶されたデータに対し、主
メモリ故障が検知されない場合には、このデータは時間
的順序で、単に読み出されて、置換プロセスは行われな
い。
【００１５】図３は本発明の他の実施例を実行する高密
度並列ＲＯＭの一部を表すブロック図である。このＲＯ
Ｍは、ディジタル値１は所定のメモリサイトにエンハン
スモードのＦＥＴが存在することにより表され、ディジ
タル値０はメモリサイトにエンハンスモードのＦＥＴが
存在しないことにより表される。同図に示すように、２
個の並列に接続されたメモリサイトの構成、すなわち、
メモリサイト３０１−３０６と、メモリサイト３０７−
３１２が示されている。この各構成は、別個にビットラ
イン導体３１３と３１４に接続されている。正電圧ＶDD
がそれぞれビットライン導体３１３と３１４にｐ型ＦＥ
Ｔ３１５と３１６を介して印加される。各メモリサイト
のＦＥＴのゲートは、ワードライン導体３１５−３２０
に接続されている。電圧ＶPがｐ型ＦＥＴ３１５と３１
６のゲートに印加されて、ＲＯＭの読み出しを行う（こ
れは図１のＲＯＭに電圧ＶPが印加されるのと同様であ
る）。図３の並列ＲＯＭの一部内に記憶されたデータ
は、周波数ｆ、ｆ＋Δｆ、ｆ＋２Δｆ、ｆ＋３Δｆにお
けるビデオ信号成分を表す周波数領域である。ここで、
Δｆ＜＜ｆとする。この２個の並列に接続されたメモリ
サイト構成は対となって、Δｆだけ分離した周波数領域
データ要素を表すビデオ信号の記録が１個のグループ
（メモリロケーション）内で行われるのを回避する。こ
れにより、１個のメモリ回路の故障に起因して、２個の
周波数バンドが隣接する周波数要素が喪失あるいは破損
する確率を減少させる。周波数ｆにおけるビデオ信号の
成分を表すデータの３個のビットは、メモリサイト３０
１、３０２、３０３（これらはメモリロケーション３２
１を構成する）に記憶される。同様に、周波数ｆ＋Δｆ
でのビデオ信号の要素を表すデータの３個のビットは、
メモリサイト３０７、３０８、３０９（これらはメモリ
ロケーション３２２を構成する）に記憶される。周波数
ｆ＋２Δｆでのビデオ信号の要素を表すデータの３個の
ビットは、メモリサイト３０４、３０５、３０６（これ
らはメモリロケーション３２３を構成する）に記憶され
る。周波数ｆ＋３Δｆでのビデオ信号の要素を表すデー
タの３個のビットは、メモリサイト３１０、３１１、３
１２（これらはメモリロケーション３２４を構成する）
に記憶される。様々な３個のビットメモリロケーション
内に記憶されるビデオデータのシーケンスは、図４の矢
印４０１−４０３で表す。
度並列ＲＯＭの一部を表すブロック図である。このＲＯ
Ｍは、ディジタル値１は所定のメモリサイトにエンハン
スモードのＦＥＴが存在することにより表され、ディジ
タル値０はメモリサイトにエンハンスモードのＦＥＴが
存在しないことにより表される。同図に示すように、２
個の並列に接続されたメモリサイトの構成、すなわち、
メモリサイト３０１−３０６と、メモリサイト３０７−
３１２が示されている。この各構成は、別個にビットラ
イン導体３１３と３１４に接続されている。正電圧ＶDD
がそれぞれビットライン導体３１３と３１４にｐ型ＦＥ
Ｔ３１５と３１６を介して印加される。各メモリサイト
のＦＥＴのゲートは、ワードライン導体３１５−３２０
に接続されている。電圧ＶPがｐ型ＦＥＴ３１５と３１
６のゲートに印加されて、ＲＯＭの読み出しを行う（こ
れは図１のＲＯＭに電圧ＶPが印加されるのと同様であ
る）。図３の並列ＲＯＭの一部内に記憶されたデータ
は、周波数ｆ、ｆ＋Δｆ、ｆ＋２Δｆ、ｆ＋３Δｆにお
けるビデオ信号成分を表す周波数領域である。ここで、
Δｆ＜＜ｆとする。この２個の並列に接続されたメモリ
サイト構成は対となって、Δｆだけ分離した周波数領域
データ要素を表すビデオ信号の記録が１個のグループ
（メモリロケーション）内で行われるのを回避する。こ
れにより、１個のメモリ回路の故障に起因して、２個の
周波数バンドが隣接する周波数要素が喪失あるいは破損
する確率を減少させる。周波数ｆにおけるビデオ信号の
成分を表すデータの３個のビットは、メモリサイト３０
１、３０２、３０３（これらはメモリロケーション３２
１を構成する）に記憶される。同様に、周波数ｆ＋Δｆ
でのビデオ信号の要素を表すデータの３個のビットは、
メモリサイト３０７、３０８、３０９（これらはメモリ
ロケーション３２２を構成する）に記憶される。周波数
ｆ＋２Δｆでのビデオ信号の要素を表すデータの３個の
ビットは、メモリサイト３０４、３０５、３０６（これ
らはメモリロケーション３２３を構成する）に記憶され
る。周波数ｆ＋３Δｆでのビデオ信号の要素を表すデー
タの３個のビットは、メモリサイト３１０、３１１、３
１２（これらはメモリロケーション３２４を構成する）
に記憶される。様々な３個のビットメモリロケーション
内に記憶されるビデオデータのシーケンスは、図４の矢
印４０１−４０３で表す。
【００１６】図３のＲＯＭに対し、並列構成のＦＥＴ内
のすべてのデータの送出となる主故障はビットライン導
体３１３または３１４の一つが永久に接地される場合
（回路制御不能、あるいは製造プロセス不完全性に起因
する）に発生する。この故障モードについては、並列構
成のメモリサイド内に記憶されたすべての値はその真の
値に関わらず、ディジタル値０として読み出される（電
流はビットライン導体と接地との間に連続的に流れるの
で）。このため、「０−０−０」の組み合わせはビデオ
信号成分を表す３ビットシーケンスとしては用いること
がない。８個の３ビットの組み合わせの内、７個のみが
データ表示としては有効に用いられる。このことは、メ
モリサイト３０１、３０２、３０３のデータ値（周波数
ｆに対するビデオ信号成分を表す）がすべての０として
読み出される場合には、主メモリ故障はメモリサイト３
０１−３０６からなる並列構成内に発生したと仮定す
る。本発明によれば、ＲＯＭを読み出すこのシステムは
この「０−０−０」の組み合わせは主メモリ故障状態と
して認識し、メモリサイト３０１、３０２、３０３から
読み出されたデータを廃棄し、メモリサイト３０７、３
０８、３０９に記憶されたデータ（これらのデータはす
べて周波数ｆ＋Δｆに対するビデオ信号要素を表す）を
すぐに読み出す。この周波数ｆ＋Δｆにおけるビデオ信
号要素に関連するメモリサイトから読み出された「置換
用」値がメモリサイト３０１−３０３から読み出された
値の代わりにビデオプロセッサに提供される。
のすべてのデータの送出となる主故障はビットライン導
体３１３または３１４の一つが永久に接地される場合
（回路制御不能、あるいは製造プロセス不完全性に起因
する）に発生する。この故障モードについては、並列構
成のメモリサイド内に記憶されたすべての値はその真の
値に関わらず、ディジタル値０として読み出される（電
流はビットライン導体と接地との間に連続的に流れるの
で）。このため、「０−０−０」の組み合わせはビデオ
信号成分を表す３ビットシーケンスとしては用いること
がない。８個の３ビットの組み合わせの内、７個のみが
データ表示としては有効に用いられる。このことは、メ
モリサイト３０１、３０２、３０３のデータ値（周波数
ｆに対するビデオ信号成分を表す）がすべての０として
読み出される場合には、主メモリ故障はメモリサイト３
０１−３０６からなる並列構成内に発生したと仮定す
る。本発明によれば、ＲＯＭを読み出すこのシステムは
この「０−０−０」の組み合わせは主メモリ故障状態と
して認識し、メモリサイト３０１、３０２、３０３から
読み出されたデータを廃棄し、メモリサイト３０７、３
０８、３０９に記憶されたデータ（これらのデータはす
べて周波数ｆ＋Δｆに対するビデオ信号要素を表す）を
すぐに読み出す。この周波数ｆ＋Δｆにおけるビデオ信
号要素に関連するメモリサイトから読み出された「置換
用」値がメモリサイト３０１−３０３から読み出された
値の代わりにビデオプロセッサに提供される。
【００１７】このテスト／条件付き置換プロセスは、メ
モリサイト３０４−３０６に記憶されたデータ（ｆ＋２
Δｆ）に対し、ワードライン導体３１６−３１８に記憶
されたデータ（ｆ＋３Δｆ）に対し、繰り返される。
「０−０−０」の故障状態がメモリサイト３０１−３０
６からなるチェーン内の３ビットデータメモリサイトの
グループで検知されると、この本発明のシステムは、そ
の隣接する高い周波数から得られたデータを置換する。
「０−０−０」の故障状態がメモリサイト３０７−３１
２からなるチェーンのデータメモリサイトグループの何
れに対しても検知されていると、このシステムは、その
隣接する低い周波数から得られたデータを置換する。当
然のことながら、図３のＲＯＭ内に記憶されたデータに
対し、主故障が検知されない場合には、このデータは時
間的順序で、単に読み出されて、置換プロセスは行われ
ない。
モリサイト３０４−３０６に記憶されたデータ（ｆ＋２
Δｆ）に対し、ワードライン導体３１６−３１８に記憶
されたデータ（ｆ＋３Δｆ）に対し、繰り返される。
「０−０−０」の故障状態がメモリサイト３０１−３０
６からなるチェーン内の３ビットデータメモリサイトの
グループで検知されると、この本発明のシステムは、そ
の隣接する高い周波数から得られたデータを置換する。
「０−０−０」の故障状態がメモリサイト３０７−３１
２からなるチェーンのデータメモリサイトグループの何
れに対しても検知されていると、このシステムは、その
隣接する低い周波数から得られたデータを置換する。当
然のことながら、図３のＲＯＭ内に記憶されたデータに
対し、主故障が検知されない場合には、このデータは時
間的順序で、単に読み出されて、置換プロセスは行われ
ない。
【００１８】変形例 本発明の変形例として、オーディオ信号を表す時間領域
データを有するような直接、または並列メモリサイトか
らなる３つのメモリロケーションを用いる。この３つの
メモリロケーションの中の第１メモリロケーションは、
時間ｔ1、ｔ4、ｔ7…での信号を表すデータを記憶し、
第２メモリロケーションは、時間ｔ2、ｔ5、ｔ8…での
信号を表すデータを記憶し、第３メモリロケーション
は、時間ｔ3、ｔ6、ｔ9…での信号を表すデータを記憶
する。主故障状態がこの第１メモリロケーション、また
は第２メモリロケーション内で検知されると、このシス
テムは次の時間的期間（ｔn+1）から得られたデータで
置換する。しかし、主故障状態がこの第３メモリロケー
ション内で検知された場合には、このシステムは前の時
間的期間（ｔn-1）から得られたデータで置換する。従
って、本発明の方法は如何なる数のデータ置換系にも拡
張することができる。多くの場合、次のデータ、あるい
は前のデータでもって喪失したデータを置換することが
できるが、何れの場合も品質には大差はない。置換デー
タが喪失データに対し、時間的に近接したデータ、ある
いは周波数が近接したデータ（これは時間領域データ、
あるいは周波数領域データの何れかによって依存する
が）である限り、ノイズを減少する。
データを有するような直接、または並列メモリサイトか
らなる３つのメモリロケーションを用いる。この３つの
メモリロケーションの中の第１メモリロケーションは、
時間ｔ1、ｔ4、ｔ7…での信号を表すデータを記憶し、
第２メモリロケーションは、時間ｔ2、ｔ5、ｔ8…での
信号を表すデータを記憶し、第３メモリロケーション
は、時間ｔ3、ｔ6、ｔ9…での信号を表すデータを記憶
する。主故障状態がこの第１メモリロケーション、また
は第２メモリロケーション内で検知されると、このシス
テムは次の時間的期間（ｔn+1）から得られたデータで
置換する。しかし、主故障状態がこの第３メモリロケー
ション内で検知された場合には、このシステムは前の時
間的期間（ｔn-1）から得られたデータで置換する。従
って、本発明の方法は如何なる数のデータ置換系にも拡
張することができる。多くの場合、次のデータ、あるい
は前のデータでもって喪失したデータを置換することが
できるが、何れの場合も品質には大差はない。置換デー
タが喪失データに対し、時間的に近接したデータ、ある
いは周波数が近接したデータ（これは時間領域データ、
あるいは周波数領域データの何れかによって依存する
が）である限り、ノイズを減少する。
【００１９】
【発明の効果】以上述べたように、本発明によれば、喪
失データを時間的に近接したデータ、あるいは周波数バ
ンドが隣接したデータで置換することにより、有効に回
復することができる。
失データを時間的に近接したデータ、あるいは周波数バ
ンドが隣接したデータで置換することにより、有効に回
復することができる。
【図１】本発明の方法を実行する高密度直列ＲＯＭの一
部を表すブロック図。
部を表すブロック図。
【図２】図１のＲＯＭの様々なメモリロケーション内に
記録されたデータのシーケンスを表すブロック図。
記録されたデータのシーケンスを表すブロック図。
【図３】本発明の方法を実行する高密度並列ＲＯＭの一
部を表すブロック図。
部を表すブロック図。
【図４】図３のＲＯＭの様々なメモリロケーション内に
記録されたデータのシーケンスを表すブロック図。
記録されたデータのシーケンスを表すブロック図。
【符号の説明】 １０１−１０９ メモリサイト １１０−１１８ メモリサイト １１９ 電源ライン １２０、１２１ ｐ−チャネルＦＥＴ １２２−１３０ ワードライン導体 １３１ 導体 １３２−１３７ メモリロケーション １３８、１３９ ノード ２０１−２０５ 矢印 ３０１−３０６ メモリサイト ３０７−３１２ メモリサイト ３１３、３１４ ビットライン導体 ３１５、３１６ ｐ型ＦＥＴ ３１６−３２０ ワードライン導体 ３２１−３２４ メモリロケーション ３２５ ワードライン導体 ４０１−４０３ 矢印
Claims (10)
- 【請求項１】 複数のメモリロケーションを有し、前記
各メモリロケーションは、他のメモリロケーションとは
無関係に、故障する可能性があるようなディジタルデー
タ記憶システムに用いられるディジタルデータ記憶方法
において、 所定の時間でサンプルされた信号を表すディジタルデー
タを各前記メモリロケーション内に記憶する際に、前記
信号を時間的に近接してサンプルした値を表すディジタ
ルデータを異なるメモリロケーションに記憶することを
特徴とするディジタルデータ記憶方法。 - 【請求項２】 複数のメモリロケーションを有し、前記
各メモリロケーションは、他のメモリロケーションとは
無関係に、故障する可能性があるようなディジタルデー
タ記憶システムに用いられるディジタルデータ記憶方法
において、 所定の周波数バンドでサンプルされた信号を表すディジ
タルデータを各前記メモリロケーション内に記憶する際
に、前記信号を隣接する周波数バンドでサンプルした値
を表すディジタルデータを異なるメモリロケーションに
記憶することを特徴とするディジタルデータ記憶方法。 - 【請求項３】 前記記憶されたディジタルデータは、ビ
デオ信号であることを特徴とする請求項１または２の方
法。 - 【請求項４】 前記記憶されたディジタルデータは、オ
ーディオ信号であることを特徴とする請求項１または２
の方法。 - 【請求項５】 ディジタルデータプロセッサと複数のメ
モリロケーションとを有するディジタルロケーション記
憶システムに用いられるディジタルデータ読み出し方法
において、 （Ａ）所定時間ｔでサンプルされた信号を表すディジタ
ルデータの読み出しに応じて、前記ディジタルデータが
記憶されているメモリロケーションの動作をテストする
ステップと、 （Ｂ）前記の所定時間ｔでサンプルされた前記信号を表
すディジタルデータの記憶に用いられるある所定のメモ
リロケーションが動作しないことを検知したことを応じ
て、前記所定時間ｔに時間的に近接した時間で前記信号
のサンプル値を表すディジタルデータを別のメモリロケ
ーションから読み出すステップと、 （Ｃ）前記の動作不能のメモリロケーション内に記憶さ
れた前記データの代わりに、前記所定時間ｔに時間的に
近接した時間で前記信号をサンプルした値を表す読み出
したディジタルデータを前記ディジタル信号プロセッサ
に入力するステップと、 からなることを特徴とするディジタルデータ読み出し方
法。 - 【請求項６】 所定時間ｔに近接した時間で、前記信号
をサンプルした値を表す前記読み出されたディジタルデ
ータは、前記所定時間ｔに後続する時間にサンプルされ
た前記信号を表すことを特徴とする請求項５の方法。 - 【請求項７】 所定時間ｔに近接した時間で、前記信号
をサンプルした値を表す前記読み出されたディジタルデ
ータは、前記所定時間ｔに先行する時間にサンプルされ
た前記信号を表すことを特徴とする請求項５の方法。 - 【請求項８】 ディジタルデータプロセッサと複数のメ
モリロケーションとを有するディジタルロケーション記
憶システムに用いられるディジタルデータ読み出し方法
において、 （Ａ）所定周波数ｆでサンプルされた信号の周波数成分
を表すディジタルデータの読み出しに応じて、前記ディ
ジタルデータが記憶されているメモリロケーションの動
作をテストするステップと、 （Ｂ）前記の所定周波数ｆでサンプルされた前記信号の
周波数成分を表すディジタルデータの記憶に用いられる
ある所定のメモリロケーションが動作しないことを検知
したことを応じて、前記所定周波数ｆに隣接する周波数
バンドで前記信号のサンプル値を表すディジタルデータ
を別のメモリロケーションから読み出すステップと、 （Ｃ）前記の動作不能のメモリロケーション内に記憶さ
れた前記データの代わりに、前記所定周波数ｆに隣接す
る周波数バンドで前記信号をサンプルした値を表す読み
出したディジタルデータを前記ディジタル信号プロセッ
サに入力するステップと、 からなることを特徴とするディジタルデータ読み出し方
法。 - 【請求項９】 所定周波数ｆに隣接する周波数バンド
で、前記信号をサンプルした値を表す前記読み出された
ディジタルデータは、前記周波数ｆより大きい周波数バ
ンドでサンプルされた前記信号を表すことを特徴とする
請求項８の方法。 - 【請求項１０】 所定周波数ｆに隣接する周波数バンド
で、前記信号をサンプルした値を表す前記読み出された
ディジタルデータは、前記周波数ｆより小さい周波数バ
ンドでサンプルされた前記信号を表すことを特徴とする
請求項８の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17870794A | 1994-01-10 | 1994-01-10 | |
| US178707 | 1994-01-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07234700A true JPH07234700A (ja) | 1995-09-05 |
Family
ID=22653623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1744495A Pending JPH07234700A (ja) | 1994-01-10 | 1995-01-10 | ディジタルデータ記憶システム |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0662659A1 (ja) |
| JP (1) | JPH07234700A (ja) |
| KR (1) | KR950033909A (ja) |
| CA (1) | CA2118543A1 (ja) |
| TW (1) | TW256891B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892775A (en) * | 1995-12-27 | 1999-04-06 | Lucent Technologies Inc. | Method and apparatus for providing error-tolerant storage of information |
| JP4724073B2 (ja) | 2006-08-17 | 2011-07-13 | 富士通株式会社 | レジストパターンの形成方法、半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2316693A1 (fr) * | 1975-07-01 | 1977-01-28 | Cit Alcatel | Memoire numerique d'image |
| EP0245531A1 (de) * | 1986-05-14 | 1987-11-19 | Deutsche ITT Industries GmbH | Verwendung von halbleitertechnischen Festwertspeichern |
| US4872171A (en) * | 1986-12-27 | 1989-10-03 | Pioneer Electronic Corporation | Method for recording digital data so as to avoid operational error on reproduction |
-
1994
- 1994-10-12 TW TW083109435A patent/TW256891B/zh active
- 1994-10-20 CA CA002118543A patent/CA2118543A1/en not_active Abandoned
- 1994-12-14 EP EP94309353A patent/EP0662659A1/en not_active Withdrawn
-
1995
- 1995-01-10 JP JP1744495A patent/JPH07234700A/ja active Pending
- 1995-01-10 KR KR1019950000305A patent/KR950033909A/ko not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0662659A1 (en) | 1995-07-12 |
| CA2118543A1 (en) | 1995-07-11 |
| TW256891B (ja) | 1995-09-11 |
| KR950033909A (ko) | 1995-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH028394B2 (ja) | ||
| US4578721A (en) | Stress test for magnetic disc recording apparatus | |
| KR970071723A (ko) | 대용량 기억 시스템의 자기 매체 내의 결함 검출기 및 검출 방법 | |
| KR910013193A (ko) | 디지탈 신호처리 회로 | |
| KR880010407A (ko) | 디지탈 신호 재생장치 | |
| JPH07234700A (ja) | ディジタルデータ記憶システム | |
| KR890002871A (ko) | 디지탈신호 재생장치 | |
| EP0481875B1 (fr) | Procédé d'adressage de têtes élémentaires d'une tête multipiste d'enregistrement sur support magnétique, et tête magnétique le mettant en oeuvre | |
| GB2226688A (en) | Magnetic disk drive apparatus | |
| JPS58115378A (ja) | 磁気媒体の検査装置 | |
| CA2026987C (en) | Cue signal recording and detection system | |
| JP2646550B2 (ja) | デジタルレコーダ | |
| SU578653A1 (ru) | Способ магнитной записи-воспроизведени цифровой информации | |
| SU1020864A1 (ru) | Способ записи и контрол цифровой информации на магнитном носителе | |
| JPH06243411A (ja) | 複数チャンネルの磁気記録方法 | |
| JPH04265574A (ja) | 情報記録媒体の検査方法 | |
| KR100202545B1 (ko) | 기록매체의 재생신호 판정 장치 및 방법 | |
| JPS601675A (ja) | 誤り検出回路 | |
| JPS6194212A (ja) | 磁気ヘツドの絶縁不良検出回路 | |
| JPS6244325B2 (ja) | ||
| JPH0463463B2 (ja) | ||
| JPH0221074B2 (ja) | ||
| Jin | Mixed-signal equalizer for disk drive read channel and digital calibration for time-interleaved A/D converter | |
| JPH0235383B2 (ja) | ||
| JPS62232712A (ja) | デジタル信号記録再生装置 |