JPH07235768A - 薄膜多層配線基板の製造方法 - Google Patents
薄膜多層配線基板の製造方法Info
- Publication number
- JPH07235768A JPH07235768A JP2796294A JP2796294A JPH07235768A JP H07235768 A JPH07235768 A JP H07235768A JP 2796294 A JP2796294 A JP 2796294A JP 2796294 A JP2796294 A JP 2796294A JP H07235768 A JPH07235768 A JP H07235768A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- forming
- insulating resin
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 配線パターンの膜厚化や狭ピッチ化、高アス
ペクト比化など容易に達成でき、信頼性の高いマルチチ
ップモジュールなどの構成に適する薄膜多層配線基板の
製造方法の提供を目的とする。 【構成】 ベース基板８主面に層間絶縁層を成す第１の
薄膜絶縁樹脂パターン9aを形成する工程と、前記第１の
薄膜絶縁樹脂パターン9a形成面に導体膜 10aを設け、こ
の導体膜 10aを一方の電極とし、薄膜絶縁樹脂パターン
9a上面と略同一平面を成すように電気メッキで導体を肉
盛りして第１の薄膜配線パターン層 12aを形成する工程
と、前記第１の薄膜配線パターン層 12aを形成した面
に、所要のビアホール9b′を備えた層間絶縁層を成す第
２の薄膜絶縁樹脂パターン9bを形成配置する工程と、前
記第２薄膜絶縁樹脂パターン9b形成面に導体膜 10bを設
け、この導体膜 10bを一方の電極とし、ビアホール9b′
を電気メッキによって導体を肉盛りして第２の薄膜絶縁
樹脂パターン9b上面と略同一平面を成すフィルドビア接
続13を形成する工程とを具備して成ることを特徴とす
る。
ペクト比化など容易に達成でき、信頼性の高いマルチチ
ップモジュールなどの構成に適する薄膜多層配線基板の
製造方法の提供を目的とする。 【構成】 ベース基板８主面に層間絶縁層を成す第１の
薄膜絶縁樹脂パターン9aを形成する工程と、前記第１の
薄膜絶縁樹脂パターン9a形成面に導体膜 10aを設け、こ
の導体膜 10aを一方の電極とし、薄膜絶縁樹脂パターン
9a上面と略同一平面を成すように電気メッキで導体を肉
盛りして第１の薄膜配線パターン層 12aを形成する工程
と、前記第１の薄膜配線パターン層 12aを形成した面
に、所要のビアホール9b′を備えた層間絶縁層を成す第
２の薄膜絶縁樹脂パターン9bを形成配置する工程と、前
記第２薄膜絶縁樹脂パターン9b形成面に導体膜 10bを設
け、この導体膜 10bを一方の電極とし、ビアホール9b′
を電気メッキによって導体を肉盛りして第２の薄膜絶縁
樹脂パターン9b上面と略同一平面を成すフィルドビア接
続13を形成する工程とを具備して成ることを特徴とす
る。
Description
【０００１】
【産業上の利用分野】この発明は薄膜多層配線基板の製
造方法に係り、さらに詳しくは、マルチチップモジュー
ルなどの構成に適する薄膜多層配線基板の製造方法に関
する。
造方法に係り、さらに詳しくは、マルチチップモジュー
ルなどの構成に適する薄膜多層配線基板の製造方法に関
する。
【０００２】
【従来の技術】近年、電子部品もしくは電子回路の小形
化，高密度化（大容量化）などが図られており、たとえ
ばパッケージ化した半導体装置を、いわゆるプリント基
板に搭載・実装することが広く知られている。しかし、
前記従来の実装手段では、その高密度化（大容量化）な
どに限界があるため、薄膜技術によって製造し得る薄膜
多層配線基板を、実装用の配線基板としたマルチチップ
モジュールなどの開発が進められている。
化，高密度化（大容量化）などが図られており、たとえ
ばパッケージ化した半導体装置を、いわゆるプリント基
板に搭載・実装することが広く知られている。しかし、
前記従来の実装手段では、その高密度化（大容量化）な
どに限界があるため、薄膜技術によって製造し得る薄膜
多層配線基板を、実装用の配線基板としたマルチチップ
モジュールなどの開発が進められている。
【０００３】また、この種の薄膜多層配線基板は、一般
的に、次のような工程を経て製造されている。図11〜図
17は従来の薄膜多層配線基板の製造工程における実施態
様を模式的に示したもので、先ず、少くとも表面に絶縁
層が設けられている絶縁性支持基板１を用意し、この絶
縁性支持基板１の所定領域面上に、たとえば化学Cuメッ
キによって薄い導電体層２を設ける。次に、前記形成し
た導電体層２面上に、感光性樹脂層３を設け、この感光
性樹脂層３に選択的な露光，現像処理を施して、図11に
要部を断面的に示すごとく、配線パターニングする。そ
の後、前記導電体層２をメッキ用電極として、その露出
面上に、たとえば電気Cuメッキ層および電気Niメッキ層
を、選択的に成膜させて、図11に要部を断面的に示すご
とく、第１の配線パターン４を形成する。
的に、次のような工程を経て製造されている。図11〜図
17は従来の薄膜多層配線基板の製造工程における実施態
様を模式的に示したもので、先ず、少くとも表面に絶縁
層が設けられている絶縁性支持基板１を用意し、この絶
縁性支持基板１の所定領域面上に、たとえば化学Cuメッ
キによって薄い導電体層２を設ける。次に、前記形成し
た導電体層２面上に、感光性樹脂層３を設け、この感光
性樹脂層３に選択的な露光，現像処理を施して、図11に
要部を断面的に示すごとく、配線パターニングする。そ
の後、前記導電体層２をメッキ用電極として、その露出
面上に、たとえば電気Cuメッキ層および電気Niメッキ層
を、選択的に成膜させて、図11に要部を断面的に示すご
とく、第１の配線パターン４を形成する。
【０００４】次いで、前記第１の配線パターン４を形成
した面全体に、再び感光性樹脂層３′を設け、この感光
性樹脂層３′に選択的な露光，現像処理を施して、図13
に要部を断面的に示すごとく、配線パターン層間を電気
的に接続領域としてビアホール（ビア開口部）５を形成
する。その後、前記第１の配線パターン４を形成した場
合と同様に、電気Cuメッキ層および電気Niメッキ層を、
前記ビア開口部５内に選択的に成膜させて、図14に要部
を断面的に示すように、フィルドビア（ビア接続部）６
を形成する。
した面全体に、再び感光性樹脂層３′を設け、この感光
性樹脂層３′に選択的な露光，現像処理を施して、図13
に要部を断面的に示すごとく、配線パターン層間を電気
的に接続領域としてビアホール（ビア開口部）５を形成
する。その後、前記第１の配線パターン４を形成した場
合と同様に、電気Cuメッキ層および電気Niメッキ層を、
前記ビア開口部５内に選択的に成膜させて、図14に要部
を断面的に示すように、フィルドビア（ビア接続部）６
を形成する。
【０００５】こうして、配線パターン層間を電気的に接
続するフィルドビア６を形成してから、前記パターニン
グマスクとして機能させた感光性樹脂層３，３′を除去
する一方、感光性樹脂層３，３′の除去で露出した導電
体層２をエッチング除去する。この工程によって、図15
に要部を断面的に示すように、第１の配線パターン４な
どが露出される。次いで、前記第１の配線パターン４な
どの露出面に、図16に要部を断面的に示すごとく、層間
絶縁体層として機能するたとえばポリイミド樹脂層（第
１の絶縁樹脂層）７を被着，形成する。そして、この状
態では、第１の絶縁樹脂層７によって、前記フィルドビ
ア接続６の配線パターン層間を電気的に接続する機能が
損なわれているため、前記第１の絶縁樹脂層７の突出部
7aに、たとえば機械的な研磨加工もしくはフォトリソ加
工を施して平坦化し、図17に要部を断面的に示すごと
く、フィルドビア接続６の端面を露出させる。
続するフィルドビア６を形成してから、前記パターニン
グマスクとして機能させた感光性樹脂層３，３′を除去
する一方、感光性樹脂層３，３′の除去で露出した導電
体層２をエッチング除去する。この工程によって、図15
に要部を断面的に示すように、第１の配線パターン４な
どが露出される。次いで、前記第１の配線パターン４な
どの露出面に、図16に要部を断面的に示すごとく、層間
絶縁体層として機能するたとえばポリイミド樹脂層（第
１の絶縁樹脂層）７を被着，形成する。そして、この状
態では、第１の絶縁樹脂層７によって、前記フィルドビ
ア接続６の配線パターン層間を電気的に接続する機能が
損なわれているため、前記第１の絶縁樹脂層７の突出部
7aに、たとえば機械的な研磨加工もしくはフォトリソ加
工を施して平坦化し、図17に要部を断面的に示すごと
く、フィルドビア接続６の端面を露出させる。
【０００６】前記フィルドビア６の端面を露出させた第
１の絶縁樹脂層７面上に、前記の工程を繰り返し施すこ
とによって、所望の薄膜多層配線基板が得られる。
１の絶縁樹脂層７面上に、前記の工程を繰り返し施すこ
とによって、所望の薄膜多層配線基板が得られる。
【０００７】
【発明が解決しようとする課題】前記したように、従来
の薄膜多層配線基板の製造方法の場合は、層間絶縁樹脂
層７の形成に先立って、フィルドビア接続６を形成して
おき、層間絶縁樹脂層７を形成した後、層間絶縁樹脂層
７の一部を研磨加工して、フィルドビア６の端面を露出
させる必要がある。しかし、このような工程を採ること
は、実用上、次のような不都合な問題を提起する。すな
わち、多層配線部の構成において、メッキ配線パターン
層４およびフィルドビア接続６の膜厚さを大きくする一
方、配線パターン幅や配線ピッチを微細化して、高アス
ペクト比を得ようとした場合、前記層間絶縁層７を膜厚
に形成する必要がある。つまり、所要膜厚の層間絶縁層
７を形成するためには、必然的に粘度の高いポリイミド
樹脂などをコーティングすることになる。ところで、前
記粘度の高いポリイミド樹脂などをコーティングする
と、狭ピッチで高アスペクト比の配線パターンやフィル
ドビア接続６領域を、樹脂で緻密に充填することが困難
で、所要の絶縁性、ひいては最終的に構成したマルチチ
ップモジュールの特性を十分に確保し得ないという問題
がある。
の薄膜多層配線基板の製造方法の場合は、層間絶縁樹脂
層７の形成に先立って、フィルドビア接続６を形成して
おき、層間絶縁樹脂層７を形成した後、層間絶縁樹脂層
７の一部を研磨加工して、フィルドビア６の端面を露出
させる必要がある。しかし、このような工程を採ること
は、実用上、次のような不都合な問題を提起する。すな
わち、多層配線部の構成において、メッキ配線パターン
層４およびフィルドビア接続６の膜厚さを大きくする一
方、配線パターン幅や配線ピッチを微細化して、高アス
ペクト比を得ようとした場合、前記層間絶縁層７を膜厚
に形成する必要がある。つまり、所要膜厚の層間絶縁層
７を形成するためには、必然的に粘度の高いポリイミド
樹脂などをコーティングすることになる。ところで、前
記粘度の高いポリイミド樹脂などをコーティングする
と、狭ピッチで高アスペクト比の配線パターンやフィル
ドビア接続６領域を、樹脂で緻密に充填することが困難
で、所要の絶縁性、ひいては最終的に構成したマルチチ
ップモジュールの特性を十分に確保し得ないという問題
がある。
【０００８】本発明は上記事情に対処してなされたもの
で、配線パターンの膜厚化や狭ピッチ化、高アスペクト
比化など容易に達成でき、信頼性の高いマルチチップモ
ジュールなどの構成に適する薄膜多層配線基板の製造方
法の提供を目的とする。
で、配線パターンの膜厚化や狭ピッチ化、高アスペクト
比化など容易に達成でき、信頼性の高いマルチチップモ
ジュールなどの構成に適する薄膜多層配線基板の製造方
法の提供を目的とする。
【０００９】
【課題を解決するための手段】本発明に係る薄膜多層配
線基板の製造方法は、ベース基板主面に層間絶縁層を成
す第１の薄膜絶縁樹脂パターンを形成する工程と、前記
第１の薄膜絶縁樹脂パターン形成面に導体膜を設け、こ
の導体膜を一方の電極とし、薄膜絶縁樹脂パターン上面
と略同一平面を成すように電気メッキで導体を肉盛りし
て第１の薄膜配線パターン層を形成する工程と、前記第
１の薄膜配線パターン層を形成した面に、所要のビアホ
ールを備えた層間絶縁層を成す第２の薄膜絶縁樹脂パタ
ーンを形成配置する工程と、前記第２薄膜絶縁樹脂パタ
ーン形成面に導体膜を設け、この導体膜を一方の電極と
し、ビアホール部を電気メッキによって導体を肉盛りし
て薄膜絶縁樹脂パターン上面と略同一平面を成すフィル
ドビア接続を形成する工程とを具備して成ることを特徴
とする。さらに要すれば、ベース基板主面に低誘電率の
耐熱性樹脂層を設け、この耐熱性樹脂層をパターニング
し、層間絶縁層を成す第１の薄膜絶縁樹脂パターンを形
成する工程と、前記第１の薄膜絶縁樹脂パターン形成面
に導体膜を設け、この導体膜を一方の電極とし、薄膜絶
縁樹脂パターン上面と略同一平面を成すように電気メッ
キで導体を肉盛りして第１の薄膜配線パターン層を形成
する工程と、前記第１の薄膜配線パターン層を形成した
面に、低誘電率の耐熱性樹脂層を設け、この耐熱性樹脂
層をパターニングして、所要のビアホールを備えた層間
絶縁層を成す第２の薄膜絶縁樹脂パターンを形成配置す
る工程と、前記第２薄膜絶縁樹脂パターン形成面に導体
膜を設け、この導体膜を一方の電極とし、ビアホール部
を電気メッキによって導体を肉盛りして薄膜絶縁樹脂パ
ターン上面と略同一平面を成すフィルドビア接続を形成
する工程とを具備して成ることを特徴とする。
線基板の製造方法は、ベース基板主面に層間絶縁層を成
す第１の薄膜絶縁樹脂パターンを形成する工程と、前記
第１の薄膜絶縁樹脂パターン形成面に導体膜を設け、こ
の導体膜を一方の電極とし、薄膜絶縁樹脂パターン上面
と略同一平面を成すように電気メッキで導体を肉盛りし
て第１の薄膜配線パターン層を形成する工程と、前記第
１の薄膜配線パターン層を形成した面に、所要のビアホ
ールを備えた層間絶縁層を成す第２の薄膜絶縁樹脂パタ
ーンを形成配置する工程と、前記第２薄膜絶縁樹脂パタ
ーン形成面に導体膜を設け、この導体膜を一方の電極と
し、ビアホール部を電気メッキによって導体を肉盛りし
て薄膜絶縁樹脂パターン上面と略同一平面を成すフィル
ドビア接続を形成する工程とを具備して成ることを特徴
とする。さらに要すれば、ベース基板主面に低誘電率の
耐熱性樹脂層を設け、この耐熱性樹脂層をパターニング
し、層間絶縁層を成す第１の薄膜絶縁樹脂パターンを形
成する工程と、前記第１の薄膜絶縁樹脂パターン形成面
に導体膜を設け、この導体膜を一方の電極とし、薄膜絶
縁樹脂パターン上面と略同一平面を成すように電気メッ
キで導体を肉盛りして第１の薄膜配線パターン層を形成
する工程と、前記第１の薄膜配線パターン層を形成した
面に、低誘電率の耐熱性樹脂層を設け、この耐熱性樹脂
層をパターニングして、所要のビアホールを備えた層間
絶縁層を成す第２の薄膜絶縁樹脂パターンを形成配置す
る工程と、前記第２薄膜絶縁樹脂パターン形成面に導体
膜を設け、この導体膜を一方の電極とし、ビアホール部
を電気メッキによって導体を肉盛りして薄膜絶縁樹脂パ
ターン上面と略同一平面を成すフィルドビア接続を形成
する工程とを具備して成ることを特徴とする。
【００１０】本発明において、ベース基板としては、た
とえばSi板，Al2 O 3 板，AlN 板，SiN 板，SiC 板など
が挙げられる。また配線層間の絶縁層を成す樹脂層は、
たとえばポリイミド樹脂，感光性ポリイミド樹脂，ポリ
イミドエーテル樹脂，ビスベンゾシクロブテン系樹脂，
ポリフェニルキノキサリン樹脂，フロロカーボン系樹
脂，ポリベンゾキサゾール系樹脂など、低誘電率で耐熱
性を有するものが挙げられる。
とえばSi板，Al2 O 3 板，AlN 板，SiN 板，SiC 板など
が挙げられる。また配線層間の絶縁層を成す樹脂層は、
たとえばポリイミド樹脂，感光性ポリイミド樹脂，ポリ
イミドエーテル樹脂，ビスベンゾシクロブテン系樹脂，
ポリフェニルキノキサリン樹脂，フロロカーボン系樹
脂，ポリベンゾキサゾール系樹脂など、低誘電率で耐熱
性を有するものが挙げられる。
【００１１】一方、導体膜，薄膜配線パターン層，フィ
ルドビア接続などの形成は、一般的に、化学メッキおよ
び電気メッキの組み合わせが、作業性や高精度の確保な
どの点から望まれる。ここで、導体膜の形成は化学Cuメ
ッキや化学Niメッキ、あるいはCu，Niなどのスパッタリ
ングや蒸着でどて行われる。また，薄膜配線パターン層
は、前記導体膜を一方の電極とし、さらに要すればたと
えばTiやCrを下地層として介在させて、電気メッキによ
ってCu層，Au層などを設け、要すれば、Niなどのバリヤ
層もしくはTi層やCr層などの接着性層を設けることによ
って形成されるが、コスト面や加工性などを考慮する
と、電気Cuメッキ層が好ましい。
ルドビア接続などの形成は、一般的に、化学メッキおよ
び電気メッキの組み合わせが、作業性や高精度の確保な
どの点から望まれる。ここで、導体膜の形成は化学Cuメ
ッキや化学Niメッキ、あるいはCu，Niなどのスパッタリ
ングや蒸着でどて行われる。また，薄膜配線パターン層
は、前記導体膜を一方の電極とし、さらに要すればたと
えばTiやCrを下地層として介在させて、電気メッキによ
ってCu層，Au層などを設け、要すれば、Niなどのバリヤ
層もしくはTi層やCr層などの接着性層を設けることによ
って形成されるが、コスト面や加工性などを考慮する
と、電気Cuメッキ層が好ましい。
【００１２】
【作用】本発明によれば、多層配線部を構成する配線パ
ターン、配線パターン層間の層間絶縁層、および配線パ
ターン層間を電気的に接続するフィルドビア（ビア接続
部）を備えた多層配線印刷基板の製造において、配線パ
ターンおよびフィルドビアの存否に拘らず、層間絶縁層
の平坦面が確保されるため、配線回路の高性能化が容易
に図られる。つまり、配線回路の信号伝幡特性などの向
上を確保するため、配線パターンの厚膜化，高アスペク
ト比化，狭配線ピッチ化などを容易に達成し得る。
ターン、配線パターン層間の層間絶縁層、および配線パ
ターン層間を電気的に接続するフィルドビア（ビア接続
部）を備えた多層配線印刷基板の製造において、配線パ
ターンおよびフィルドビアの存否に拘らず、層間絶縁層
の平坦面が確保されるため、配線回路の高性能化が容易
に図られる。つまり、配線回路の信号伝幡特性などの向
上を確保するため、配線パターンの厚膜化，高アスペク
ト比化，狭配線ピッチ化などを容易に達成し得る。
【００１３】
【実施例】以下、図１〜図10を参照して本発明の一実施
例を説明する。
例を説明する。
【００１４】図１〜図10は、本発明に係る薄膜多層配線
基板の製造方法の実施態様例を模式的に示したもので、
先ず、第１図に断面的に示すごとく、絶縁性支持基板
（ベース基板）８、たとえばAl2 O 3 系板面上に、所要
の配線パターン化した第１の樹脂絶縁体層としてポリイ
ミド樹脂層9aを形成，配置する。なお、前記配線パター
ン化した第１の樹脂絶縁体層9aは、たとえば感光性ポリ
イミド樹脂層を設け、これに選択的な露光，および現像
処理を施すことによって形成される。次いで、前記ベー
ス基板８の第１の樹脂絶縁体層9a形成面に、スパッター
リング，蒸着，もしくは化学メッキによって、たとえば
Ni，Cuなどから成る導体層 10aを形成する。つまり図２
に断面的に示すように、電気メッキの電極として機能す
る導体層 10aを全面的に形成する。
基板の製造方法の実施態様例を模式的に示したもので、
先ず、第１図に断面的に示すごとく、絶縁性支持基板
（ベース基板）８、たとえばAl2 O 3 系板面上に、所要
の配線パターン化した第１の樹脂絶縁体層としてポリイ
ミド樹脂層9aを形成，配置する。なお、前記配線パター
ン化した第１の樹脂絶縁体層9aは、たとえば感光性ポリ
イミド樹脂層を設け、これに選択的な露光，および現像
処理を施すことによって形成される。次いで、前記ベー
ス基板８の第１の樹脂絶縁体層9a形成面に、スパッター
リング，蒸着，もしくは化学メッキによって、たとえば
Ni，Cuなどから成る導体層 10aを形成する。つまり図２
に断面的に示すように、電気メッキの電極として機能す
る導体層 10aを全面的に形成する。
【００１５】次に、図３に断面的に示すごとく、前記導
体層 10aを形成した面に、配線パターン形成領域を露出
させる形のパターニングを行う。すなわち、導体層 10a
を形成した面に、感光性樹脂層を塗布，被着し、選択的
な露光，現像処理を施して、前記第１の樹脂絶縁体層9a
面に、メッキレジストパターン 11aを設ける。その後、
前記導体層 10aをメッキ電極として、たとえば電気Cuメ
ッキおよび電気Niメッキを行って、図４に断面的に示す
ように、配線パターン形成領域を、前記第１の樹脂絶縁
体層9a面と略同一平面をなす程度に導電体を肉盛りし、
第１の配線パターン層 12aを形成する。
体層 10aを形成した面に、配線パターン形成領域を露出
させる形のパターニングを行う。すなわち、導体層 10a
を形成した面に、感光性樹脂層を塗布，被着し、選択的
な露光，現像処理を施して、前記第１の樹脂絶縁体層9a
面に、メッキレジストパターン 11aを設ける。その後、
前記導体層 10aをメッキ電極として、たとえば電気Cuメ
ッキおよび電気Niメッキを行って、図４に断面的に示す
ように、配線パターン形成領域を、前記第１の樹脂絶縁
体層9a面と略同一平面をなす程度に導電体を肉盛りし、
第１の配線パターン層 12aを形成する。
【００１６】次いで、図５に断面的に示すように、第１
の配線パターン層 12aを形成した面のメッキレジストパ
ターン 11aを除去してから、第１の配線パターン層 12a
をマスクとして、前記第１の樹脂絶縁体層9a面上の不要
な導体層 10aエッチング除去する。こうして、第１の樹
脂絶縁体層9a面とほぼ同一平面を成す第１の配線パター
ン層 12aを設けた後、図６に断面的に示すごとく、ビア
接続部（フィルドビア接続）を形成する開口9b′を備え
た第２の樹脂絶縁体層9bとして、ポリイミド樹脂層を形
成，配置する。なお、前記パターン化した第２の樹脂絶
縁体層9bは、たとえば感光性ポリイミド樹脂層を設け、
これに選択的な露光，および現像処理を施すことによっ
て形成される。
の配線パターン層 12aを形成した面のメッキレジストパ
ターン 11aを除去してから、第１の配線パターン層 12a
をマスクとして、前記第１の樹脂絶縁体層9a面上の不要
な導体層 10aエッチング除去する。こうして、第１の樹
脂絶縁体層9a面とほぼ同一平面を成す第１の配線パター
ン層 12aを設けた後、図６に断面的に示すごとく、ビア
接続部（フィルドビア接続）を形成する開口9b′を備え
た第２の樹脂絶縁体層9bとして、ポリイミド樹脂層を形
成，配置する。なお、前記パターン化した第２の樹脂絶
縁体層9bは、たとえば感光性ポリイミド樹脂層を設け、
これに選択的な露光，および現像処理を施すことによっ
て形成される。
【００１７】その後、前記第２の樹脂絶縁体層9b形成面
に、スパッターリング，蒸着，もしくは化学メッキによ
って、たとえばNi，Cuなどから成る導体層 10bを形成す
る。つまり図７に断面的に示すように、電気メッキの電
極として作用させる導体層 10bを全面的に形成する。次
に、図８に断面的に示すごとく、前記導体層 10bを形成
した面に、ビア接続を形成する領域を露出させる形のパ
ターニングを行う。すなわち、導体層 10bを形成した面
に、感光性樹脂層を塗布，被着し、選択的な露光，現像
処理を施して、前記第２の樹脂絶縁体層9b面に、メッキ
レジストパターン 11bを設ける。
に、スパッターリング，蒸着，もしくは化学メッキによ
って、たとえばNi，Cuなどから成る導体層 10bを形成す
る。つまり図７に断面的に示すように、電気メッキの電
極として作用させる導体層 10bを全面的に形成する。次
に、図８に断面的に示すごとく、前記導体層 10bを形成
した面に、ビア接続を形成する領域を露出させる形のパ
ターニングを行う。すなわち、導体層 10bを形成した面
に、感光性樹脂層を塗布，被着し、選択的な露光，現像
処理を施して、前記第２の樹脂絶縁体層9b面に、メッキ
レジストパターン 11bを設ける。
【００１８】前記メッキレジストパターン 11b形成後、
導体層 10bをメッキ電極として、たとえば電気Cuメッキ
および電気Niメッキを行って、図９に断面的に示すよう
に、ビア接続形成領域を、前記第２の樹脂絶縁体層9b面
と略同一平面をなす程度に導電体を肉盛りし、所要のビ
ア接続部（フィルドビア接続）13を形成する。このよう
に、所要のビア接続部13を形成してから、メッキレジス
トパターン 11bを除去し、さらにビア接続部13をマスク
として、前記第２の樹脂絶縁体層9b面上の不要な導体層
10bエッチング除去する。この工程によって、図10に断
面的に示すように、第２の樹脂絶縁体層9b面とほぼ同一
平面を成してビア接続部13端面が露出する構成が形成さ
れるので、この段階で、第２の樹脂絶縁体層9bに対し
て、たとえば研削加工など施さずに、次層の配線パター
ン形成，配線パターン層間を絶縁する層間絶縁樹脂層の
形成を繰り返し進めることが可能となる。つまり、層間
絶縁樹脂層に対する研削加工など不要となるので、その
分工程の簡略化を図りながら、信頼性の点でもすぐれた
多層薄膜配線基板を、容易にかつ歩留まりよく製造し得
ることになる。
導体層 10bをメッキ電極として、たとえば電気Cuメッキ
および電気Niメッキを行って、図９に断面的に示すよう
に、ビア接続形成領域を、前記第２の樹脂絶縁体層9b面
と略同一平面をなす程度に導電体を肉盛りし、所要のビ
ア接続部（フィルドビア接続）13を形成する。このよう
に、所要のビア接続部13を形成してから、メッキレジス
トパターン 11bを除去し、さらにビア接続部13をマスク
として、前記第２の樹脂絶縁体層9b面上の不要な導体層
10bエッチング除去する。この工程によって、図10に断
面的に示すように、第２の樹脂絶縁体層9b面とほぼ同一
平面を成してビア接続部13端面が露出する構成が形成さ
れるので、この段階で、第２の樹脂絶縁体層9bに対し
て、たとえば研削加工など施さずに、次層の配線パター
ン形成，配線パターン層間を絶縁する層間絶縁樹脂層の
形成を繰り返し進めることが可能となる。つまり、層間
絶縁樹脂層に対する研削加工など不要となるので、その
分工程の簡略化を図りながら、信頼性の点でもすぐれた
多層薄膜配線基板を、容易にかつ歩留まりよく製造し得
ることになる。
【００１９】なお、前記層間絶縁樹脂層を研削加工など
せずに平坦面を容易に確保し得ることは、微細な配線パ
ターンの形成を可能とする一方、層間絶縁体層の膜厚の
一様性（一定膜厚）による高周波特性など電気的特性の
向上，改善を意味する。また、所要の配線パターンおよ
びフィルドビア接続を、層間絶縁体層に形設された開口
部を埋め込み，形成する形態を採ったことに伴って、配
線パターンの膜厚化，高アスペクト比化および微細ピッ
チ化も可能となる。つまり、高速 LSIの性能に十分対応
できる高密度で、高機能なマルチチップモジュール用の
多層印刷配線基板を提供し得ることになる。
せずに平坦面を容易に確保し得ることは、微細な配線パ
ターンの形成を可能とする一方、層間絶縁体層の膜厚の
一様性（一定膜厚）による高周波特性など電気的特性の
向上，改善を意味する。また、所要の配線パターンおよ
びフィルドビア接続を、層間絶縁体層に形設された開口
部を埋め込み，形成する形態を採ったことに伴って、配
線パターンの膜厚化，高アスペクト比化および微細ピッ
チ化も可能となる。つまり、高速 LSIの性能に十分対応
できる高密度で、高機能なマルチチップモジュール用の
多層印刷配線基板を提供し得ることになる。
【００２０】さらに、前記配線パターンおよびフィルド
ビア接続の形成に当たって、Niメッキ膜で被覆した形を
採った場合は、これらの導体部と層間絶縁樹脂層との間
にバリア層を介在させた構成となるため、たとえばCuと
ポリイミド樹脂との作用によるマイグレーションなどが
回避されるので、高信頼性化が図られる。
ビア接続の形成に当たって、Niメッキ膜で被覆した形を
採った場合は、これらの導体部と層間絶縁樹脂層との間
にバリア層を介在させた構成となるため、たとえばCuと
ポリイミド樹脂との作用によるマイグレーションなどが
回避されるので、高信頼性化が図られる。
【００２１】本発明は、前記実施例に限定されるもので
なく、発明の趣旨を逸脱しない範囲、換言すると、層間
絶縁樹脂層をマスクとして利用し、この層間絶縁樹脂層
の開口した領域を電気メッキなどにより肉盛りして、層
間絶縁樹脂層の膜厚に対応させて、所要の配線パターン
およびフィルドビア接続を形成することを骨子とする限
り、たとえばベース基板や層間絶縁樹脂層を、前記例示
以外の他の材質を選択することもできる。
なく、発明の趣旨を逸脱しない範囲、換言すると、層間
絶縁樹脂層をマスクとして利用し、この層間絶縁樹脂層
の開口した領域を電気メッキなどにより肉盛りして、層
間絶縁樹脂層の膜厚に対応させて、所要の配線パターン
およびフィルドビア接続を形成することを骨子とする限
り、たとえばベース基板や層間絶縁樹脂層を、前記例示
以外の他の材質を選択することもできる。
【００２２】
【発明の効果】以上説明したように、本発明に係る薄膜
多層配線基板の製造方法によれば、微細な配線化，配線
の膜厚化，高アスペクト比化など容易に、また高周波特
性なども良好で、たとえば高速 LSIの性能に充分対応し
得る信頼性の高い薄膜多層配線基板を得ることが可能と
なる。つまり、製造工程の煩雑化など招来することな
く、むしろ従来の製造手段に較べて、メカニカル加工な
どを不要とするなど、工程の簡略化を図りながら、マル
チチップモジュール用などに適する電気的な特性を有す
る薄膜多層配線基板を得ることができる。
多層配線基板の製造方法によれば、微細な配線化，配線
の膜厚化，高アスペクト比化など容易に、また高周波特
性なども良好で、たとえば高速 LSIの性能に充分対応し
得る信頼性の高い薄膜多層配線基板を得ることが可能と
なる。つまり、製造工程の煩雑化など招来することな
く、むしろ従来の製造手段に較べて、メカニカル加工な
どを不要とするなど、工程の簡略化を図りながら、マル
チチップモジュール用などに適する電気的な特性を有す
る薄膜多層配線基板を得ることができる。
【図１】本発明に係る製造方法の実施態様例を模式的に
示すもので、ベース基板面に第１の層間絶縁樹脂パター
ンを形成した状態を示す断面図。
示すもので、ベース基板面に第１の層間絶縁樹脂パター
ンを形成した状態を示す断面図。
【図２】本発明に係る製造方法の実施態様例を模式的に
示すもので、第１の層間絶縁樹脂パターン形成面に導体
膜を形成した状態を示す断面図。
示すもので、第１の層間絶縁樹脂パターン形成面に導体
膜を形成した状態を示す断面図。
【図３】本発明に係る製造方法の実施態様例を模式的に
示すもので、第１の層間絶縁樹脂パターン面にメッキレ
ジストパターンを形成した状態を示す断面図。
示すもので、第１の層間絶縁樹脂パターン面にメッキレ
ジストパターンを形成した状態を示す断面図。
【図４】本発明に係る製造方法の実施態様例を模式的に
示すもので、電気メッキして第１の層間絶縁樹脂パター
ンの開口部を導電体で埋め第１の配線パターンを形成し
た状態を示す断面図。
示すもので、電気メッキして第１の層間絶縁樹脂パター
ンの開口部を導電体で埋め第１の配線パターンを形成し
た状態を示す断面図。
【図５】本発明に係る製造方法の実施態様例を模式的に
示すもので、第１の配線パターンを形成後、メッキレジ
ストパターンおよび不要な導体膜を除去した状態を示す
断面図。
示すもので、第１の配線パターンを形成後、メッキレジ
ストパターンおよび不要な導体膜を除去した状態を示す
断面図。
【図６】本発明に係る製造方法の実施態様例を模式的に
示すもので、第１の配線パターン形成面に第２の層間絶
縁樹脂パターンを形成した状態を示す断面図。
示すもので、第１の配線パターン形成面に第２の層間絶
縁樹脂パターンを形成した状態を示す断面図。
【図７】本発明に係る製造方法の実施態様例を模式的に
示すもので、第２の層間絶縁樹脂パターン形成面に導体
膜を形成した状態を示す断面図。
示すもので、第２の層間絶縁樹脂パターン形成面に導体
膜を形成した状態を示す断面図。
【図８】本発明に係る製造方法の実施態様例を模式的に
示すもので、第２の層間絶縁樹脂パターン面にメッキレ
ジストパターンを形成した状態を示す断面図。
示すもので、第２の層間絶縁樹脂パターン面にメッキレ
ジストパターンを形成した状態を示す断面図。
【図９】本発明に係る製造方法の実施態様例を模式的に
示すもので、電気メッキして第２の層間絶縁樹脂パター
ン形の開口部を導電体で埋めフィルドビア接続を形成し
た状態を示す断面図。
示すもので、電気メッキして第２の層間絶縁樹脂パター
ン形の開口部を導電体で埋めフィルドビア接続を形成し
た状態を示す断面図。
【図１０】本発明に係る製造方法の実施態様例を模式的
に示すもので、フィルドビア接続形成後、メッキレジス
トパターンおよび不要な導体膜を除去した状態を示す断
面図。
に示すもので、フィルドビア接続形成後、メッキレジス
トパターンおよび不要な導体膜を除去した状態を示す断
面図。
【図１１】従来の製造方法の実施態様を模式的に示すも
ので、ベース基板の導体膜形成面上に第１のメッキレジ
ストパターンを形成した状態を示す断面図。
ので、ベース基板の導体膜形成面上に第１のメッキレジ
ストパターンを形成した状態を示す断面図。
【図１２】従来の製造方法の実施態様を模式的に示すも
ので、電気メッキして第１のメッキレジストパターンの
開口部を導電体で埋め第１の配線パターンを形成した状
態を示す断面図。
ので、電気メッキして第１のメッキレジストパターンの
開口部を導電体で埋め第１の配線パターンを形成した状
態を示す断面図。
【図１３】従来の製造方法の実施態様を模式的に示すも
ので、第１の配線パターンを形成面に第２のメッキレジ
ストパターンを形成した状態を示す断面図。
ので、第１の配線パターンを形成面に第２のメッキレジ
ストパターンを形成した状態を示す断面図。
【図１４】従来の実施態様を模式的に示すもので、電気
メッキして第２のメッキレジストパターンの開口部を導
電体で埋めフィルドビア接続を形成した状態を示す断面
図。
メッキして第２のメッキレジストパターンの開口部を導
電体で埋めフィルドビア接続を形成した状態を示す断面
図。
【図１５】従来の実施態様を模式的に示すもので、第
１，第２のメッキレジストパターン、および不要な導体
膜を除去した状態を示す断面図。
１，第２のメッキレジストパターン、および不要な導体
膜を除去した状態を示す断面図。
【図１６】従来の実施態様を模式的に示すもので、第１
の配線パターンおよびフィルドビア接続を形成した面に
第１の層間絶縁樹脂層を形成した状態を示す断面図。
の配線パターンおよびフィルドビア接続を形成した面に
第１の層間絶縁樹脂層を形成した状態を示す断面図。
【図１７】従来の実施態様を模式的に示すもので、第１
の層間絶縁樹脂層を平坦面化に加工した状態を示す断面
図。
の層間絶縁樹脂層を平坦面化に加工した状態を示す断面
図。
１，８…絶縁性支持基板 ２， 10a， 10b…導体膜
（層） ３，３′…感光性樹脂層（配線パターニング
用マスク） ４， 12a…第１の配線パターン ５，9b′…ビアホール（開口部） ６，13…フィール
ドビア接続（ビア接続部） ７，9a…第１の層間絶縁
樹脂層（配線パターンマスク） 7a…突出部 9b……第１の層間絶縁樹脂層（配線パターンマスク）
11a…メッキレジストパターン
（層） ３，３′…感光性樹脂層（配線パターニング
用マスク） ４， 12a…第１の配線パターン ５，9b′…ビアホール（開口部） ６，13…フィール
ドビア接続（ビア接続部） ７，9a…第１の層間絶縁
樹脂層（配線パターンマスク） 7a…突出部 9b……第１の層間絶縁樹脂層（配線パターンマスク）
11a…メッキレジストパターン
Claims (2)
- 【請求項１】 ベース基板主面に層間絶縁層を成す第１
の薄膜絶縁樹脂パターンを形成する工程と、 前記第１の薄膜絶縁樹脂パターン形成面に導体膜を設
け、この導体膜を一方の電極とし、薄膜絶縁樹脂パター
ン上面と略同一平面を成すように電気メッキで導体を肉
盛りして第１の薄膜配線パターン層を形成する工程と、 前記第１の薄膜配線パターン層を形成した面に、所要の
ビアホールを備えた層間絶縁層を成す第２の薄膜絶縁樹
脂パターンを形成配置する工程と、 前記第２薄膜絶縁樹脂パターン形成面に導体膜を設け、
この導体膜を一方の電極とし、ビアホール部を電気メッ
キによって導体を肉盛りして薄膜絶縁樹脂パターン上面
と略同一平面を成すフィルドビア接続を形成する工程と
を具備して成ることを特徴とする薄膜多層配線基板の製
造方法。 - 【請求項２】 ベース基板主面に低誘電率の耐熱性樹脂
層を設け、この耐熱性樹脂層をパターニングし、層間絶
縁層を成す第１の薄膜絶縁樹脂パターンを形成する工程
と、 前記第１の薄膜絶縁樹脂パターン形成面に導体膜を設
け、この導体膜を一方の電極とし、薄膜絶縁樹脂パター
ン上面と略同一平面を成すように電気メッキで導体を肉
盛りして第１の薄膜配線パターン層を形成する工程と、 前記第１の薄膜配線パターン層を形成した面に、低誘電
率の耐熱性樹脂層を設け、この耐熱性樹脂層をパターニ
ングして、所要のビアホールを備えた層間絶縁層を成す
第２の薄膜絶縁樹脂パターンを形成配置する工程と、 前記第２薄膜絶縁樹脂パターン形成面に導体膜を設け、
この導体膜を一方の電極とし、ビアホール部を電気メッ
キによって導体を肉盛りして薄膜絶縁樹脂パターン上面
と略同一平面を成すフィルドビア接続を形成する工程と
を具備して成ることを特徴とする薄膜多層配線基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2796294A JPH07235768A (ja) | 1994-02-25 | 1994-02-25 | 薄膜多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2796294A JPH07235768A (ja) | 1994-02-25 | 1994-02-25 | 薄膜多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235768A true JPH07235768A (ja) | 1995-09-05 |
Family
ID=12235524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2796294A Pending JPH07235768A (ja) | 1994-02-25 | 1994-02-25 | 薄膜多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235768A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901050A (en) * | 1996-08-21 | 1999-05-04 | Ngk Spark Plug Co., Ltd. | Wired base plate and package for electronic parts |
| JPH11243278A (ja) * | 1998-02-26 | 1999-09-07 | Ibiden Co Ltd | フィルドビア構造を有する多層プリント配線板 |
| JPH11243277A (ja) * | 1998-02-26 | 1999-09-07 | Ibiden Co Ltd | フィルドビア構造を有する多層プリント配線板 |
| JPH11243280A (ja) * | 1998-02-26 | 1999-09-07 | Ibiden Co Ltd | フィルドビア構造を有する多層プリント配線板 |
| JP2002271027A (ja) * | 2001-03-14 | 2002-09-20 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2002280739A (ja) * | 2001-03-16 | 2002-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2005277385A (ja) * | 2004-02-27 | 2005-10-06 | Tdk Corp | 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法 |
| US7071424B1 (en) | 1998-02-26 | 2006-07-04 | Ibiden Co., Ltd. | Multilayer printed wiring board having filled-via structure |
| US7994433B2 (en) | 1998-09-28 | 2011-08-09 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US8030579B2 (en) | 2001-03-14 | 2011-10-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| CN114080088A (zh) * | 2020-08-10 | 2022-02-22 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制备方法 |
-
1994
- 1994-02-25 JP JP2796294A patent/JPH07235768A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901050A (en) * | 1996-08-21 | 1999-05-04 | Ngk Spark Plug Co., Ltd. | Wired base plate and package for electronic parts |
| US8115111B2 (en) | 1998-02-26 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| JPH11243277A (ja) * | 1998-02-26 | 1999-09-07 | Ibiden Co Ltd | フィルドビア構造を有する多層プリント配線板 |
| JPH11243280A (ja) * | 1998-02-26 | 1999-09-07 | Ibiden Co Ltd | フィルドビア構造を有する多層プリント配線板 |
| US8987603B2 (en) | 1998-02-26 | 2015-03-24 | Ibiden Co,. Ltd. | Multilayer printed wiring board with filled viahole structure |
| JPH11243278A (ja) * | 1998-02-26 | 1999-09-07 | Ibiden Co Ltd | フィルドビア構造を有する多層プリント配線板 |
| US7737366B2 (en) | 1998-02-26 | 2010-06-15 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7071424B1 (en) | 1998-02-26 | 2006-07-04 | Ibiden Co., Ltd. | Multilayer printed wiring board having filled-via structure |
| EP1811825A1 (en) * | 1998-02-26 | 2007-07-25 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viaholes |
| US7390974B2 (en) | 1998-02-26 | 2008-06-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7622183B2 (en) | 1998-02-26 | 2009-11-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7994433B2 (en) | 1998-09-28 | 2011-08-09 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US8020291B2 (en) | 1998-09-28 | 2011-09-20 | Ibiden Co., Ltd. | Method of manufacturing a printed wiring board |
| US8533943B2 (en) | 1998-09-28 | 2013-09-17 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US8030579B2 (en) | 2001-03-14 | 2011-10-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US8324512B2 (en) | 2001-03-14 | 2012-12-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2002271027A (ja) * | 2001-03-14 | 2002-09-20 | Ibiden Co Ltd | 多層プリント配線板 |
| US9040843B2 (en) | 2001-03-14 | 2015-05-26 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2002280739A (ja) * | 2001-03-16 | 2002-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2005277385A (ja) * | 2004-02-27 | 2005-10-06 | Tdk Corp | 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法 |
| CN114080088A (zh) * | 2020-08-10 | 2022-02-22 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制备方法 |
| CN114080088B (zh) * | 2020-08-10 | 2024-05-31 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610339B2 (ja) | 高密度電子パッケージおよびその製造方法 | |
| US6261467B1 (en) | Direct deposit thin film single/multi chip module | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| US7138294B2 (en) | Circuit substrate device, method for producing the same, semiconductor device and method for producing the same | |
| EP1022773A2 (en) | Chip carrier substrate | |
| JP3359865B2 (ja) | エレクトロニック相互接続構造及びそれを製造するための方法 | |
| WO2004006331A1 (ja) | 多層配線回路モジュール及びその製造方法 | |
| JP2012033974A (ja) | 配線基板及び半導体パッケージ | |
| KR20010020083A (ko) | 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법 | |
| JPH11298104A (ja) | 半導体搭載用回路基板 | |
| JPH0513960A (ja) | 多層配線基板の製造方法 | |
| JP2019186337A (ja) | 多層配線構造体及びその製造方法 | |
| CN101683003B (zh) | 薄膜陶瓷多层衬底的制造方法 | |
| US5387495A (en) | Sequential multilayer process for using fluorinated hydrocarbons as a dielectric | |
| JPH05509198A (ja) | 多層薄膜構造の製造方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| JP2002290048A (ja) | 多層回路基板におけるビア形成方法 | |
| KR100301107B1 (ko) | 멀티칩모듈기판및그제조방법 | |
| JP3272945B2 (ja) | 配線基板の製造方法 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JP2004193295A (ja) | 多層配線基板およびその製造方法 | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JPH0569308B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A02 |