JPH0723899B2

JPH0723899B2 - 電気諸量検出処理装置

Info

Publication number: JPH0723899B2
Application number: JP59066769A
Authority: JP
Inventors: 治夫櫻井; 大介梅野; 良輔谷口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-04-05
Filing date: 1984-04-05
Publication date: 1995-03-15
Anticipated expiration: 2010-03-15
Also published as: JPS60210772A

Description

【発明の詳細な説明】［発明の技術分野］この発明は、有効電力、無効電力、力率等を検出する電
気諸量検出処理装置に係るものであり、特に例えば商用
電力周波数の１サイクルの前半部分に多くのサンプル点
をサンプルレートを高くすることによって設定し、商用
電力に関する相間電圧、相電流等の所要のデータを取込
み、後半部分の所定の時間内にマイクロプロセッサ等の
ディジタルデータプロセッサを用いて必要な演算を行う
ことにより、前述の電気諸量についての検出処理が迅
速、的確になされる電気諸量検出処理装置に関するもの
である。

［従来の技術］従来、この種の装置においては、入力される電圧、電流
等のアナログ入力について必要な演算を施す部分とし
て、例えばアナログ掛算器のようなアナログ演算器が用
いられることが通常であるが、この種のアナログ演算器
は精度を期待することができず、また温度変化等の周囲
環境の影響を受け易いという問題点がある。

また、従来のこの種の装置はサンプルレートが例えば1.
5回／秒程度と極めて低いものが多く、このためにも精
度向上は期待できず、更にはウォームアップのために多
大の時間を要する等の問題点もある。

一方、近年ディジタル処理を行う装置も出現してきてい
るが、例えば特公昭56−158954号公報に示された例は、
アナログで電気諸量を測定し、この結果をディジタル量
に変換しディジタル処理を行うものであり、アナログ計
測の域を出ない。

また、例えば特公昭57−137863号公報に示された例は、
前記の例とは異なり計測の時点からディジタル処理を行
っている。しかし、サンプリング操作が入力波形と同期
しない無作為の操作であるため、所要の精度を得るには
多くのメモリ容量及び多大の演算処理時間を必要とす
る。

さらに、例えば特公昭54−1667号公報に示された例は、
サンプリング操作は入力波形と同期している。しかし、
入力信号と１サイクルについて１回しかサンプリングし
ておらず、しかも１サイクル分のデータをすべてメモリ
に記憶した後そのメモリ内容に従って電気諸量を計算す
るため、結果を得るのに多大の時間を要し、またデータ
を記憶するメモリも必要となる等の問題点があった。

［発明の概要］この発明は、従来のこの種の装置における上述の諸種の
問題点を解決するためになされたものであり、サンプリ
ング操作のサンプルレートを高く設定でき、データ処理
がディジタル的になされ、温度変化等の外的な環境変化
による影響を受けることがなく、しかも各サンプリング
操作の直後に３種類の相間電圧の２乗の総和、３種類の
相電流の２乗の総和、有効電力の総和、無効電力の総和
の各計算をd,q変換理論に基づいて行うことによって、
サンプリングデータを記憶するためのメモリを不要とし
高精度の電気諸量が迅速に得られる電気諸量検出処理装
置を提供することを目的とする。

［発明の実施例］以下、この発明の実施例を添付図面を参照しながら説明
する。

第１図は、この発明の一実施例を示すブロック図、第２
図は波形図である。第１図において、１はアナログマル
チプレクサであり、入力側には発電機30側の３相交流の
相間電圧VRS、VST及びVTR、相電流IR、IS及びIT、界磁
電流FI並びに系統側の３相交流の相間電圧SVRSがそれぞ
れ印加されており、これらの入力信号を所定の順番で一
つずつ出力信号とする。２はアナログマルチプレクサ１
の出力信号を取込んでA/D変換操作を行うA/Dコンバータ
であり、A/D変換指令信号STARTによってA/D変換を開始
し、A/D変換完了時に完了信号Sfを出力する。また、A/D
変換後の値は出力端子S0からシリアルデータとして出力
される。

３は完了信号Sfを計数するカウンタであり、最初のリセ
ット状態から最終の電気諸量（相間電圧SVRS）がA/D変
換されたことを示す完了信号Sfを計数す毎にリセット状
態に戻り、アナログマルチプレクサ１に所定の順番で電
気諸量を出力させる。４は第１の０点検出部であり、３
相交流RSTに接続された発電機30側の電気諸量、例えば
相間電圧VRSの０点を検出し、０点を検出する毎に＋5V
及び0Vの間で変化する矩形波の周波数信号f₁を出力する
（第２図の「リード線110上の矩形波」を参照）。５は
系統側の相間電圧SVRSの０点を検出する第２の０点検出
部であり、第１の０点検出部４と同様な動作をする。

６はアナログ入力制御回路であり、第１のマイクロプロ
セッサ（後述する）からの起動信号P₀によって起動さ
れ、最初のA/D変換指令信号STARTを出力した後、A/Dコ
ンバータ２から完了し号Sfを受取る毎にA/D変換指令信
号STARTを出力する。

７はPLL回路であり、第１の０点検出部４から出力され
る周波数信号f₁の周波数を所定倍（例えば128倍）し
て、パルス信号から成る周波数信号f₂として出力する。
８は分周回路であり、周波数信号f₂の周波数を所定数
（例えば128）で割り、周波数信号f₁′として出力す
る。

もし、PLL回路７に入力される周波数信号f₁が何らかの
原因で変動すると、周波数信号f₁と分周回路８を経由し
てフィードバックされる周波数信号f₁′との間に位相差
が生じ、PLL回路７は、この位相差をなくすために出力
周期を変化させる。これにより、PLL回路７から出力さ
れる周波数信号f₂（＝128f₁）は、周波数信号f₁及び
f₁′の位相が一致したときには安定する。例えば、周波
数信号f₁の周波数が増加すると、周波数信号f₁の位相は
周波数信号f₁′の位相よりも進むことになり、両者の間
に位相差が生じる。そのため、周波数信号f₂の周期が短
くなってf₁′の位相が進められ、周波数信号f₁及びf₁′
の間に位相差がなくなった時点で周波数信号f₂は安定に
される。

ＡはPLL回路７の出力側に接続されたゲートであり、周
波数信号f₁及びf₂のアンドを取る。９は電気諸量の実効
値を演算する第１のマイクロプロセッサ、10は有効電力
Ｐ及び無効電力Ｑを演算する第２のマイクロプロセッサ
であり、それぞれ、シリアルデータの入力端子SI、チッ
プセレクトCS、割込み信号を受入れる割込みINT、８ビ
ットの並列データ入出力部Ｄ、データ取込みタイミング
のためのクロック入力部SCK、マイクロプロセッサ自体
のタイミング制御のためのクロック入力部CLKを有して
いる。第１のマイクロプロセッサ９は、ゲートＡから入
力される割込みINTに応じて起動信号P₀を出力すると共
に、割込みITを上位コンピュータに出力する出力端子P₁
を有している。

11はクロック発生器であり、各マイクロプロセッサ９及
び10のデータ取込みタイミングのためのクロック入力部
SCKに対するクロック信号（例えば2MHz）、各マイクロ
プロセッサ９及び10自体のタイミング制御のためのクロ
ック入力部CLKに対するクロック信号（例えば8MHz）、
発電機側周波数検知部（後述する）に対し発電機30の起
動時に供給されるクロック信号（例えば1KHz）、発電機
30が定常状態に達してから各種の検知部（後述する）に
供給されるクロック信号（例えば100KHz）等を発生す
る。

12は入出力データのパリティを発生するパリティ発生器
であり、データバス112に接続されている。13は各マイ
クロプロセッサ９及び10から出力されるデータ等を上位
コンピュータに送出するデータバッファであり、データ
バス112に接続されている。14は一致セレクタであり、
上位コンピュータからのメモリリードコマンドMRDCに従
って、各マイクロプロセッサ９及び10、並びに各種の検
知部（後述する）のいずれかを選択して、そのチップセ
レクトCSをアクティブにする。また、チップセレクトCS
をアクティブにした一定時間後にXACK信号を送出するこ
とにより、データバス112上に必要なデータが出されて
いことを上位コンピュータに告知する。

15はは上位コンピュータからアドレス情報ADR及びアド
レスパリティAPARを取込むアドレスバッファであり、ア
ドレス情報ADRを一致セレクタ14等に出力する。16はア
ドレスバッファ15を介してアドレスパリティAPARが入力
されるパリティチェッカであり、データバス112のデー
タにエラーが検出されたときに、上位コンピュータにバ
スパリティエラーBPERを送出する。

17はカウンタ及びレジスタを内蔵する発電機側周波検知
部であり、発電機30の回転数に対応するパルス信号すな
わちキーフェーザKPと、1KHz及び100KHzのクロック信号
とが入力され、キーフェーザKPの１つの入力から次の入
力までのクロック信号をカウントすることにより発電機
30の回転数を検知する。また、このカウント数をレジス
タに移した後に、カウンタをリセットしクロック信号の
カウントを再開する。

18は系統側周波数検知部であり、第２の０点検出部５か
らの矩形波と、100KHzのクロック信号とが入力され、矩
形波の引き続く２つの立上がり間のクロック信号をカウ
ントすることにより、系統側の周波数を検知する。

19は内部相差角検知部であり、キーフェーザKPと第１の
０点検出部４からの矩形波と100KHzのクロック信号とが
入力され、キーフェーザKPと矩形波の立上がりとの間の
クロック信号をカウントすることにより、キーフェーザ
KPから相間電圧VRSまでの時間的遅れをモニタする。

20は系統−発電機間位相差検知部であり、各０点検出部
４及び５からの矩形波と100KHzのクロック信号とが入力
され、両矩形波の立にがり間のクロック信号をカウント
することにより、系統側の相間電圧SVRSと発電機側の相
間電圧VRSとの間の位相差をモニタする。

これらの検知部17〜20は、それぞれゲート、ラッチ、カ
ウンタ等から構成され、データバス112に接続されたデ
ータ入出力部Ｄと、一致セレクタ14に接続されたチップ
セレクトCSとを備えている。

次に、第１図に示したこの発明の一実施例の動作につい
て、第２図の波形図及び第３図のフローチャートを参照
しながら説明する。

先ず、発電機30が起動されて次第に回転数が増大する。
発電機30の起動初期において、回転数が低いときには
（ステップS₂）、クロック発生器11からの低周波数（例
えば1KHz）のクロック信号が選択される（ステップ
S₃）。このとき、発電機側周波数検知部17は、キーフェ
ーザKPのパルス間に入力されるクロック信号を計数する
ことにより（ステップS₁）、発電機30の初期回転数を監
視する。

その後、発電機30の回転数が増大して所定回転数（例え
ば30Khz）以上になると、発電機側周波数検知部17に入
力されるクロック信号は高周波数（例えば100Khz）に切
換えられる（ステップS₄）。これにより発電機30の回転
数は精度良く検知され、発電機30側の周波数が系統側の
周波数と一致するように（ステップS₅）発電機30の回転
数が制御される（ステップS₆）。

一方、PLL回路７は、第１の０点検出部４によって検出
された発電機30側の相間電圧VRSに基づく周波数信号f₁
の周波数を所定倍（例えば128倍）し、周波数信号f₂と
して出力する。ゲートＡは、周波数信号f₁及びf₂のアン
ドを取り、相間電圧VRSの１サイクルの前半部だけ周波
数信号f₂によるパルス信号を出力する。このパルス信号
は、相間電圧VRSの１サイクルの前半のみに、128の半分
すなわち64のパルスを有し、各マイクロプロセッサ９及
び10に対する割込みINTとなる（第２図の「マイクロプ
ロセッサへの割込みINT」を参照）。

次に、第１及び第２のマイクロプロセッサ９及び10へ
の、前述の電気諸量の入力方法について説明する。

第１のマイクロプロセッサ９は、割込みINTに応じて起
動信号P₀を発生し、アナログ入力制御回路６に出力す
る。アナログ入力制御回路６は、１回の起動信号P₀に応
じて８回のA/D変換指令信号STARTをA/Dコンバータ２に
出力する（第２図の「A/DコンバータへのSTART」を参
照）。これにより、A/Dコンバータ２は、アナログマル
チプレクサ１を介して入力される相間電圧VRS等の電気
諸量をA/D変換し、A/D変換後の値をシリアル信号として
各マイクロプロセッサ９及び10の入力端子SIに出力す
る。

A/Dコンバータは、一つの電気諸量のA/D変換操作が完了
する毎に完了信号Sfを出力する。アナログ入力制御回路
６は、完了信号Sfに応じて次のA/D変換指令信号STARTを
出力し、A/Dコンバータ２に次の電気諸量のA/D変換を行
わせる。一方、完了信号Sfはカウンタ３にも入力されて
いる。カウンタ３は、これを計数し最終入力である相間
電圧SVRSを計数する毎にリセット状態に戻るようになっ
ており、アナログマルチプレクサ１に８個の電気諸量を
逐次A/Dコンバータ２に出力させる。このように、割込
みINTが一つ出力される毎に、電気諸量８個のA/D変換後
の値が第１及び第２のマイクロプロセッサ９及び10に入
力される。

第１のマイクロプロセッサ９は、64個の割込みINTに対
応する64組のデータ（すなわち、64×８＝512個のデー
タ）に対し、各信号の実効値（ΣVRS²）/64、（ΣVST²）/64、 …… （ΣSVRS²）/64 を計算する。ここで、Σは64組のデータに対応する64個
の総和である。

第２のマイクロプロセッサ10は、64個の割込みINTに対
応する64組のデータ対し、有効電力Ｐ及び有効電力ＱＰ＝｛Σ（IR・VRS＋IT・VTS）｝/64 を計算する。ここで、Σは64組のデータに対応する64個
の総和である。また、相間電圧VTSは相間電圧VSTの極性
を判定した値である。

この演算操作は、対象となる商用電力の１サイクルの前
半部分において行われ、またそれ自体は知られている３
相交流電圧、電流のd,q変換処理に基づいて行われる。
また、Σを取る操作はデータが入力される毎に行われる
ため、データを記憶するためのメモリを必要としない。

８個の実効値、有効電力Ｐ及び無効電力Ｑを上位コンピ
ュータに送出するために、第１のマイクロプロセッサ９
は、出力端子P₁より上位コンピュータに対する割込みIT
を発生する。上位コンピュータは、これに応じてアドレ
スバッファ15に所定のアドレス値を設定し、パリティチ
ェッカ16を用いてチェックする。このアドレス値は一致
セレクタ14によってもチェックされ、第１及び第２のマ
イクロプロセッサ９及び10のいずれかが選択される。

第１のマイクロプロセッサ９が選択されたときには、第
１のマイクロプロセッサ９のチップセレクタCSがアクテ
ィブにされて、第１のマイクロプロセッサ９の並列デー
タ入出力部Ｄから、電気諸量の実効値を示すデータがデ
ータバッファ13に送出される。そして、このデータは、
パリティ発生器12で発生されたパリティと共に、上位コ
ンピュータに送出される。

第２のマイクロプロセッサ10で得られた有効電力Ｐ及び
無効電力Ｑも、同様にして上位コンピュータに送出され
る。また、各検出部17〜20で得られたデータも、必要に
応じて上記コンピュータに送出される。

さらに、これらの電気諸量の演算結果は、上位コンピュ
ータによって表示用及び制御用データに変換される。こ
の変換操作は、対象となる商用電力の１サイクルの後半
部分に含まれる適当な時間内に行われる。

この演算結果に基づいて（ステップS₇、S₈）、先ず相間
電圧SVRSが相間電圧VRSに等しくなるよう界磁電流FIを
制御し（ステップS₉）、次に系統及び発電機30の間の位
相差が０（ステップS₁₀）に近くなるように制御（ステ
ップS₁₁）した後、発電機30を系統側に投入する（ステ
ップS₁₂）。その後は内部相差角が許容範囲内にあるか
をチェックしながら（ステップS₁₃、S₁₄）、電気所量の
測定（ステップS₁₅）及び表示（ステップS₁₆）を行う。

このように、パルス周数数（周波数信号f₂）を入力周波
数（周波数信号f₁）の所定倍（128倍）とし、パルス信
号f₂が入力信号f₁の波形を常に所定等分（128等分）す
ることにより、入力周波数（f₁）が変化しても、常に周
波数信号f₁の波形の同じ位相位置をサンプリングするこ
とができ、高精度のデータサンプリングを行うことがで
きる。パルス周波数（f₂）は、一定ではなく、入力周波
数（f₁）に応じて変化する。なぜなら、パルス周波数
（f₂）が一定であって、入力周波数（f₁）の変化により
サンプリング位相位置が異なった場合には、正確な計測
を行うことができなくなってしまうからである。

また、各マイクロプロセッサ９および10に対して、パル
ス周波数f₂を割込み（ITN）に入力することにより、A/D
コンバータ２（S0）からのデータの取込タイミングを同
期させるとともに、基本クロックおよびシリアルクロッ
クを各入力部（CLK）および（SCK）に共通に入力するこ
とにより、各マイクロプロセッサ９および10は、上記デ
ータを同時に取込むことができ、高速データサンプリン
グに対応することができる。

また、前述の計算式のように、相間電圧VRSおよびVTS並
びに相電流IRおよびITに基づいて、有効電力Ｐおよび無
効電力Ｑの瞬時値を簡単に計算することにより、高速測
定が可能となる。

上記各マイクロプロセッサ９および10に対する信号入力
（ハードウェア）の特徴と、上記有効電力Ｐおよび無効
電力Ｑに関する計算式（ソフトウェア）の特徴とによ
り、パルス周波数（f₂＝128f₁）による入力周波数の半
サイクル分の64個の瞬時値は、高速且つ高精度に演算さ
れる。さらに、各瞬時値が高速演算可能なため、これら
の瞬時値を加算してメモリに記憶することができ、大量
の測定データバッファは不要となる。

なお、系統側の相間電圧SVRSを測定するのは、発電機30
を系統側に投入するときに必要な情報を得るためであ
り、相間電圧の実効値の演算は、系統側に限定されず、
発電機30側を含む各種の実効値を演算するようになって
いる。

また、上記実施例ではA/Dコンバータ２を１個用いた
が、これを２個とすることも可能であり、このようにす
ればデータ処理の速度及び精度を更に向上させることが
できる。

［発明の効果］以上のようにこの発明によれば、演算のためのデータを
取込むサンプルレートが高く設定され、この演算はマイ
クロプロセッサを用いてディジタル的に処理され、高精
度の演算結果が迅速に得られ、かつサンプリングデータ
を記憶するためのメモリも不要となるため、単なる計測
のみならず、発電機30の投入制御や瞬停等のリアルタイ
ム検出にきわめて有効な電気諸量検出処理装置が得られ
る効果がある。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図であ
る。第２図は、この発明の一実施例における各信号の波形図
である。第３図は、この発明の一実施例の動作を示すフローチャ
ートである。１……アナログマルチプレクサ２……A/Dコンバータ６……アナログ入力制御回路７……PLL回路９……第１のマイクロプロセッサ 10……第２のマイクロプロセッサ 30……発電機 f₁……周波数信号 f₂……周波数信号（パルス信号）尚、図中、同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者谷口良輔長崎県長崎市丸尾町６番14号三菱電機株式会社長崎製作所内 (56)参考文献特開昭54−1667（ＪＰ，Ａ) 特開昭57−137863（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】３相交流の電気諸量を取込んで逐次に出力
するアナログマルチプレクサと、前記アナログマルチプレクサの出力信号をA/D変換するA
/Dコンバータと、発電機側周波数の所定倍の周波数を有する等間隔のパル
ス信号を発生させるPLL回路と、前記パルス信号を割込み信号として受入れると共に、前
記発電機側周波数の１サイクルの半波中に、A/D変換さ
れた前記電気諸量を取込み前記発電機側の３種類の相間
電圧、３種類の相電流及び界磁電流の実効値の演算と系
統側の１種類の相間電圧の実効値の演算とを行う第１の
マイクロプロセッサと、前記パルス信号を割込み信号として受入れると共に、前
記発電機側周波数の１サイクルの半波中に、A/D変換さ
れた前記電気諸量を取込み前記発電機側の有効電力及び
無効電極を求める演算をd,q変換理論に基づいて行う第
２のマイクロプロセッサと、前記第１及び第２のマイクロプロセッサのいずれか一方
によって起動されると共に、前記A/Dコンバータに前記
電気諸量を所定の順序で取込ませ逐次にA/D変換操作を
施させるアナログ入力制御回路とを備えたことを特徴と
する電気諸量検出処理装置。