JPH0723905B2 - アクティブマトリクス基板の欠陥箇所検出回路 - Google Patents
アクティブマトリクス基板の欠陥箇所検出回路Info
- Publication number
- JPH0723905B2 JPH0723905B2 JP57193214A JP19321482A JPH0723905B2 JP H0723905 B2 JPH0723905 B2 JP H0723905B2 JP 57193214 A JP57193214 A JP 57193214A JP 19321482 A JP19321482 A JP 19321482A JP H0723905 B2 JPH0723905 B2 JP H0723905B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- row
- leak
- column signal
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 本発明はアクティブマトリクス基板の交点リークが発生
した行信号及び列信号ラインのアドレス検出回路に関す
るものである。
した行信号及び列信号ラインのアドレス検出回路に関す
るものである。
アクティブマトリクス基板の行信号及び列信号ラインの
交点リークとしては、該ライン同士が交差点でリークま
たは短絡することに起因する直接リークと、スイッチン
グトランジスタのゲート、ソース間でリークまたは短絡
することに起因する間接リークとがある。従って、この
ような欠陥を有するアクティブマトリクス基板を取り除
くためには、交点リーク（以後Ｓ−Ｇリークと記載）が
発生した行信号及び列信号ラインの絶対アドレスを検出
し、良・不良の判定または修正をおこなわなければなら
ない。
交点リークとしては、該ライン同士が交差点でリークま
たは短絡することに起因する直接リークと、スイッチン
グトランジスタのゲート、ソース間でリークまたは短絡
することに起因する間接リークとがある。従って、この
ような欠陥を有するアクティブマトリクス基板を取り除
くためには、交点リーク（以後Ｓ−Ｇリークと記載）が
発生した行信号及び列信号ラインの絶対アドレスを検出
し、良・不良の判定または修正をおこなわなければなら
ない。
従来のＳ−Ｇリーク発生ラインの検出方法の概略図を第
１図に示す。同図において、101はアクティブマトリク
ス基板の一部であり、102は行信号駆動回路を構成する
行信号側シフトレジスタ、103は列信号駆動回路を構成
する列信号側シフトレジスタであり、104は行信号側シ
フトレジスタによってコントロールされるアナログスイ
ッチ、105は列信号側シフトレジスタによりコントロー
ルされるアナログスイッチであり、106は直流電源、107
は電流計である。該行信号及び列信号ライン側アナログ
スイッチの一方の端子は並列接続され、直流電源に接続
される。そして、直流電源とアナログスイッチの間に電
流計が接続される。それから、アナログスイッチの他方
の端子とアクティブマトリクス基板のボンディングパッ
ド間を、例えばプローブカードを介して電気的に接続し
て、次に示す方法でＳ−Ｇリークを検出する。
１図に示す。同図において、101はアクティブマトリク
ス基板の一部であり、102は行信号駆動回路を構成する
行信号側シフトレジスタ、103は列信号駆動回路を構成
する列信号側シフトレジスタであり、104は行信号側シ
フトレジスタによってコントロールされるアナログスイ
ッチ、105は列信号側シフトレジスタによりコントロー
ルされるアナログスイッチであり、106は直流電源、107
は電流計である。該行信号及び列信号ライン側アナログ
スイッチの一方の端子は並列接続され、直流電源に接続
される。そして、直流電源とアナログスイッチの間に電
流計が接続される。それから、アナログスイッチの他方
の端子とアクティブマトリクス基板のボンディングパッ
ド間を、例えばプローブカードを介して電気的に接続し
て、次に示す方法でＳ−Ｇリークを検出する。
第１に、アクティブマトリクス基板のＳ−Ｇリークを有
無を調べる。行信号及び列信号側のアナログスイッチを
全てオンにして直流電圧を印加し、一定時間後の測定値
を基準値と比較してＳ−Ｇリークを検出する。ここで、
一定時間後の電流値を見るのは、ライン交点間に浮遊容
量が存在するためである。しかし、１交点当たりの浮遊
容量は10-3pF程度（層間SiO2膜が8000Åとすると）であ
り、60×60ライン＝3600交点でも後pF程度のオーダーで
あり、実質測定に与える影響はほとんどない。Ｓ−Ｇリ
ークがなかった場合は、測定は終了する。
無を調べる。行信号及び列信号側のアナログスイッチを
全てオンにして直流電圧を印加し、一定時間後の測定値
を基準値と比較してＳ−Ｇリークを検出する。ここで、
一定時間後の電流値を見るのは、ライン交点間に浮遊容
量が存在するためである。しかし、１交点当たりの浮遊
容量は10-3pF程度（層間SiO2膜が8000Åとすると）であ
り、60×60ライン＝3600交点でも後pF程度のオーダーで
あり、実質測定に与える影響はほとんどない。Ｓ−Ｇリ
ークがなかった場合は、測定は終了する。
第２として、行信号または列信号ラインのどちらか一方
を順次スキャンさせて、Ｓ−Ｇリークの発生した行信号
または列信号ラインアドレスを検出する。例えば、行信
号ライン側をスキャンする場合は、行信号側のアナログ
スイッチをリセットし、次に一行ずつ行信号ラインをセ
レクトし、列信号ラインとセレクトされた行信号ライン
間の一定時間後の電流値を基準値と比較する。これを、
Ｓ−Ｇリークラインを検出するまで続ける。
を順次スキャンさせて、Ｓ−Ｇリークの発生した行信号
または列信号ラインアドレスを検出する。例えば、行信
号ライン側をスキャンする場合は、行信号側のアナログ
スイッチをリセットし、次に一行ずつ行信号ラインをセ
レクトし、列信号ラインとセレクトされた行信号ライン
間の一定時間後の電流値を基準値と比較する。これを、
Ｓ−Ｇリークラインを検出するまで続ける。
第３に、Ｓ−Ｇリークを検出した行信号ラインに対して
列信号ラインを順次スキャンさせて、Ｓ−Ｇリーク箇所
の列信号ラインアドレスを検出する。列信号側のアナロ
グスイッチをリセットし、次に一列ずつ列信号ラインを
セレクトし、第２で検出した行信号ラインとセレクトさ
れた列信号ライン間の一定時間後の電流値を基準値と比
較する。そして、Ｓ−Ｇリークラインが検出できるまで
スキャンを続ける。
列信号ラインを順次スキャンさせて、Ｓ−Ｇリーク箇所
の列信号ラインアドレスを検出する。列信号側のアナロ
グスイッチをリセットし、次に一列ずつ列信号ラインを
セレクトし、第２で検出した行信号ラインとセレクトさ
れた列信号ライン間の一定時間後の電流値を基準値と比
較する。そして、Ｓ−Ｇリークラインが検出できるまで
スキャンを続ける。
以上のようにすることにより、Ｓ−Ｇリークのアドレス
が検出される。更に、Ｓ−Ｇリークが複数である場合を
考慮し、上記第２と第３の検出を各信号ラインの最後ま
で実行する。
が検出される。更に、Ｓ−Ｇリークが複数である場合を
考慮し、上記第２と第３の検出を各信号ラインの最後ま
で実行する。
ところで、これに要する検出時間を考えると、例えば、
行信号ライン及び列信号ラインを60×60ラインとし、各
信号ラインに電圧を印加してから測定するまでの時間を
0.2秒として、前記の検出方法によってＳ−Ｇリークを
検出したとすると、単純に上記測定に要する時間は、Ｓ
−Ｇリークが０個の場合は0.2秒、１個の場合は24秒、
２個の場合は36秒、10個の場合は132秒となる。しかし
現在には、これ以上の測定時間を要する。つまり、従来
は第１図に示したような電流測定であるため、まず前記
した第１の検査を実施する際に、Ｓ−Ｇリークが存在す
るか否かは測定してみなければわからない。したがっ
て、電流計の設定を仮にリークがあって大電流が流れて
も電流計の破壊等が無いように、電流計の測定レンジを
大きめの値にセットしておかなければならない。
行信号ライン及び列信号ラインを60×60ラインとし、各
信号ラインに電圧を印加してから測定するまでの時間を
0.2秒として、前記の検出方法によってＳ−Ｇリークを
検出したとすると、単純に上記測定に要する時間は、Ｓ
−Ｇリークが０個の場合は0.2秒、１個の場合は24秒、
２個の場合は36秒、10個の場合は132秒となる。しかし
現在には、これ以上の測定時間を要する。つまり、従来
は第１図に示したような電流測定であるため、まず前記
した第１の検査を実施する際に、Ｓ−Ｇリークが存在す
るか否かは測定してみなければわからない。したがっ
て、電流計の設定を仮にリークがあって大電流が流れて
も電流計の破壊等が無いように、電流計の測定レンジを
大きめの値にセットしておかなければならない。
例えば、各信号ラインのライン抵抗R1を103Ω、列信号
ラインと行信号ラインの交点部の抵抗をRcとすると、リ
ークの無い場倍はRc≒1013Ω、リークのある場合はRc≒
０Ωとなる。そこで、各ラインを測定した場合の各ライ
ンの抵抗をRiとするとRiは、 Ri＝R1＋Rc （１） ≒Rc〜1013Ω：リーク無し R1〜103Ω：リーク有り となる。したがって、各ラインに印加する電圧を仮にVi
＝10Vとすると、各ラインを流れる電流Ｉは、 Ｉ＝10-12A:ラーク無し （２） 10-2A:リーク有り となり、リーク時と非リーク時では電流値が全く異なる
ことがわかる。このため、測定開始時はリークが有って
も電流計が破壊されたりすることがないように、電流計
を大きめのレンジに設定しておき、徐々にレンジを切り
替えて正確な電流値を測定することになる。
ラインと行信号ラインの交点部の抵抗をRcとすると、リ
ークの無い場倍はRc≒1013Ω、リークのある場合はRc≒
０Ωとなる。そこで、各ラインを測定した場合の各ライ
ンの抵抗をRiとするとRiは、 Ri＝R1＋Rc （１） ≒Rc〜1013Ω：リーク無し R1〜103Ω：リーク有り となる。したがって、各ラインに印加する電圧を仮にVi
＝10Vとすると、各ラインを流れる電流Ｉは、 Ｉ＝10-12A:ラーク無し （２） 10-2A:リーク有り となり、リーク時と非リーク時では電流値が全く異なる
ことがわかる。このため、測定開始時はリークが有って
も電流計が破壊されたりすることがないように、電流計
を大きめのレンジに設定しておき、徐々にレンジを切り
替えて正確な電流値を測定することになる。
したがって、電流測定によりリークを検査する場合は、
各ラインの測定に対してこの様な電流計の操作が繰り返
し必要となり、実際の測定時間は、上で計算した単純測
定時間の何倍もの時間が必要となってしまう。
各ラインの測定に対してこの様な電流計の操作が繰り返
し必要となり、実際の測定時間は、上で計算した単純測
定時間の何倍もの時間が必要となってしまう。
この様に、電流測定によるＳ−Ｇリークの検出では、検
出時間が非常に長くなってしまい、試作品を製造するよ
うな場合は良いとしても、量産を行う場合には、検出時
間の長さが障害となって量産性の向上が望めない。
出時間が非常に長くなってしまい、試作品を製造するよ
うな場合は良いとしても、量産を行う場合には、検出時
間の長さが障害となって量産性の向上が望めない。
本発明は、かかる欠点を除去したものであり、その目的
は、Ｓ−Ｇリーク箇所の検出を短時間で行える検出回路
を提供するものである。
は、Ｓ−Ｇリーク箇所の検出を短時間で行える検出回路
を提供するものである。
本発明による実施例を第２図に示す。同図において201
はアクティブマトリクス基板の一部であり、202は行信
号駆動回路を構成する行信号側シフトレジスタ、203は
列信号駆動回路を構成する列信号側シフトレジスタ、20
4は行信号側シフトレジスタによってコントロールされ
るトライステートバッファで、特許請求の範囲に記載の
第１の選択回路群を示す。205は列信号シフトレジスタ
によってコントロールされるアナログスイッチで、特許
請求の範囲に記載の第２の選択回路群を示す。アナログ
スイッチ205の一方の端子はアクティブマトリクス基板
の列信号ラインに接続され、他方の端子は共通バスライ
ン209に接続されている。そして、アナログスイッチ205
は、列信号側シフトレジスタの出力により開閉される。
206は切り替えリレー、207、208は電圧比較用の比較器
（特許請求の範囲に記載の比較手段）及び基準電圧源で
ある。トライステートバッファ204の出力がハイレベル
になるように、トライステートバッファ204の入力側が
並列接続され、アナログスイッチ205の一方の端子も共
通バスライン209を介して並列接続され切り替えリレー2
06に接続される。トライステートバッファ204の出力及
びアナログスイッチ205の他方の端子は、従来の様にア
クティブマトリクス基板のボンディングパッドに電気的
に接続される。
はアクティブマトリクス基板の一部であり、202は行信
号駆動回路を構成する行信号側シフトレジスタ、203は
列信号駆動回路を構成する列信号側シフトレジスタ、20
4は行信号側シフトレジスタによってコントロールされ
るトライステートバッファで、特許請求の範囲に記載の
第１の選択回路群を示す。205は列信号シフトレジスタ
によってコントロールされるアナログスイッチで、特許
請求の範囲に記載の第２の選択回路群を示す。アナログ
スイッチ205の一方の端子はアクティブマトリクス基板
の列信号ラインに接続され、他方の端子は共通バスライ
ン209に接続されている。そして、アナログスイッチ205
は、列信号側シフトレジスタの出力により開閉される。
206は切り替えリレー、207、208は電圧比較用の比較器
（特許請求の範囲に記載の比較手段）及び基準電圧源で
ある。トライステートバッファ204の出力がハイレベル
になるように、トライステートバッファ204の入力側が
並列接続され、アナログスイッチ205の一方の端子も共
通バスライン209を介して並列接続され切り替えリレー2
06に接続される。トライステートバッファ204の出力及
びアナログスイッチ205の他方の端子は、従来の様にア
クティブマトリクス基板のボンディングパッドに電気的
に接続される。
次に、本実施例によるＳ−Ｇリーク箇所の検出方法を説
明する。
明する。
第１に、アクティブ基板の行信号及び列信号ライン間に
電圧を印加する。トランステートバッファ204の出力を
全てハイレベルにし、かつ、アナログスイッチ205を全
てオンにして、切り替えリレー206をGND側に倒して一定
時間放置する。
電圧を印加する。トランステートバッファ204の出力を
全てハイレベルにし、かつ、アナログスイッチ205を全
てオンにして、切り替えリレー206をGND側に倒して一定
時間放置する。
第２に、Ｓ−Ｇリークの有無を調べる。切り替えリレー
206を比較器側に倒すと、比較器207の一側の入力端子の
電圧Voは、トライステートバッファ204の出力電圧をV
i、アクティブマトリクス基板内の抵抗をRi、比較器207
のバイアス抵抗をR0とすると、 V0＝R0〜（Ri＋Ro））Vi （３） となる。つまり、比較器により電圧V0と基準電圧Ｅとを
比較した結果が得られ、本実施例では、比較器の出力が
ローレベルであればＳ−Ｇリークが発生しており、比較
器の出力がハイレベルであればＳ−Ｇリークの発生は無
く測定終了となる。
206を比較器側に倒すと、比較器207の一側の入力端子の
電圧Voは、トライステートバッファ204の出力電圧をV
i、アクティブマトリクス基板内の抵抗をRi、比較器207
のバイアス抵抗をR0とすると、 V0＝R0〜（Ri＋Ro））Vi （３） となる。つまり、比較器により電圧V0と基準電圧Ｅとを
比較した結果が得られ、本実施例では、比較器の出力が
ローレベルであればＳ−Ｇリークが発生しており、比較
器の出力がハイレベルであればＳ−Ｇリークの発生は無
く測定終了となる。
第３に、行信号または列信号ラインのどちらか一方を順
次スキャンさせて、Ｓ−Ｇリークの発生した行信号また
は列信号ラインアドレスを検出する、例えば、行信号ラ
イをスキャンする場合は、列信号側のアナログスイッチ
をすべてオンにして、次に一行ずつ行信号ラインをセレ
クトしながら比較器の出力レベルを調べる。そして、Ｓ
−Ｇリークラインを検出するまでスキャンを繰り返す。
次スキャンさせて、Ｓ−Ｇリークの発生した行信号また
は列信号ラインアドレスを検出する、例えば、行信号ラ
イをスキャンする場合は、列信号側のアナログスイッチ
をすべてオンにして、次に一行ずつ行信号ラインをセレ
クトしながら比較器の出力レベルを調べる。そして、Ｓ
−Ｇリークラインを検出するまでスキャンを繰り返す。
第４に、Ｓ−Ｇリークが検出された行信号側ラインに対
して、その行信号ラインをセレクトした状態で列信号ラ
インを順次スキャンさせて、Ｓ−Ｇリーク箇所の列信号
ラインアドレスを検出する。まず、列信号側のアナログ
スイッチをリセットし、次に順次一列ずつ列信号ライン
をオンしながら比較器の出力レベルを調べる。そして、
Ｓ−Ｇリークラインを検出するまでスキャンを繰り返
す。
して、その行信号ラインをセレクトした状態で列信号ラ
インを順次スキャンさせて、Ｓ−Ｇリーク箇所の列信号
ラインアドレスを検出する。まず、列信号側のアナログ
スイッチをリセットし、次に順次一列ずつ列信号ライン
をオンしながら比較器の出力レベルを調べる。そして、
Ｓ−Ｇリークラインを検出するまでスキャンを繰り返
す。
更に、Ｓ−Ｇリークが複数の場合を考慮し、第３と第４
の作業を、各信号ラインの最後まで繰り返すことにより
Ｓ−Ｇリーク箇所の全アドレスを検出する。
の作業を、各信号ラインの最後まで繰り返すことにより
Ｓ−Ｇリーク箇所の全アドレスを検出する。
ここで、従来例の場合と同様に、本願の場合どの様な電
圧の比較になるのかを見てみる。比較器に入力される電
圧V0は、式（３）に示した通りであるが、ここで、比較
器のバイアス抵抗R0をR0＝1060Ω（もちろん測定器やパ
ネルによって設定値は異なる）とすると、各ラインの抵
抗 Riは、リーク時、非リーク時においてそれぞれ式（１）
の値となるので、出力電圧ViをVi＝10Vとすれば、リー
ク有る場合、及びリークの無い場合のV0 は、式（３）により以下の通りになる。
圧の比較になるのかを見てみる。比較器に入力される電
圧V0は、式（３）に示した通りであるが、ここで、比較
器のバイアス抵抗R0をR0＝1060Ω（もちろん測定器やパ
ネルによって設定値は異なる）とすると、各ラインの抵
抗 Riは、リーク時、非リーク時においてそれぞれ式（１）
の値となるので、出力電圧ViをVi＝10Vとすれば、リー
ク有る場合、及びリークの無い場合のV0 は、式（３）により以下の通りになる。
ａ）リークの無い場合は、 V0＝10-6V ｂ）リークの有る場合 V0＝10V これより、比較器の出力は、 ａ）リークの無い場合は、 Vi−V0＝10−10-6〜10V:ハイ ｂ）リークの有る場合は、 Vi−V0＝10−10〜0V:ロー となって、単純にハイ（10V）とロー（0V）の識別によ
りリークの検出が可能となる。つまり、電流計を用いた
測定のように、電流計の測定レンジを切り替えて測定を
行う必要性がまったく無い。
りリークの検出が可能となる。つまり、電流計を用いた
測定のように、電流計の測定レンジを切り替えて測定を
行う必要性がまったく無い。
したがって、始めに求めた単純測定時間に近い時間で検
査が可能となる。
査が可能となる。
以上の通り、本願は、どの様な測定値が出るかわからな
いため測定レンジを切り替えて検査しなければならない
電流比較を、式（３）で示すような出力値の予想が可能
な電圧比較にしたことにより、検出時間の大幅な短縮を
可能にしたものである。
いため測定レンジを切り替えて検査しなければならない
電流比較を、式（３）で示すような出力値の予想が可能
な電圧比較にしたことにより、検出時間の大幅な短縮を
可能にしたものである。
第１図は、従来のＳ−Ｇリークラインの検出方法の概略
図である。 第２図は、本発明の実施例の概略図である。
図である。 第２図は、本発明の実施例の概略図である。
Claims (1)
- 【請求項１】絶縁基板上に複数本の行信号ラインおよび
複数本の列信号ラインが交差して配設され、該行信号ラ
インと該列信号ラインとの交点近傍には薄膜トランジス
タが形成されてなるアクティブマトリクス基板の欠陥箇
所検出回路において、 該欠陥箇所検出回路は、該行信号ラインに接続された行
信号ライン駆動回路と、該列信号ラインに接続された列
信号ライン駆動回路と、該行信号ラインと該行信号ライ
ン駆動回路の各出力端子との間に接続される第１の選択
回路群と、該列信号ラインと該列信号ライン駆動回路の
各出力端子との間に接続される第２の選択回路群と、該
第２の選択回路群の出力値を基準電圧と比較する比較手
段とからなり、該第１の選択回路群は、該行信号ライン
駆動回路の行選択信号に基づき、選択された行信号ライ
ンに一定直流電圧を印加し、 該第２の選択回路群は、該列信号ライン駆動回路の列選
択信号に基づき、選択された列信号ラインの出力を共通
バスラインに出力し、 該比較手段は、該共通バスラインの出力をバイアス抵抗
によって分圧した電圧と、該基準電圧との差を該比較手
段の出力値として出力することを特徴とするアクティブ
マトリクス基板の欠陥箇所検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193214A JPH0723905B2 (ja) | 1982-11-02 | 1982-11-02 | アクティブマトリクス基板の欠陥箇所検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193214A JPH0723905B2 (ja) | 1982-11-02 | 1982-11-02 | アクティブマトリクス基板の欠陥箇所検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5983069A JPS5983069A (ja) | 1984-05-14 |
| JPH0723905B2 true JPH0723905B2 (ja) | 1995-03-15 |
Family
ID=16304197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193214A Expired - Lifetime JPH0723905B2 (ja) | 1982-11-02 | 1982-11-02 | アクティブマトリクス基板の欠陥箇所検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0723905B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185274U (ja) * | 1984-05-18 | 1985-12-09 | 横河電機株式会社 | 配線試験装置 |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
-
1982
- 1982-11-02 JP JP57193214A patent/JPH0723905B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5983069A (ja) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289938B1 (ko) | 반도체 검사회로 및 반도체 회로의 검사방법 | |
| US6100865A (en) | Display apparatus with an inspection circuit | |
| KR100394923B1 (ko) | 어레이 기판의 검사 방법 | |
| US7916127B2 (en) | Method and circuitry for self testing of connectivity of touch screen panel | |
| KR20030090502A (ko) | 액티브 매트릭스 기판의 검사방법 및 검사장치와그에 사용되는 검사용 프로그램 및 정보기록매체 | |
| CN1205522A (zh) | 具有接触检查电路的半导体装置 | |
| US5537054A (en) | Method for testing an on-off function of semiconductor devices which have an isolated terminal | |
| JPH0643490A (ja) | アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| US5550484A (en) | Apparatus and method for inspecting thin film transistor | |
| KR102250982B1 (ko) | 디스플레이 패널의 전기 검사장치 및 방법 | |
| JP2516197B2 (ja) | 半導体素子の検査方法 | |
| JP2008180616A (ja) | 半導体デバイスのテスト補助回路およびテスト方法 | |
| JPH0723905B2 (ja) | アクティブマトリクス基板の欠陥箇所検出回路 | |
| CN1218572A (zh) | 具有检测电路的电路装置 | |
| US6650138B2 (en) | Display device test procedure and apparatus | |
| JP3131585B2 (ja) | 半導体検査回路および半導体回路の検査方法 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP3266502B2 (ja) | 液晶表示装置の検査方法 | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| JPH07287247A (ja) | アクティブマトリクス基板の検査方法 | |
| KR100697130B1 (ko) | 기판 및 이를 결합한 디스플레이 디바이스 | |
| JP3121038B2 (ja) | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| JP2507085B2 (ja) | アクティブマトリクス基板の検査方法 |