JPH07239363A - 集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法 - Google Patents
集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法Info
- Publication number
- JPH07239363A JPH07239363A JP7015556A JP1555695A JPH07239363A JP H07239363 A JPH07239363 A JP H07239363A JP 7015556 A JP7015556 A JP 7015556A JP 1555695 A JP1555695 A JP 1555695A JP H07239363 A JPH07239363 A JP H07239363A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- integrated circuit
- test
- circuit package
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
- H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
- H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
- H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S439/00—Electrical connectors
- Y10S439/912—Electrical connectors with testing means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【目的】 広範な集積回路パッケージに使用できる等、
種々の効果を奏する回路試験アセンブリを提供する。 【構成】 集積回路パッケージ１４のリード１８を試験
するアセンブリにおいて、複数個の導電性部分４２から
なり、試験プローブと連携して使用する試験用基板４０
と、前記リードと前記導電性部分との間を電気的に接触
させる導電性ブリッジ手段２０であって、その内部に埋
設された複数本の導電性ワイヤ３０を有する少なくとも
一つの圧縮性のブリッジ部材（２２，２４，２６，２
８）からなり、前記導電性ワイヤの各々が前記ブリッジ
部材内で互いに平行であり、互いに間隔を隔ててある構
成の導電性ブリッジ手段と、前記導電性ブリッジ手段を
内部に保持し、前記導電性ブリッジ手段による前記集積
回路パッケージの前記リードと前記試験用基板の前記導
電性部分との電気的接触を維持するためのロケータ手段
５０、とから構成したことを特徴とする。
種々の効果を奏する回路試験アセンブリを提供する。 【構成】 集積回路パッケージ１４のリード１８を試験
するアセンブリにおいて、複数個の導電性部分４２から
なり、試験プローブと連携して使用する試験用基板４０
と、前記リードと前記導電性部分との間を電気的に接触
させる導電性ブリッジ手段２０であって、その内部に埋
設された複数本の導電性ワイヤ３０を有する少なくとも
一つの圧縮性のブリッジ部材（２２，２４，２６，２
８）からなり、前記導電性ワイヤの各々が前記ブリッジ
部材内で互いに平行であり、互いに間隔を隔ててある構
成の導電性ブリッジ手段と、前記導電性ブリッジ手段を
内部に保持し、前記導電性ブリッジ手段による前記集積
回路パッケージの前記リードと前記試験用基板の前記導
電性部分との電気的接触を維持するためのロケータ手段
５０、とから構成したことを特徴とする。
Description
【０００１】
【技術背景】本発明は一般に、集積回路の試験アセンブ
リ、導電性ブリッジ装置および集積回路の試験方法に関
し、特に集積回路パッケージのリードに電気的に接触す
る上記アセンブリ、上記ブリッジ装置および上記試験方
法に関する。
リ、導電性ブリッジ装置および集積回路の試験方法に関
し、特に集積回路パッケージのリードに電気的に接触す
る上記アセンブリ、上記ブリッジ装置および上記試験方
法に関する。
【０００２】集積回路パッケージは代表的には、ハウジ
ングから外側に延びた複数の薄い、平行な電気的リード
を有する絶縁ハウジング内に実装された集積回路からな
っている。集積回路パッケージのリードは本願発明に係
る技術分野で公知の“カモメ翼”（Ｇｕｌｌ−Ｗｉｎ
ｇ）形を含むが、これに限定されるものではない種々の
構造に曲げることができる。
ングから外側に延びた複数の薄い、平行な電気的リード
を有する絶縁ハウジング内に実装された集積回路からな
っている。集積回路パッケージのリードは本願発明に係
る技術分野で公知の“カモメ翼”（Ｇｕｌｌ−Ｗｉｎ
ｇ）形を含むが、これに限定されるものではない種々の
構造に曲げることができる。
【０００３】回路試験装置は、例えば電気的な連続性の
点検、電圧出力の測定等の種々の項目の試験に使用され
る。このような試験は各リードを試験プローブと電気的
に接触させることによって、集積回路パッケージの個々
のリードで行われることが多い。
点検、電圧出力の測定等の種々の項目の試験に使用され
る。このような試験は各リードを試験プローブと電気的
に接触させることによって、集積回路パッケージの個々
のリードで行われることが多い。
【０００４】装荷された代表的なプリント回路板には、
通常は、集積回路パッケージのアレーを含む、種々の電
気部品が密集している。回路板上の部品の間隔が狭く、
すなわち“回路板の密度”が高く、また、各集積回路パ
ッケージのリードのサイズ、およびピッチ（すなわち間
隔）が小さいので、試験目的で試験プローブで各リード
を処理することが困難な場合が多い。従って、例えばピ
ンのような、装置に対して、各集積回路パッケージのリ
ードを電気的に接続する、試験プローブで処理すること
がより容易である回路試験素子が開発されている。特
に、“試験用クリップ”と呼ばれる回路試験装置は、典
型的には、回路試験装置のリードを集積回路パッケージ
のリードに対してしっかりと保持するために、集積回路
パッケージへと“クリップ”するばね付勢されたリード
部分を備えている。集積回路パッケージのリードに対し
て試験用クリップを所定位置に保持するには、相当の大
きさの横力が必要である。そのため、試験用クリップの
中心部分、すなわち“ボディー”はこの横力を維持する
ために充分にしっかりしていなければならない。更に、
回路試験装置のリードと、集積回路パッケージのリード
との間の比率は基本的に１：１であり、双方の装置のリ
ードはほぼ同じサイズである。従って、回路試験装置の
リードを集積回路パッケージのリードと正確に位置合わ
せすることが極めて重要である。試験用クリップ内の個
々の回路試験装置のリードは通常は互いに絶縁されてお
らず、従ってわずかな位置合わせ誤差が、回路試験装置
のリード間での短絡を生じさせることがある。更に、試
験用クリップは、これがクリップされる集積回路パッケ
ージよりも全体のサイズ（フットプリント）が大きくな
る場合が多い。従って、回路板の密度が高まると、試験
用クリップが隣接する部品と干渉する危険がある。
通常は、集積回路パッケージのアレーを含む、種々の電
気部品が密集している。回路板上の部品の間隔が狭く、
すなわち“回路板の密度”が高く、また、各集積回路パ
ッケージのリードのサイズ、およびピッチ（すなわち間
隔）が小さいので、試験目的で試験プローブで各リード
を処理することが困難な場合が多い。従って、例えばピ
ンのような、装置に対して、各集積回路パッケージのリ
ードを電気的に接続する、試験プローブで処理すること
がより容易である回路試験素子が開発されている。特
に、“試験用クリップ”と呼ばれる回路試験装置は、典
型的には、回路試験装置のリードを集積回路パッケージ
のリードに対してしっかりと保持するために、集積回路
パッケージへと“クリップ”するばね付勢されたリード
部分を備えている。集積回路パッケージのリードに対し
て試験用クリップを所定位置に保持するには、相当の大
きさの横力が必要である。そのため、試験用クリップの
中心部分、すなわち“ボディー”はこの横力を維持する
ために充分にしっかりしていなければならない。更に、
回路試験装置のリードと、集積回路パッケージのリード
との間の比率は基本的に１：１であり、双方の装置のリ
ードはほぼ同じサイズである。従って、回路試験装置の
リードを集積回路パッケージのリードと正確に位置合わ
せすることが極めて重要である。試験用クリップ内の個
々の回路試験装置のリードは通常は互いに絶縁されてお
らず、従ってわずかな位置合わせ誤差が、回路試験装置
のリード間での短絡を生じさせることがある。更に、試
験用クリップは、これがクリップされる集積回路パッケ
ージよりも全体のサイズ（フットプリント）が大きくな
る場合が多い。従って、回路板の密度が高まると、試験
用クリップが隣接する部品と干渉する危険がある。
【０００５】試験用クリップの例は、全ての内容が本明
細書に参考文献として引用されている１９９３年度のポ
モナ表面実装＆ＩＣ試験付属品カタログ（カリフォルニ
ア州９１７６９，ポモナ、Ｅ．６番街１５００ ＩＴＴ
ポモナ・エレクトロニクス社）に記載されている。カタ
ログに示すように、適正な試験用クリップを選択するに
は、試験される集積回路パッケージの下記の特性が判定
されなければならない。すなわち、リードの数、パッケ
ージの構造（面の数）、リードのパターン（例えば４×
４、７×７、１６×２４等）、リード間隔、パッケージ
タイプ（例えば、ＤＩＰ、ＰＬＣＣ、ＳＯＩＣ、ＱＦＤ
等）、規格（ＥＩＡＪまたはＪＥＤＥＣ）、フットプリ
ント、およびインターフェース（上面の相互接続方法）
である。集積回路パッケージの特性と正確に一致しない
特性を有する試験用クリップを使用すると、電気的な短
絡または開路が生ずることがある。従って、産業規格
（すなわち、ＥＩＡＪまたはＪＥＤＥＣ）の特性を有し
ていないある種の集積回路パッケージ用には試験用クリ
ップを使用できない。更に、市販製品の許容公差は非常
に大きいので、メーカーが異なると、また、同じメーカ
ーでも工場が異なると、同じ部品番号の装置でも異なる
試験用クリップが必要な場合がある。例えば、集積回路
パッケージのリードが異なった態様で曲がったり、パッ
ケージが英国規格、またはメートル法規格で製造された
り、パッケージのハウジング部分のサイズおよび形状の
双方または一方が異なったりする場合がある。従って、
特殊な集積回路パッケージ用の試験用クリップを発見す
ることは困難であるか、または不可能である。同様に、
特定の集積回路パッケージの特性と適合する試験用クリ
ップは、特性が僅かに異なる別の集積回路パッケージに
は使用できないことがある。
細書に参考文献として引用されている１９９３年度のポ
モナ表面実装＆ＩＣ試験付属品カタログ（カリフォルニ
ア州９１７６９，ポモナ、Ｅ．６番街１５００ ＩＴＴ
ポモナ・エレクトロニクス社）に記載されている。カタ
ログに示すように、適正な試験用クリップを選択するに
は、試験される集積回路パッケージの下記の特性が判定
されなければならない。すなわち、リードの数、パッケ
ージの構造（面の数）、リードのパターン（例えば４×
４、７×７、１６×２４等）、リード間隔、パッケージ
タイプ（例えば、ＤＩＰ、ＰＬＣＣ、ＳＯＩＣ、ＱＦＤ
等）、規格（ＥＩＡＪまたはＪＥＤＥＣ）、フットプリ
ント、およびインターフェース（上面の相互接続方法）
である。集積回路パッケージの特性と正確に一致しない
特性を有する試験用クリップを使用すると、電気的な短
絡または開路が生ずることがある。従って、産業規格
（すなわち、ＥＩＡＪまたはＪＥＤＥＣ）の特性を有し
ていないある種の集積回路パッケージ用には試験用クリ
ップを使用できない。更に、市販製品の許容公差は非常
に大きいので、メーカーが異なると、また、同じメーカ
ーでも工場が異なると、同じ部品番号の装置でも異なる
試験用クリップが必要な場合がある。例えば、集積回路
パッケージのリードが異なった態様で曲がったり、パッ
ケージが英国規格、またはメートル法規格で製造された
り、パッケージのハウジング部分のサイズおよび形状の
双方または一方が異なったりする場合がある。従って、
特殊な集積回路パッケージ用の試験用クリップを発見す
ることは困難であるか、または不可能である。同様に、
特定の集積回路パッケージの特性と適合する試験用クリ
ップは、特性が僅かに異なる別の集積回路パッケージに
は使用できないことがある。
【０００６】
【発明の目的】本発明の目的は広範な集積回路パッケー
ジに使用できる回路試験アセンブリを提供することにあ
る。
ジに使用できる回路試験アセンブリを提供することにあ
る。
【０００７】本発明の目的は更に、回路試験装置のリー
ドと、集積回路パッケージのリードとの間の電気的接触
を保持するために横力を加える必要がない回路試験アセ
ンブリを提供することにある。
ドと、集積回路パッケージのリードとの間の電気的接触
を保持するために横力を加える必要がない回路試験アセ
ンブリを提供することにある。
【０００８】本発明の目的は更に、ばね付勢式の接点ア
センブリと比較して、横サイズが比較的小型である回路
試験アセンブリを提供することにある。
センブリと比較して、横サイズが比較的小型である回路
試験アセンブリを提供することにある。
【０００９】本発明の別の目的は、回路試験装置のリー
ドと、集積回路パッケージのリードとの位置合わせ誤差
による影響を最小限にする回路試験アセンブリを提供す
ることにある。
ドと、集積回路パッケージのリードとの位置合わせ誤差
による影響を最小限にする回路試験アセンブリを提供す
ることにある。
【００１０】本発明の更に別の目的は、短絡、またはリ
ード間の開路の問題を最小限に抑えるように、個別に絶
縁された回路試験アセンブリを提供することにある。
ード間の開路の問題を最小限に抑えるように、個別に絶
縁された回路試験アセンブリを提供することにある。
【００１１】本発明の更に別の目的は、他の特性が異な
っている場合でも、同じリード数と同じリード間隔の集
積回路パッケージで使用できる回路試験アセンブリを提
供することにある。
っている場合でも、同じリード数と同じリード間隔の集
積回路パッケージで使用できる回路試験アセンブリを提
供することにある。
【００１２】本発明の更に別の目的は、各々の集積回路
パッケージのリード毎に複数のリードを備えることによ
って、回路試験アセンブリと集積回路パッケージの双方
の間の接触を保証する回路試験アセンブリを提供するこ
とにある。
パッケージのリード毎に複数のリードを備えることによ
って、回路試験アセンブリと集積回路パッケージの双方
の間の接触を保証する回路試験アセンブリを提供するこ
とにある。
【００１３】本発明の上記の、およびその他の目的、特
徴および利点は下記の発明の概要と、実施例で明らかに
される。
徴および利点は下記の発明の概要と、実施例で明らかに
される。
【００１４】
【発明の概要】本発明は集積回路パッケージのリードを
試験するためのアセンブリからなっている。このアセン
ブリは、試験プローブと連携して使用する試験用基板を
備えており、該試験用基板は複数個の導電性部分を有し
ている。前記の導電性部分は、試験用基板に固定され、
そこから外側に延びた複数の細長い導電性ピンからなっ
ている。アセンブリは更に、集積回路パッケージのリー
ドと、試験用基板の導電性部分との間を電気的に接触さ
せる導電性ブリッジ手段を備えている。この導電性ブリ
ッジ手段は、その内部に埋設された、またはこれに固定
された複数本の導電性ワイヤを有する少なくとも一つの
圧縮性ブリッジ部材からなっている。上記ワイヤの各々
が互いに平行であり、互いに間隔を隔ててある。アセン
ブリは更に、導電性ブリッジ手段を内部に保持し、導電
性ブリッジ手段による集積回路パッケージのリードと試
験用基板の導電性部分との電気的接触を維持するための
ロケータ手段を備えている。ロケータ手段はアセンブリ
を回路板に取り付けるための実装手段を備えている。ロ
ケータ手段は更に、少なくとも一つの細長い貫通する開
口部を備え、この開口部の内部に前記ブリッジ部材が配
置されている。
試験するためのアセンブリからなっている。このアセン
ブリは、試験プローブと連携して使用する試験用基板を
備えており、該試験用基板は複数個の導電性部分を有し
ている。前記の導電性部分は、試験用基板に固定され、
そこから外側に延びた複数の細長い導電性ピンからなっ
ている。アセンブリは更に、集積回路パッケージのリー
ドと、試験用基板の導電性部分との間を電気的に接触さ
せる導電性ブリッジ手段を備えている。この導電性ブリ
ッジ手段は、その内部に埋設された、またはこれに固定
された複数本の導電性ワイヤを有する少なくとも一つの
圧縮性ブリッジ部材からなっている。上記ワイヤの各々
が互いに平行であり、互いに間隔を隔ててある。アセン
ブリは更に、導電性ブリッジ手段を内部に保持し、導電
性ブリッジ手段による集積回路パッケージのリードと試
験用基板の導電性部分との電気的接触を維持するための
ロケータ手段を備えている。ロケータ手段はアセンブリ
を回路板に取り付けるための実装手段を備えている。ロ
ケータ手段は更に、少なくとも一つの細長い貫通する開
口部を備え、この開口部の内部に前記ブリッジ部材が配
置されている。
【００１５】本発明は更に、集積回路パッケージのリー
ドと、試験用基板の導電性部分とを電気的に接触させる
ための導電性ブリッジ装置を備えている。この導電性ブ
リッジ装置は、圧縮性材料製の細長い絶縁部材からなっ
ている。複数本の導電性ワイヤが絶縁部材内に埋設さ
れ、これらのワイヤは絶縁部材内で互いに平行であり、
且つ互いに間隔を隔ててある。
ドと、試験用基板の導電性部分とを電気的に接触させる
ための導電性ブリッジ装置を備えている。この導電性ブ
リッジ装置は、圧縮性材料製の細長い絶縁部材からなっ
ている。複数本の導電性ワイヤが絶縁部材内に埋設さ
れ、これらのワイヤは絶縁部材内で互いに平行であり、
且つ互いに間隔を隔ててある。
【００１６】本発明は更に、回路板上の集積回路パッケ
ージのリードを試験する方法にも関している。この方法
は、ａ）回路試験アセンブリを備えるステップと、ｂ）
前記回路試験アセンブリを前記回路板上に、かつ前記集
積回路パッケージ上方に配置するステップと、ｃ）前記
導電性ブリッジ手段を前記集積回路パッケージの前記リ
ードと位置合わせして、前記導電性ブリッジ手段の前記
ブリッジ部材内の前記導電性ワイヤの少なくとも一本が
前記集積回路パッケージの前記リードのそれぞれと接触
するようにするステップとから構成されている。
ージのリードを試験する方法にも関している。この方法
は、ａ）回路試験アセンブリを備えるステップと、ｂ）
前記回路試験アセンブリを前記回路板上に、かつ前記集
積回路パッケージ上方に配置するステップと、ｃ）前記
導電性ブリッジ手段を前記集積回路パッケージの前記リ
ードと位置合わせして、前記導電性ブリッジ手段の前記
ブリッジ部材内の前記導電性ワイヤの少なくとも一本が
前記集積回路パッケージの前記リードのそれぞれと接触
するようにするステップとから構成されている。
【００１７】
【実施例】図１は本発明の回路試験アセンブリ１０を示
している。集積回路パッケージ１４とともに、プリント
回路板１２の一部が図示されている。集積回路パッケー
ジ１４は絶縁ハウジング１６内部に実装された集積回路
（図示せず）からなっており、複数の薄い、平行の電気
的リード１８がハウジング１６から外側に延びている。
集積回路パッケージ１４は例えば、セラミック・クワッ
ド・フラットパック（ＣＱＦＰ）、プラスチック・クワ
ッド・フラットパック（ＰＱＦＰ）、薄クワッド・フラ
ットパック（ＴＱＦＰ）、微細ピッチ・クワッド・フラ
ットパック（ＦＱＦＰ）または金属およびセラミック・
クワッド・フラットパック（ＭＱＦＰ）のような公知の
種類のパッケージでよい。集積回路パッケージ１４は典
型的には集積回路パッケージ１４のリード１８を従来の
方法で回路板１２にはんだ付けすることによって回路板
１２上に実装される。中心縦軸ＣＣは図１に示すよう
に、集積回路パッケージ１４の幾何学的中心と、回路試
験アセンブリ１０の幾何学的中心とを通っている。
している。集積回路パッケージ１４とともに、プリント
回路板１２の一部が図示されている。集積回路パッケー
ジ１４は絶縁ハウジング１６内部に実装された集積回路
（図示せず）からなっており、複数の薄い、平行の電気
的リード１８がハウジング１６から外側に延びている。
集積回路パッケージ１４は例えば、セラミック・クワッ
ド・フラットパック（ＣＱＦＰ）、プラスチック・クワ
ッド・フラットパック（ＰＱＦＰ）、薄クワッド・フラ
ットパック（ＴＱＦＰ）、微細ピッチ・クワッド・フラ
ットパック（ＦＱＦＰ）または金属およびセラミック・
クワッド・フラットパック（ＭＱＦＰ）のような公知の
種類のパッケージでよい。集積回路パッケージ１４は典
型的には集積回路パッケージ１４のリード１８を従来の
方法で回路板１２にはんだ付けすることによって回路板
１２上に実装される。中心縦軸ＣＣは図１に示すよう
に、集積回路パッケージ１４の幾何学的中心と、回路試
験アセンブリ１０の幾何学的中心とを通っている。
【００１８】本発明の回路試験アセンブリ１０は、集積
回路パッケージのリード１８と試験用基板４０との間を
電気的に接触させるための導電性ブリッジ手段２０を備
えている。導電性ブリッジ手段２０は少なくとも一つ
の、好ましくは４つの圧縮性ブリッジ部材２２，２４，
２６，２８を含んでいる。各ブリッジ部材２２，２４，
２６，２８は圧縮性の絶縁部材３２内に埋設された平行
な、複数の導電性ワイヤ３０を備えている。ワイヤ３０
はそれぞれ互いに、また、中心縦軸ＣＣに対して平行に
位置関係にあり、好ましくは金メッキ真鍮製である。更
に、ワイヤ３０は図１のように互いに間隔を隔ててあ
り、絶縁部材３２の製造中にこの絶縁部材内に直接型成
形することができる。絶縁部材３２はシリコン・ゴムの
ような可撓性の変形可能な弾性材料製であることが好ま
しい。
回路パッケージのリード１８と試験用基板４０との間を
電気的に接触させるための導電性ブリッジ手段２０を備
えている。導電性ブリッジ手段２０は少なくとも一つ
の、好ましくは４つの圧縮性ブリッジ部材２２，２４，
２６，２８を含んでいる。各ブリッジ部材２２，２４，
２６，２８は圧縮性の絶縁部材３２内に埋設された平行
な、複数の導電性ワイヤ３０を備えている。ワイヤ３０
はそれぞれ互いに、また、中心縦軸ＣＣに対して平行に
位置関係にあり、好ましくは金メッキ真鍮製である。更
に、ワイヤ３０は図１のように互いに間隔を隔ててあ
り、絶縁部材３２の製造中にこの絶縁部材内に直接型成
形することができる。絶縁部材３２はシリコン・ゴムの
ような可撓性の変形可能な弾性材料製であることが好ま
しい。
【００１９】更に図１を参照すると、好ましくはプラス
チック製であるフレーム状のロケータ手段５０が備えら
れ、これに導電性ブリッジ手段２０が収容され、集積回
路パッケージのリード１８と試験用基板４０との電気的
接触は、導電性ブリッジ手段２０によってなされる。よ
り詳細に説明すると、ロケータ手段５０は図１に示すよ
うに、ロケータ手段５０の周囲に配置された保持部分５
２，５４，５６，５８を備えている。各ブリッジ部材２
２，２４，２６，２８はロケータ手段５０の保持部分５
２，５４，５６，５８内にそれぞれ配置される。各保持
部分５２，５４，５６，５８は、ロケータ手段５０を完
全に貫通する細長い、スロット状の開口部を有する線形
の棒状部材の形状であることが好ましい。プラスチック
製であることが好ましい試験用基板４０は、導電性ブリ
ッジ手段２０の真上に、これと隣接してロケータ手段５
０内に配置され、この試験用基板は底面４０から試験用
基板４０を経て、試験用基板４０の上面４８から外側に
延びた複数個の導電性部分４２を備えている。（図１お
よび図３）導電性部分４２は図２および図３に示すよう
に、座部分４６内に配置できる公知のピンまたはその類
似物である。導電性部分４２は最終的には、集積回路パ
ッケージのリード１８と比較して、上記使用用基板部分
４０のサイズが大きいので、試験プローブ（図示せず）
との接触状態にし易い電気端子として使用できる。図２
には２列の周辺ピン配列が示されているが、領域配列
（二次元配列）や種々のその他のピン配列パターンも可
能である。
チック製であるフレーム状のロケータ手段５０が備えら
れ、これに導電性ブリッジ手段２０が収容され、集積回
路パッケージのリード１８と試験用基板４０との電気的
接触は、導電性ブリッジ手段２０によってなされる。よ
り詳細に説明すると、ロケータ手段５０は図１に示すよ
うに、ロケータ手段５０の周囲に配置された保持部分５
２，５４，５６，５８を備えている。各ブリッジ部材２
２，２４，２６，２８はロケータ手段５０の保持部分５
２，５４，５６，５８内にそれぞれ配置される。各保持
部分５２，５４，５６，５８は、ロケータ手段５０を完
全に貫通する細長い、スロット状の開口部を有する線形
の棒状部材の形状であることが好ましい。プラスチック
製であることが好ましい試験用基板４０は、導電性ブリ
ッジ手段２０の真上に、これと隣接してロケータ手段５
０内に配置され、この試験用基板は底面４０から試験用
基板４０を経て、試験用基板４０の上面４８から外側に
延びた複数個の導電性部分４２を備えている。（図１お
よび図３）導電性部分４２は図２および図３に示すよう
に、座部分４６内に配置できる公知のピンまたはその類
似物である。導電性部分４２は最終的には、集積回路パ
ッケージのリード１８と比較して、上記使用用基板部分
４０のサイズが大きいので、試験プローブ（図示せず）
との接触状態にし易い電気端子として使用できる。図２
には２列の周辺ピン配列が示されているが、領域配列
（二次元配列）や種々のその他のピン配列パターンも可
能である。
【００２０】図１〜図３に示すように、ブリッジ部材２
２，２４，２６，２８は保持部分５２，５４，５６，５
８に配置されると、ブリッジ部材２２，２４，２６，２
８は集積回路パッケージ１８の真上でこれと隣接した位
置に、また試験用基板４０の導電性部分４２の真下でこ
れと隣接した位置に配置される。このように、図１のシ
ステム全体を組立てると、導電性ブリッジ手段２０は集
積回路パッケージのリード１８と、試験用基板４０の導
電性部分４２との電気的接触を保持する。
２，２４，２６，２８は保持部分５２，５４，５６，５
８に配置されると、ブリッジ部材２２，２４，２６，２
８は集積回路パッケージ１８の真上でこれと隣接した位
置に、また試験用基板４０の導電性部分４２の真下でこ
れと隣接した位置に配置される。このように、図１のシ
ステム全体を組立てると、導電性ブリッジ手段２０は集
積回路パッケージのリード１８と、試験用基板４０の導
電性部分４２との電気的接触を保持する。
【００２１】ロケータ手段５０は更に、精密嵌合式の係
合で試験用基板４０のコーナー部分４１，４３，４５，
４７に対して接合するポスト７０，７２，７４，７６
（図１）またはその類似物を備えることができる。これ
らのポスト７０，７２，７４，７６は試験用基板４０が
ブリッジ手段２０に対して圧縮的に保持されるように、
試験用基板４０をロケータ手段５０内に位置合わせする
補助手段となる。ロケータ装置５０は更に、試験用基板
４０を適切な向きにしっかりと保持する、ブリッジ手段
２０に対して圧縮的に保持された複数のプレーナ部材６
２，６４，６６，６８を備えることができる。これらの
プレーナ部材６２，６４，６６，６８はタブ（図示せ
ず）またはその類似物を備えることができ、このタブに
よって試験用基板４０が所定位置にスナップ嵌合され、
且つその位置に保持されて基板４０の圧縮状態を保持
し、ひいてはブリッジ手段２０を基板４０と回路パッケ
ージのリード１８との間で圧縮する。圧縮状態で保持す
るため、クランプ部材、ねじ等の種々のその他の保持装
置を使用してもよい。プレーナ部材６２，６４，６６，
６８は更にブリッジ部材２２，２４，２６，２８に対し
て隣接し、ブリッジ部材２２，２４，２６，２８をロケ
ータ手段５０内の適切な向きに固定的に保持することを
補助するので、ワイヤ３０は中心縦軸ＣＣ内に平行な向
きで保持される。
合で試験用基板４０のコーナー部分４１，４３，４５，
４７に対して接合するポスト７０，７２，７４，７６
（図１）またはその類似物を備えることができる。これ
らのポスト７０，７２，７４，７６は試験用基板４０が
ブリッジ手段２０に対して圧縮的に保持されるように、
試験用基板４０をロケータ手段５０内に位置合わせする
補助手段となる。ロケータ装置５０は更に、試験用基板
４０を適切な向きにしっかりと保持する、ブリッジ手段
２０に対して圧縮的に保持された複数のプレーナ部材６
２，６４，６６，６８を備えることができる。これらの
プレーナ部材６２，６４，６６，６８はタブ（図示せ
ず）またはその類似物を備えることができ、このタブに
よって試験用基板４０が所定位置にスナップ嵌合され、
且つその位置に保持されて基板４０の圧縮状態を保持
し、ひいてはブリッジ手段２０を基板４０と回路パッケ
ージのリード１８との間で圧縮する。圧縮状態で保持す
るため、クランプ部材、ねじ等の種々のその他の保持装
置を使用してもよい。プレーナ部材６２，６４，６６，
６８は更にブリッジ部材２２，２４，２６，２８に対し
て隣接し、ブリッジ部材２２，２４，２６，２８をロケ
ータ手段５０内の適切な向きに固定的に保持することを
補助するので、ワイヤ３０は中心縦軸ＣＣ内に平行な向
きで保持される。
【００２２】回路試験アセンブリ１０の上記の部品は従
来の方法で回路板１２に一時的に、または永久的に取り
付けられる。図１に示した実施例では、ロケータ手段５
０は更に、回路試験アセンブリ１０を回路板１２に取り
付けるための環状のタブ状実装手段８０を備えている。
このタブ状の実装手段８０は更に、図１に示すようにロ
ケータ手段５０のコーナーに配置された実装部分８２，
８４，８６，８８からなる。これらの実装部分８２，８
４，８６，８８は、図示のようにねじまたはその類似物
を受容する穴を備えており、これらのねじは回路板１２
内の対応する穴、もしくはボス（図示せず）にねじ込ま
れる。ロケータ手段５０を回路板１２上に取り付ける一
手順では、ロケータ手段５０が先ず、集積回路パッケー
ジ１４と外接するように回路板１２上に配設される。フ
レーム状のロケータ手段５０は内部に集積回路パッケー
ジ１４を密接して受容するような構造にされている。次
に実装部分８２，８４，８６，８８内の穴が（または事
前穿孔されたボスの位置決めおよび接合等のための）テ
ンプレートとして利用される。最後に、ねじ（図示せ
ず）を利用してロケータ手段５０が回路板１２に固定さ
れる。あるいは、ロケータ手段５０を回路板１２に永久
的に接合（接着）してもよい。
来の方法で回路板１２に一時的に、または永久的に取り
付けられる。図１に示した実施例では、ロケータ手段５
０は更に、回路試験アセンブリ１０を回路板１２に取り
付けるための環状のタブ状実装手段８０を備えている。
このタブ状の実装手段８０は更に、図１に示すようにロ
ケータ手段５０のコーナーに配置された実装部分８２，
８４，８６，８８からなる。これらの実装部分８２，８
４，８６，８８は、図示のようにねじまたはその類似物
を受容する穴を備えており、これらのねじは回路板１２
内の対応する穴、もしくはボス（図示せず）にねじ込ま
れる。ロケータ手段５０を回路板１２上に取り付ける一
手順では、ロケータ手段５０が先ず、集積回路パッケー
ジ１４と外接するように回路板１２上に配設される。フ
レーム状のロケータ手段５０は内部に集積回路パッケー
ジ１４を密接して受容するような構造にされている。次
に実装部分８２，８４，８６，８８内の穴が（または事
前穿孔されたボスの位置決めおよび接合等のための）テ
ンプレートとして利用される。最後に、ねじ（図示せ
ず）を利用してロケータ手段５０が回路板１２に固定さ
れる。あるいは、ロケータ手段５０を回路板１２に永久
的に接合（接着）してもよい。
【００２３】集積回路パッケージのリード１８は“カモ
メ翼”形リードのような公知のリードでよい。図２に示
すように、各“カモメ翼”形リードは集積回路パッケー
ジ１８のハウジング１６を出る第１部分１００と、リー
ド１８が下方に曲折する第２部分１０２（通常“膝部
分”と呼ばれる）と、該膝部分のすぐ下の第３部分１０
４と、リード１８が回路板（例えば図１の素子１２）と
接触する第４部分（通常は“足部分”と呼ばれる）とか
らなっている。図２に示した実施例では、ブリッジ部材
２２の各ワイヤ３０はリード１８の一本の第１部分１０
０と接触する。別の実施例（図示せず）では、ワイヤ３
０は足１０６のようなリード１９の別の部分と接触して
もよい。図２および図３に示すように、ブリッジ部材２
２の各ワイヤ３０は更に導電性部分４２の底面１４３と
も接触する。
メ翼”形リードのような公知のリードでよい。図２に示
すように、各“カモメ翼”形リードは集積回路パッケー
ジ１８のハウジング１６を出る第１部分１００と、リー
ド１８が下方に曲折する第２部分１０２（通常“膝部
分”と呼ばれる）と、該膝部分のすぐ下の第３部分１０
４と、リード１８が回路板（例えば図１の素子１２）と
接触する第４部分（通常は“足部分”と呼ばれる）とか
らなっている。図２に示した実施例では、ブリッジ部材
２２の各ワイヤ３０はリード１８の一本の第１部分１０
０と接触する。別の実施例（図示せず）では、ワイヤ３
０は足１０６のようなリード１９の別の部分と接触して
もよい。図２および図３に示すように、ブリッジ部材２
２の各ワイヤ３０は更に導電性部分４２の底面１４３と
も接触する。
【００２４】前述のように、公知の試験用クリップは、
試験用クリップのリードと、集積回路パッケージのリー
ドとの接触を保持するために横力を利用するばね付勢さ
れたリード部分を備えている。このようなばね付勢され
たリードは曲げや、位置合わせ誤差を生じ易く、また、
比較的大きい横スペースを占める。これに対して、本発
明の導電性ブリッジ手段は、集積回路パッケージのリー
ド１８との接触を保つために圧縮力を利用するものであ
る。図１を参照して前述したように、試験用基板４０が
ロケータ手段（図を明解にするため、図２および図３で
は省略してある）内に固定的に、圧縮的に保持されてい
るとき、図２および図３に示すように、前記圧縮力の一
部は弾性の導電性ブリッジ手段２０に試験用基板４０を
押下することによって得られる。この圧縮力は更に、ロ
ケータ手段５０（図１）を前述のように回路板１２に取
り付けることによっても得られる。このように、本発明
は導電性ブリッジ手段２０と試験用基板４０との接触を
保持するために横力を必要とせず、リード部分にばね付
勢する必要がなくなる。更に、導電性ブリッジ手段２０
内のワイヤ３０は横方向に突起していないので、横方向
にコンパクトな試験アセンブリ１０が得られる。
試験用クリップのリードと、集積回路パッケージのリー
ドとの接触を保持するために横力を利用するばね付勢さ
れたリード部分を備えている。このようなばね付勢され
たリードは曲げや、位置合わせ誤差を生じ易く、また、
比較的大きい横スペースを占める。これに対して、本発
明の導電性ブリッジ手段は、集積回路パッケージのリー
ド１８との接触を保つために圧縮力を利用するものであ
る。図１を参照して前述したように、試験用基板４０が
ロケータ手段（図を明解にするため、図２および図３で
は省略してある）内に固定的に、圧縮的に保持されてい
るとき、図２および図３に示すように、前記圧縮力の一
部は弾性の導電性ブリッジ手段２０に試験用基板４０を
押下することによって得られる。この圧縮力は更に、ロ
ケータ手段５０（図１）を前述のように回路板１２に取
り付けることによっても得られる。このように、本発明
は導電性ブリッジ手段２０と試験用基板４０との接触を
保持するために横力を必要とせず、リード部分にばね付
勢する必要がなくなる。更に、導電性ブリッジ手段２０
内のワイヤ３０は横方向に突起していないので、横方向
にコンパクトな試験アセンブリ１０が得られる。
【００２５】これも前述したように、従来形の試験用ク
リップの中心部分、すなわち“ボディー”は必要な横力
を保持するために充分な剛性を備えていなければならな
い。本発明の回路試験アセンブリ１０は電気的接触を保
持するために横力を必要としないので、試験用基板４０
（図１）の中央部分４４は剛体として構成する必要がな
い。例えば、試験用基板４０の中央部分４４には試験プ
ローブを受容するための複数個の穴（図示せず）を備え
ることができる。あるいは、試験用基板４０の中心部分
４４に能動部品、ヒート・シンク、またはその他の要素
を備えてもよい。更に、試験用基板４０の中心部分４４
を完全に除去してもよい。
リップの中心部分、すなわち“ボディー”は必要な横力
を保持するために充分な剛性を備えていなければならな
い。本発明の回路試験アセンブリ１０は電気的接触を保
持するために横力を必要としないので、試験用基板４０
（図１）の中央部分４４は剛体として構成する必要がな
い。例えば、試験用基板４０の中央部分４４には試験プ
ローブを受容するための複数個の穴（図示せず）を備え
ることができる。あるいは、試験用基板４０の中心部分
４４に能動部品、ヒート・シンク、またはその他の要素
を備えてもよい。更に、試験用基板４０の中心部分４４
を完全に除去してもよい。
【００２６】図３に概略的に示すように、各々の導電性
ワイヤ３０は、ワイヤ３０を圧縮性の、変形可能な絶縁
部材３２内に埋設することによって互いに間隔を隔て、
且つ電気的に絶縁されている。ワイヤ３０相互間の中心
間間隔、すなわち距離“ｐ”は集積回路のリード１８相
互間の距離“ｑ”よりも大幅に短い。すなわち、“ｐ”
は“ｑ”の約１／１０であることが好ましい。このよう
に、複数のワイヤ３０が各個の集積回路パッケージ・リ
ード１８と接触する。その結果、各リード１８間と、少
なくとも一本のワイヤ３０との電気的接触が確保され
る。更に、ブリッジ部材２２の位置合わせ誤差があって
も、少なくとも一本のワイヤ３０が依然として選択され
たリード１８と接触しているので、集積回路パッケージ
のリード１８と試験用基板４０との電気的接触が壊され
ることがない。
ワイヤ３０は、ワイヤ３０を圧縮性の、変形可能な絶縁
部材３２内に埋設することによって互いに間隔を隔て、
且つ電気的に絶縁されている。ワイヤ３０相互間の中心
間間隔、すなわち距離“ｐ”は集積回路のリード１８相
互間の距離“ｑ”よりも大幅に短い。すなわち、“ｐ”
は“ｑ”の約１／１０であることが好ましい。このよう
に、複数のワイヤ３０が各個の集積回路パッケージ・リ
ード１８と接触する。その結果、各リード１８間と、少
なくとも一本のワイヤ３０との電気的接触が確保され
る。更に、ブリッジ部材２２の位置合わせ誤差があって
も、少なくとも一本のワイヤ３０が依然として選択され
たリード１８と接触しているので、集積回路パッケージ
のリード１８と試験用基板４０との電気的接触が壊され
ることがない。
【００２７】再度図１を参照すると、全ての集積回路パ
ッケージ・リードとの電気的接触を保持するため、各ブ
リッジ部材２２，２４，２６，２８の長さ“ｌ”は、こ
れらと関連する集積回路パッケージ・リード１８の特定
の列の間隔“ｄ”と等しいか、それ以上でなければなら
ない。従って、特定の集積回路パッケージ１４に対して
回路試験装置を適正にサイズ合わせするため、集積回路
パッケージ１４用のリード間隔とリード数を定めなけれ
ばならない。しかし、本発明の回路試験装置１０は例え
ばパッケージの高さ、規格（ＥＩＡＪまたはＪＥＤＥ
Ｃ）、離隔高さ、または嵩のようなその他の集積回路パ
ッケージの特性には左右されない。従って、他の特性が
異なっていても、特定の回路の試験用装置１４をリード
数とリード間隔が同じならば任意の集積回路パッケージ
１４に使用できる。
ッケージ・リードとの電気的接触を保持するため、各ブ
リッジ部材２２，２４，２６，２８の長さ“ｌ”は、こ
れらと関連する集積回路パッケージ・リード１８の特定
の列の間隔“ｄ”と等しいか、それ以上でなければなら
ない。従って、特定の集積回路パッケージ１４に対して
回路試験装置を適正にサイズ合わせするため、集積回路
パッケージ１４用のリード間隔とリード数を定めなけれ
ばならない。しかし、本発明の回路試験装置１０は例え
ばパッケージの高さ、規格（ＥＩＡＪまたはＪＥＤＥ
Ｃ）、離隔高さ、または嵩のようなその他の集積回路パ
ッケージの特性には左右されない。従って、他の特性が
異なっていても、特定の回路の試験用装置１４をリード
数とリード間隔が同じならば任意の集積回路パッケージ
１４に使用できる。
【００２８】図４は図１〜図３の導電性ブリッジ手段２
０の別の実施例を示している。以後、別途に指摘する場
合を除いて、図４の発明は図１〜図３を参照して前述し
たものと同一である。図４に示すように、導電性ブリッ
ジ手段２０は少なくとも一つの圧縮性ブリッジ部材１２
２を備えている。各ブリッジ部材１２２は、断面がほぼ
Ｕ形であってよい圧縮性絶縁部材１５２からなっている
ことが好ましい。絶縁部材１５２は複数の平行な、間隔
を隔てた導電性ワイヤ１３０（一本だけを図示）を有す
る表面部分１２４を備えている。ワイヤ１３０は接着剤
等で表面部分１２４に固着することができる。例えば、
表面部分１２４に接着層（図示せず）を塗布し、次にワ
イヤ１３０が図４に示すように表面部分１２４の断面形
状と一致するように、ワイヤ１３０を接着層上に載置す
る。各ワイヤ１３０の第１部分１５０は各導電性部分４
２の底面１４３と接触でき、各ワイヤ１３０の第２部分
１５２は集積回路パッケージ・リード１８の第１部分１
００と接触できる。あるいは、図１−図３を参照して前
述したように、第２部分１５２は集積回路パッケージ・
リード１８の別の部分（例えば部分１０４または１０
６）と接触することもできる。導電性部分４２と集積回
路パッケージ１８との電気的な接触は、図１−図３を参
照して前述したように、圧縮力を利用することによって
保持される。
０の別の実施例を示している。以後、別途に指摘する場
合を除いて、図４の発明は図１〜図３を参照して前述し
たものと同一である。図４に示すように、導電性ブリッ
ジ手段２０は少なくとも一つの圧縮性ブリッジ部材１２
２を備えている。各ブリッジ部材１２２は、断面がほぼ
Ｕ形であってよい圧縮性絶縁部材１５２からなっている
ことが好ましい。絶縁部材１５２は複数の平行な、間隔
を隔てた導電性ワイヤ１３０（一本だけを図示）を有す
る表面部分１２４を備えている。ワイヤ１３０は接着剤
等で表面部分１２４に固着することができる。例えば、
表面部分１２４に接着層（図示せず）を塗布し、次にワ
イヤ１３０が図４に示すように表面部分１２４の断面形
状と一致するように、ワイヤ１３０を接着層上に載置す
る。各ワイヤ１３０の第１部分１５０は各導電性部分４
２の底面１４３と接触でき、各ワイヤ１３０の第２部分
１５２は集積回路パッケージ・リード１８の第１部分１
００と接触できる。あるいは、図１−図３を参照して前
述したように、第２部分１５２は集積回路パッケージ・
リード１８の別の部分（例えば部分１０４または１０
６）と接触することもできる。導電性部分４２と集積回
路パッケージ１８との電気的な接触は、図１−図３を参
照して前述したように、圧縮力を利用することによって
保持される。
【００２９】これまで本発明の好ましい実施例を図示し
説明してきたが、以下に述べるように、本発明思想はそ
の他の多様な態様で実施でき、かつ利用でき、特許請求
の範囲は、従来技術で限定されていることを除いて、前
記の多様性を含むことが理解されよう。
説明してきたが、以下に述べるように、本発明思想はそ
の他の多様な態様で実施でき、かつ利用でき、特許請求
の範囲は、従来技術で限定されていることを除いて、前
記の多様性を含むことが理解されよう。
【００３０】すなわち本発明の集積回路の試験アセンブ
リは、〔１〕集積回路パッケージのリードを試験するア
センブリにおいて、複数個の導電性部分からなり、試験
プローブと連携して使用する試験用基板と、前記集積回
路パッケージの前記リードと、前記試験用基板の前記導
電性部分との間を電気的に接触させる導電性ブリッジ手
段であって、その内部に埋設された複数本の導電性ワイ
ヤを有する少なくとも一つの圧縮性のブリッジ部材から
なり、前記導電性ワイヤの各々が前記ブリッジ部材内で
互いに平行であり、互いに間隔を隔ててある構成の導電
性ブリッジ手段と、前記導電性ブリッジ手段を内部に保
持し、前記導電性ブリッジ手段による前記集積回路パッ
ケージの前記リードと前記試験用基板の前記導電性部分
との電気的接触を維持するためのロケータ手段と、から
構成したことを特徴とし、〔２〕〜〔５〕に記載の好適
な実施態様を有している。
リは、〔１〕集積回路パッケージのリードを試験するア
センブリにおいて、複数個の導電性部分からなり、試験
プローブと連携して使用する試験用基板と、前記集積回
路パッケージの前記リードと、前記試験用基板の前記導
電性部分との間を電気的に接触させる導電性ブリッジ手
段であって、その内部に埋設された複数本の導電性ワイ
ヤを有する少なくとも一つの圧縮性のブリッジ部材から
なり、前記導電性ワイヤの各々が前記ブリッジ部材内で
互いに平行であり、互いに間隔を隔ててある構成の導電
性ブリッジ手段と、前記導電性ブリッジ手段を内部に保
持し、前記導電性ブリッジ手段による前記集積回路パッ
ケージの前記リードと前記試験用基板の前記導電性部分
との電気的接触を維持するためのロケータ手段と、から
構成したことを特徴とし、〔２〕〜〔５〕に記載の好適
な実施態様を有している。
【００３１】〔２〕前記ロケータ手段が、前記アセンブ
リを回路板に取り付ける実装手段からなることを特徴と
する〔１〕に記載の集積回路の試験アセンブリ。
リを回路板に取り付ける実装手段からなることを特徴と
する〔１〕に記載の集積回路の試験アセンブリ。
【００３２】〔３〕前記導電性部分が、前記試験用基板
に固定され、そこから外側に延びた複数個の細長い導電
性ピンであることを特徴とする〔１〕または〔２〕に記
載の集積回路の試験アセンブリ。
に固定され、そこから外側に延びた複数個の細長い導電
性ピンであることを特徴とする〔１〕または〔２〕に記
載の集積回路の試験アセンブリ。
【００３３】〔４〕前記ロケータ手段が、少なくとも一
つの細長い貫通する開口部を備え、この開口部の内部に
前記ブリッジ部材が配置されたことを特徴とする〔１〕
〜〔３〕に記載の集積回路の試験アセンブリ。
つの細長い貫通する開口部を備え、この開口部の内部に
前記ブリッジ部材が配置されたことを特徴とする〔１〕
〜〔３〕に記載の集積回路の試験アセンブリ。
【００３４】〔５〕前記ロケータ手段が、前記試験用基
板と前記導電性ブリッジ手段の圧縮的な結合を保持する
ための手段を備えたことを特徴とする〔１〕〜〔４〕に
記載の集積回路の試験アセンブリ。
板と前記導電性ブリッジ手段の圧縮的な結合を保持する
ための手段を備えたことを特徴とする〔１〕〜〔４〕に
記載の集積回路の試験アセンブリ。
【００３５】また、本発明の導電性ブリッジ装置は、
〔６〕集積回路パッケージの前記リードと、試験用基板
の導電性部分との間を電気的に接触させる導電性ブリッ
ジ装置において、圧縮性材料からなる細長い絶縁部材
と、前記絶縁部材内に埋設され、各々が前記絶縁部材内
で互いに平行であり、且つ互いに間隔を隔ててある複数
本の導電性ワイヤとから構成したことを特徴とするもの
で、〔７〕に記載の好適な実施態様を有している。
〔６〕集積回路パッケージの前記リードと、試験用基板
の導電性部分との間を電気的に接触させる導電性ブリッ
ジ装置において、圧縮性材料からなる細長い絶縁部材
と、前記絶縁部材内に埋設され、各々が前記絶縁部材内
で互いに平行であり、且つ互いに間隔を隔ててある複数
本の導電性ワイヤとから構成したことを特徴とするもの
で、〔７〕に記載の好適な実施態様を有している。
【００３６】〔７〕前記導電性ワイヤがそれぞれ第１の
間隔で前記導電性ワイヤの隣接する一本から隔てられ、
前記集積回路パッケージの前記リードがそれぞれ第２の
間隔で前記リードの隣接する一本から隔てられ、前記第
１の間隔が前記第２の間隔の約１／１０であることを特
徴とする〔６〕に記載の導電性ブリッジ装置。
間隔で前記導電性ワイヤの隣接する一本から隔てられ、
前記集積回路パッケージの前記リードがそれぞれ第２の
間隔で前記リードの隣接する一本から隔てられ、前記第
１の間隔が前記第２の間隔の約１／１０であることを特
徴とする〔６〕に記載の導電性ブリッジ装置。
【００３７】さらに、本発明の集積回路の試験アセンブ
リは、〔８〕集積回路パッケージのリードを試験するア
センブリにおいて、複数個の導電性部分からなり、試験
プローブと連携して使用する試験用基板と、前記集積回
路パッケージの前記リードと、前記試験用基板の前記導
電性部分との間を電気的に接触させる導電性ブリッジ手
段であって、その内部に埋設された複数本の導電性ワイ
ヤを有する少なくとも一つの圧縮性のブリッジ部材から
なり、前記導電性ワイヤの各々が前記ブリッジ部材内で
互いに平行であり、互いに間隔を隔ててある構成の導電
性ブリッジ手段と、前記導電性ブリッジ手段を内部に保
持し、前記導電性ブリッジ手段による前記集積回路パッ
ケージの前記リードと前記試験用基板の前記導電性部分
との電気的接触を維持するためのロケータ手段であっ
て、前記アセンブリを回路板に取り付ける実装手段を備
え、更に、前記ブリッジ部材を内部に配置する、少なく
とも一つの貫通する開口部を備えたロケータ手段とから
構成したことを特徴とするもので、
リは、〔８〕集積回路パッケージのリードを試験するア
センブリにおいて、複数個の導電性部分からなり、試験
プローブと連携して使用する試験用基板と、前記集積回
路パッケージの前記リードと、前記試験用基板の前記導
電性部分との間を電気的に接触させる導電性ブリッジ手
段であって、その内部に埋設された複数本の導電性ワイ
ヤを有する少なくとも一つの圧縮性のブリッジ部材から
なり、前記導電性ワイヤの各々が前記ブリッジ部材内で
互いに平行であり、互いに間隔を隔ててある構成の導電
性ブリッジ手段と、前記導電性ブリッジ手段を内部に保
持し、前記導電性ブリッジ手段による前記集積回路パッ
ケージの前記リードと前記試験用基板の前記導電性部分
との電気的接触を維持するためのロケータ手段であっ
て、前記アセンブリを回路板に取り付ける実装手段を備
え、更に、前記ブリッジ部材を内部に配置する、少なく
とも一つの貫通する開口部を備えたロケータ手段とから
構成したことを特徴とするもので、
〔９〕に記載の好適
な実施態様を有している。
な実施態様を有している。
【００３８】
〔９〕前記導電性ワイヤがそれぞれ第１の
間隔で前記導電性ワイヤの隣接する一本から隔てられ、
前記集積回路パッケージの前記リードがそれぞれ第２の
間隔で前記リードの隣接する一本から隔てられ、前記第
１の間隔が前記第２の間隔の約１／１０であることを特
徴とする〔８〕に記載の集積回路の試験アセンブリ。
間隔で前記導電性ワイヤの隣接する一本から隔てられ、
前記集積回路パッケージの前記リードがそれぞれ第２の
間隔で前記リードの隣接する一本から隔てられ、前記第
１の間隔が前記第２の間隔の約１／１０であることを特
徴とする〔８〕に記載の集積回路の試験アセンブリ。
【００３９】本発明の集積回路の試験方法は、〔１０〕
集積回路パッケージのリードを試験する方法において、 ａ）回路試験アセンブリを備えるステップであって、こ
の回路試験アセンブリを、 ｉ）複数個の導電性部分からなる試験用基板と、 ｉｉ）内部に埋設された複数本の導電性ワイヤを有する
少なくとも一つの圧縮性のブリッジ部材からなり、前記
集積回路パッケージの前記リードと、前記試験用基板の
前記導電性部分との間を電気的に接触させる導電性ブリ
ッジ手段と、 ｉｉｉ）前記導電性ブリッジ手段を内部に保持し、前記
導電性ブリッジ手段による前記集積回路パッケージの前
記リードと前記試験用基板の前記導電性部分との電気的
接触を維持するためのロケータ手段であって、前記導電
性ブリッジ手段と前記ロケータ装置とが前記ロケータ手
段に固定的に取り付けられ、前記ブリッジ部材内の前記
導電性ワイヤの少なくとも一本が、前記基板の前記導電
性部分のそれぞれと接触するようにされたロケータ手段
と、から構成した前記ステップと、 ｂ）前記回路試験アセンブリを前記回路板上に、また、
前記集積回路パッケージ上方に配置するステップと、 ｃ）前記導電性ブリッジ手段を前記集積回路パッケージ
の前記リードと位置合わせして、前記導電性ブリッジ手
段の前記ブリッジ部材内の前記導電性ワイヤの少なくと
も一本が前記集積回路パッケージの前記リードのそれぞ
れと接触するようにするステップとから構成したことを
特徴とし、〔１１〕および〔１２〕に記載の好適な実施
態様を有している。
集積回路パッケージのリードを試験する方法において、 ａ）回路試験アセンブリを備えるステップであって、こ
の回路試験アセンブリを、 ｉ）複数個の導電性部分からなる試験用基板と、 ｉｉ）内部に埋設された複数本の導電性ワイヤを有する
少なくとも一つの圧縮性のブリッジ部材からなり、前記
集積回路パッケージの前記リードと、前記試験用基板の
前記導電性部分との間を電気的に接触させる導電性ブリ
ッジ手段と、 ｉｉｉ）前記導電性ブリッジ手段を内部に保持し、前記
導電性ブリッジ手段による前記集積回路パッケージの前
記リードと前記試験用基板の前記導電性部分との電気的
接触を維持するためのロケータ手段であって、前記導電
性ブリッジ手段と前記ロケータ装置とが前記ロケータ手
段に固定的に取り付けられ、前記ブリッジ部材内の前記
導電性ワイヤの少なくとも一本が、前記基板の前記導電
性部分のそれぞれと接触するようにされたロケータ手段
と、から構成した前記ステップと、 ｂ）前記回路試験アセンブリを前記回路板上に、また、
前記集積回路パッケージ上方に配置するステップと、 ｃ）前記導電性ブリッジ手段を前記集積回路パッケージ
の前記リードと位置合わせして、前記導電性ブリッジ手
段の前記ブリッジ部材内の前記導電性ワイヤの少なくと
も一本が前記集積回路パッケージの前記リードのそれぞ
れと接触するようにするステップとから構成したことを
特徴とし、〔１１〕および〔１２〕に記載の好適な実施
態様を有している。
【００４０】〔１１〕前記回路試験アセンブリを前記回
路板に取り付けるステップを更に含んだことを特徴とす
る〔１０〕に記載の集積回路の試験方法。
路板に取り付けるステップを更に含んだことを特徴とす
る〔１０〕に記載の集積回路の試験方法。
【００４１】〔１２〕前記試験用基板の前記導電性部分
の少なくとも一つを試験プローブと接触させるステップ
を更に含んだことを特徴とする〔１１〕に記載の集積回
路の試験方法。
の少なくとも一つを試験プローブと接触させるステップ
を更に含んだことを特徴とする〔１１〕に記載の集積回
路の試験方法。
【００４２】加えて、本発明の集積回路の試験アセンブ
リは、〔１３〕集積回路パッケージのリードを試験する
アセンブリにおいて、複数個の導電性部分からなり、試
験プローブと連携して使用する試験用基板と、前記集積
回路パッケージの前記リードと、前記試験用基板の前記
導電性部分との間を電気的に接触させる導電性ブリッジ
手段であって、これに固定された複数本の導電性ワイヤ
を有する少なくとも一つの圧縮性のブリッジ部材からな
り、前記導電性ワイヤの各々が前記ブリッジ部材上で互
いに平行であり、互いに間隔を隔ててある構成の導電性
ブリッジ手段と、前記導電性ブリッジ手段を内部に保持
し、前記導電性ブリッジ手段による前記集積回路パッケ
ージの前記リードと前記試験用基板の前記導電性部分と
の電気的接触を維持するためのロケータ手段と、から構
成したことを特徴とするもので、〔１４〕〜〔１７〕に
記載の好適な実施態様を有している。
リは、〔１３〕集積回路パッケージのリードを試験する
アセンブリにおいて、複数個の導電性部分からなり、試
験プローブと連携して使用する試験用基板と、前記集積
回路パッケージの前記リードと、前記試験用基板の前記
導電性部分との間を電気的に接触させる導電性ブリッジ
手段であって、これに固定された複数本の導電性ワイヤ
を有する少なくとも一つの圧縮性のブリッジ部材からな
り、前記導電性ワイヤの各々が前記ブリッジ部材上で互
いに平行であり、互いに間隔を隔ててある構成の導電性
ブリッジ手段と、前記導電性ブリッジ手段を内部に保持
し、前記導電性ブリッジ手段による前記集積回路パッケ
ージの前記リードと前記試験用基板の前記導電性部分と
の電気的接触を維持するためのロケータ手段と、から構
成したことを特徴とするもので、〔１４〕〜〔１７〕に
記載の好適な実施態様を有している。
【００４３】〔１４〕前記ロケータ手段が前記アセンブ
リを回路板に取り付ける実装手段からなることを特徴と
する〔１３〕に記載の集積回路の試験アセンブリ。
リを回路板に取り付ける実装手段からなることを特徴と
する〔１３〕に記載の集積回路の試験アセンブリ。
【００４４】〔１５〕前記導電性部分が、前記試験用基
板に固定され、そこから外側に延びた複数個の細長い導
電性ピンであることを特徴とする〔１３〕または〔１
４〕に記載の集積回路の試験アセンブリ。
板に固定され、そこから外側に延びた複数個の細長い導
電性ピンであることを特徴とする〔１３〕または〔１
４〕に記載の集積回路の試験アセンブリ。
【００４５】〔１６〕前記ロケータ手段が、少なくとも
一つの細長い貫通する開口部を備え、この開口部の内部
に前記ブリッジ部材が配置されたことを特徴とする〔１
３〕〜〔１５〕に記載の集積回路の試験アセンブリ。
一つの細長い貫通する開口部を備え、この開口部の内部
に前記ブリッジ部材が配置されたことを特徴とする〔１
３〕〜〔１５〕に記載の集積回路の試験アセンブリ。
【００４６】〔１７〕 前記ロケータ手段が、前記試験
用基板と前記導電性ブリッジ手段の圧縮的な結合を保持
するための手段を備えたことを特徴とする〔１３〕〜
〔１６〕に記載の集積回路の試験アセンブリ。
用基板と前記導電性ブリッジ手段の圧縮的な結合を保持
するための手段を備えたことを特徴とする〔１３〕〜
〔１６〕に記載の集積回路の試験アセンブリ。
【００４７】
【発明の効果】以上述べたように、本発明は以下のよう
な効果を奏することができる。 （１）広範な集積回路パッケージに使用できる。すなわ
ち、産業規格の特性を有していない特殊な規格や、各国
規格の相違等に影響されることのない集積回路の試験ア
センブリを提供することができる。
な効果を奏することができる。 （１）広範な集積回路パッケージに使用できる。すなわ
ち、産業規格の特性を有していない特殊な規格や、各国
規格の相違等に影響されることのない集積回路の試験ア
センブリを提供することができる。
【００４８】（２）回路試験装置のリードと、集積回路
パッケージのリードとの間の電気的接触を保持するため
に横力を加える必要がない回路試験アセンブリを提供す
ることができる。
パッケージのリードとの間の電気的接触を保持するため
に横力を加える必要がない回路試験アセンブリを提供す
ることができる。
【００４９】（３）ばね付勢式の接点アセンブリと比較
して、横サイズが比較的小型である回路試験アセンブリ
を提供することができる。
して、横サイズが比較的小型である回路試験アセンブリ
を提供することができる。
【００５０】（４）回路試験装置のリードと、集積回路
パッケージのリードとの位置合わせ誤差による影響を最
小限にする回路試験アセンブリを提供することができ
る。
パッケージのリードとの位置合わせ誤差による影響を最
小限にする回路試験アセンブリを提供することができ
る。
【００５１】（５）短絡、またはリード間の開路の問題
を最小限に抑えるように、個別に絶縁された回路試験ア
センブリを提供することができる。
を最小限に抑えるように、個別に絶縁された回路試験ア
センブリを提供することができる。
【００５２】（６）他の特性が異なっている場合でも、
同じリード数と同じリード間隔の集積回路パッケージで
使用できる回路試験アセンブリを提供することができ
る。
同じリード数と同じリード間隔の集積回路パッケージで
使用できる回路試験アセンブリを提供することができ
る。
【００５３】（７）各々の集積回路パッケージのリード
毎に複数のリードを備えることによって、回路試験アセ
ンブリと集積回路パッケージの双方の間の接触を保証す
る回路試験アセンブリを提供することができる。
毎に複数のリードを備えることによって、回路試験アセ
ンブリと集積回路パッケージの双方の間の接触を保証す
る回路試験アセンブリを提供することができる。
【図１】本発明の一実施例を示す図であり、集積回路パ
ッケージと回路板の例と関連した本発明の回路試験アセ
ンブリの分解透視図である。
ッケージと回路板の例と関連した本発明の回路試験アセ
ンブリの分解透視図である。
【図２】図１の回路試験アセンブリと関連した集積回路
パッケージ・リードの側部の拡大断面図である。
パッケージ・リードの側部の拡大断面図である。
【図３】図２の３−３線に沿った、図１の回路試験アセ
ンブリと関連する２本の集積回路パッケージ・リードの
前部の拡大断面図である。
ンブリと関連する２本の集積回路パッケージ・リードの
前部の拡大断面図である。
【図４】図１の回路試験アセンブリの別の実施例と関連
する集積回路パッケージ・リードの側部の拡大断面図で
ある。
する集積回路パッケージ・リードの側部の拡大断面図で
ある。
１４ 集積回路パッケージ １８ 集積回路パッケージのリード ２０ 導電性ブリッジ手段 ２２，２４，２６，２８ ブリッジ部材 ３０ 導電性ワイヤ ４０ 試験用基板 ５０ ロケータ手段
Claims (5)
- 【請求項１】 集積回路パッケージのリードを試験する
アセンブリにおいて、 複数個の導電性部分からなり、試験プローブと連携して
使用する試験用基板と、 前記集積回路パッケージの前記リードと、前記試験用基
板の前記導電性部分との間を電気的に接触させる導電性
ブリッジ手段であって、その内部に埋設された複数本の
導電性ワイヤを有する少なくとも一つの圧縮性のブリッ
ジ部材からなり、前記導電性ワイヤの各々が前記ブリッ
ジ部材内で互いに平行であり、互いに間隔を隔ててある
構成の導電性ブリッジ手段と、 前記導電性ブリッジ手段を内部に保持し、前記導電性ブ
リッジ手段による前記集積回路パッケージの前記リード
と前記試験用基板の前記導電性部分との電気的接触を維
持するためのロケータ手段と、から構成したことを特徴
とする集積回路の試験アセンブリ。 - 【請求項２】 集積回路パッケージのリードを試験する
アセンブリにおいて、 複数個の導電性部分からなり、試験プローブと連携して
使用する試験用基板と、 前記集積回路パッケージの前記リードと、前記試験用基
板の前記導電性部分との間を電気的に接触させる導電性
ブリッジ手段であって、その内部に埋設された複数本の
導電性ワイヤを有する少なくとも一つの圧縮性のブリッ
ジ部材からなり、前記導電性ワイヤの各々が前記ブリッ
ジ部材内で互いに平行であり、互いに間隔を隔ててある
構成の導電性ブリッジ手段と、 前記導電性ブリッジ手段を内部に保持し、前記導電性ブ
リッジ手段による前記集積回路パッケージの前記リード
と前記試験用基板の前記導電性部分との電気的接触を維
持するためのロケータ手段であって、前記アセンブリを
回路板に取り付ける実装手段を備え、更に、前記ブリッ
ジ部材を内部に配置する、少なくとも一つの貫通する開
口部を備えたロケータ手段とから構成したことを特徴と
する集積回路の試験アセンブリ。 - 【請求項３】 集積回路パッケージのリードを試験する
アセンブリにおいて、 複数個の導電性部分からなり、試験プローブと連携して
使用する試験用基板と、 前記集積回路パッケージの前記リードと、前記試験用基
板の前記導電性部分との間を電気的に接触させる導電性
ブリッジ手段であって、その内部に埋設された複数本の
導電性ワイヤを有する少なくとも一つの圧縮性のブリッ
ジ部材からなり、前記導電性ワイヤの各々が前記ブリッ
ジ部材内で互いに平行であり、互いに間隔を隔ててある
構成の導電性ブリッジ手段と、 前記導電性ブリッジ手段を内部に保持し、前記導電性ブ
リッジ手段による前記集積回路パッケージの前記リード
と前記試験用基板の前記導電性部分との電気的接触を維
持するためのロケータ手段であって、前記アセンブリを
回路板に取り付ける実装手段を備え、更に、前記ブリッ
ジ部材を内部に配置する、少なくとも一つの貫通する開
口部を備えたロケータ手段とから構成したことを特徴と
する集積回路の試験アセンブリ。 - 【請求項４】 集積回路パッケージのリードを試験する
方法において、 ａ）回路試験アセンブリを備えるステップであって、こ
の回路試験アセンブリを、 ｉ）複数個の導電性部分からなる試験用基板と、 ｉｉ）内部に埋設された複数本の導電性ワイヤを有する
少なくとも一つの圧縮性のブリッジ部材からなり、前記
集積回路パッケージの前記リードと、前記試験用基板の
前記導電性部分との間を電気的に接触させる導電性ブリ
ッジ手段と、 ｉｉｉ）前記導電性ブリッジ手段を内部に保持し、前記
導電性ブリッジ手段による前記集積回路パッケージの前
記リードと前記試験用基板の前記導電性部分との電気的
接触を維持するためのロケータ手段であって、前記導電
性ブリッジ手段と前記ロケータ装置とが前記ロケータ手
段に固定的に取り付けられ、前記ブリッジ部材内の前記
導電性ワイヤの少なくとも一本が、前記基板の前記導電
性部分のそれぞれと接触するようにされたロケータ手段
と、から構成した前記ステップと、 ｂ）前記回路試験アセンブリを前記回路板上に、また、
前記集積回路パッケージ上方に配置するステップと、 ｃ）前記導電性ブリッジ手段を前記集積回路パッケージ
の前記リードと位置合わせして、前記導電性ブリッジ手
段の前記ブリッジ部材内の前記導電性ワイヤの少なくと
も一本が前記集積回路パッケージの前記リードのそれぞ
れと接触するようにするステップとから構成したことを
特徴とする集積回路の試験方法。 - 【請求項５】 集積回路パッケージのリードを試験する
アセンブリにおいて、 複数個の導電性部分からなり、試験プローブと連携して
使用する試験用基板と、 前記集積回路パッケージの前記リードと、前記試験用基
板の前記導電性部分との間を電気的に接触させる導電性
ブリッジ手段であって、これに固定された複数本の導電
性ワイヤを有する少なくとも一つの圧縮性のブリッジ部
材からなり、前記導電性ワイヤの各々が前記ブリッジ部
材上で互いに平行であり、互いに間隔を隔ててある構成
の導電性ブリッジ手段と、 前記導電性ブリッジ手段を内部に保持し、前記導電性ブ
リッジ手段による前記集積回路パッケージの前記リード
と前記試験用基板の前記導電性部分との電気的接触を維
持するためのロケータ手段と、から構成したことを特徴
とする集積回路の試験アセンブリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17818794A | 1994-01-06 | 1994-01-06 | |
| US178187 | 1994-01-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07239363A true JPH07239363A (ja) | 1995-09-12 |
Family
ID=22651564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7015556A Pending JPH07239363A (ja) | 1994-01-06 | 1995-01-04 | 集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5680057A (ja) |
| JP (1) | JPH07239363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012022815A (ja) * | 2010-07-12 | 2012-02-02 | Enplas Corp | 電気部品用ソケット |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19528011A1 (de) * | 1995-07-31 | 1997-02-06 | Kontron Elektronik | Adapter mit einem eine Kontaktierungsvorrichtung aufweisenden Träger |
| KR100268460B1 (ko) * | 1996-12-07 | 2000-10-16 | 윤종용 | 표면실장용 반도체ic의 위치결정장치 |
| US5879172A (en) * | 1997-04-03 | 1999-03-09 | Emulation Technology, Inc. | Surface mounted adapter using elastomeric conductors |
| US6064214A (en) * | 1997-12-19 | 2000-05-16 | Hewlett-Packard Company | Perimeter trace probe for plastic ball grid arrays |
| US6107812A (en) * | 1998-03-05 | 2000-08-22 | International Business Machines Corporation | Apparatus and method for testing integrated circuit components of a multi-component card |
| US5936849A (en) * | 1998-07-27 | 1999-08-10 | Lucent Technologies Inc. | Text fixture retainer for an integrated circuit package |
| US6535393B2 (en) * | 1998-12-04 | 2003-03-18 | Micron Technology, Inc. | Electrical device allowing for increased device densities |
| US20070245553A1 (en) * | 1999-05-27 | 2007-10-25 | Chong Fu C | Fine pitch microfabricated spring contact structure & method |
| US7349223B2 (en) | 2000-05-23 | 2008-03-25 | Nanonexus, Inc. | Enhanced compliant probe card systems having improved planarity |
| US6799976B1 (en) * | 1999-07-28 | 2004-10-05 | Nanonexus, Inc. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
| US6812718B1 (en) * | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
| US7247035B2 (en) * | 2000-06-20 | 2007-07-24 | Nanonexus, Inc. | Enhanced stress metal spring contactor |
| US6710609B2 (en) * | 2002-07-15 | 2004-03-23 | Nanonexus, Inc. | Mosaic decal probe |
| US7382142B2 (en) | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
| US6390475B1 (en) * | 1999-08-31 | 2002-05-21 | Intel Corporation | Electro-mechanical heat sink gasket for shock and vibration protection and EMI suppression on an exposed die |
| US7579848B2 (en) * | 2000-05-23 | 2009-08-25 | Nanonexus, Inc. | High density interconnect system for IC packages and interconnect assemblies |
| US7952373B2 (en) | 2000-05-23 | 2011-05-31 | Verigy (Singapore) Pte. Ltd. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
| US20050068054A1 (en) * | 2000-05-23 | 2005-03-31 | Sammy Mok | Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies |
| EP1419285A4 (en) * | 2001-08-24 | 2009-08-19 | Nanonexus Inc | METHOD AND DEVICE FOR GENERATING UNIFORM ISOTROPIC VOLTAGES IN A SPOTTED FILM |
| US20040032271A1 (en) * | 2002-08-19 | 2004-02-19 | Blackwood Jeffrey E. | Anisotropic probing contactor |
| US20060074836A1 (en) * | 2004-09-03 | 2006-04-06 | Biowisdom Limited | System and method for graphically displaying ontology data |
| US7218128B2 (en) * | 2005-02-14 | 2007-05-15 | International Business Machines Corporation | Method and apparatus for locating and testing a chip |
| KR101488616B1 (ko) * | 2013-09-06 | 2015-02-06 | (주) 아이씨티케이 | 식별키 생성 장치 및 방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1387587A (en) * | 1971-07-22 | 1975-03-19 | Plessey Co Ltd | Electrical interconnectors and connector assemblies |
| US4003621A (en) * | 1975-06-16 | 1977-01-18 | Technical Wire Products, Inc. | Electrical connector employing conductive rectilinear elements |
| US4766371A (en) * | 1982-07-24 | 1988-08-23 | Risho Kogyo Co., Ltd. | Test board for semiconductor packages |
| US4504783A (en) * | 1982-09-30 | 1985-03-12 | Storage Technology Partners | Test fixture for providing electrical access to each I/O pin of a VLSI chip having a large number of I/O pins |
| US4593961A (en) * | 1984-12-20 | 1986-06-10 | Amp Incorporated | Electrical compression connector |
| US4843313A (en) * | 1984-12-26 | 1989-06-27 | Hughes Aircraft Company | Integrated circuit package carrier and test device |
| US5014161A (en) * | 1985-07-22 | 1991-05-07 | Digital Equipment Corporation | System for detachably mounting semiconductors on conductor substrate |
| US4783719A (en) * | 1987-01-20 | 1988-11-08 | Hughes Aircraft Company | Test connector for electrical devices |
| EP0307425B1 (en) * | 1987-03-31 | 1991-09-25 | Varelco Limited | Mounting arrangement for a chip carrier |
| US5247246A (en) * | 1987-04-17 | 1993-09-21 | Everett Charles Technologies, Inc. | Testing of integrated circuit devices on loaded printed circuit boards |
| US5049813A (en) * | 1987-04-17 | 1991-09-17 | Everett/Charles Contact Products, Inc. | Testing of integrated circuit devices on loaded printed circuit boards |
| US5005070A (en) * | 1988-12-19 | 1991-04-02 | Hewlett-Packard Company | Soldering interconnect method and apparatus for semiconductor packages |
| US5092034A (en) * | 1988-12-19 | 1992-03-03 | Hewlett-Packard Company | Soldering interconnect method for semiconductor packages |
| US4954878A (en) * | 1989-06-29 | 1990-09-04 | Digital Equipment Corp. | Method of packaging and powering integrated circuit chips and the chip assembly formed thereby |
| US5015946A (en) * | 1990-02-26 | 1991-05-14 | Tektronix, Inc. | High density probe |
| US5140405A (en) * | 1990-08-30 | 1992-08-18 | Micron Technology, Inc. | Semiconductor assembly utilizing elastomeric single axis conductive interconnect |
| US5124660A (en) * | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5109320A (en) * | 1990-12-24 | 1992-04-28 | Westinghouse Electric Corp. | System for connecting integrated circuit dies to a printed wiring board |
| US5155302A (en) * | 1991-06-24 | 1992-10-13 | At&T Bell Laboratories | Electronic device interconnection techniques |
| US5156649A (en) * | 1991-11-27 | 1992-10-20 | Tektronix, Inc. | Test clip adapter for integrated circuit device |
| US5206585A (en) * | 1991-12-02 | 1993-04-27 | At&T Bell Laboratories | Methods for testing integrated circuit devices |
| US5247250A (en) * | 1992-03-27 | 1993-09-21 | Minnesota Mining And Manufacturing Company | Integrated circuit test socket |
| DE69224473T2 (de) * | 1992-06-03 | 1998-10-08 | Itt Mfg Enterprises Inc | IC Testklemme mit federnden Kontakten |
-
1995
- 1995-01-04 JP JP7015556A patent/JPH07239363A/ja active Pending
-
1996
- 1996-01-26 US US08/592,468 patent/US5680057A/en not_active Expired - Fee Related
-
1997
- 1997-06-02 US US08/867,379 patent/US6169411B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012022815A (ja) * | 2010-07-12 | 2012-02-02 | Enplas Corp | 電気部品用ソケット |
Also Published As
| Publication number | Publication date |
|---|---|
| US6169411B1 (en) | 2001-01-02 |
| US5680057A (en) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680057A (en) | Integrated circuit testing assembly and method | |
| KR970003521B1 (ko) | 다목적 소켓 | |
| JP6073304B2 (ja) | 互いに噛み合わされた蛇行する検査接点を有する電子デバイス検査用のプローブモジュール | |
| US6258609B1 (en) | Method and system for making known good semiconductor dice | |
| US5166609A (en) | Adapter and test fixture for an integrated circuit device package | |
| JP2001326046A (ja) | コンタクトピン集合体、コンタクトピン組立体及び電気部品用ソケット | |
| JPH05196692A (ja) | 集積回路パッケージのテスト用のコネクタ・アセンブリ | |
| JP2003249323A (ja) | 電気部品用ソケット | |
| US5247246A (en) | Testing of integrated circuit devices on loaded printed circuit boards | |
| JP2002527868A (ja) | テスト・ソケット | |
| JPH026764A (ja) | 集積回路試験装置 | |
| US4648666A (en) | Electrical connector | |
| US5581195A (en) | Semiconductor chip holding device | |
| JP4029453B2 (ja) | 半導体加速度センサ | |
| JP2000021526A (ja) | 電子部品導電シート | |
| JPWO2006003722A1 (ja) | 接触子ブロック及び電気的接続装置 | |
| KR0155573B1 (ko) | 반도체 디바이스의 검사장치 | |
| US5766978A (en) | Process for testing an integrated circuit package using an integrated circuit package retainer | |
| KR100249098B1 (ko) | Ic소켓 및 가이드부재 | |
| JP2724675B2 (ja) | Ｉｃ測定治具 | |
| JPH0566243A (ja) | Ｌｓｉ評価用治具 | |
| JP3172305B2 (ja) | 半導体装置の製造方法 | |
| JPH0446220Y2 (ja) | ||
| JP2759451B2 (ja) | プリント基板検査治具 | |
| JP2002319467A (ja) | 半導体パッケージ特性測定用ソケット及び半導体パッケージ特性測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040525 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050331 |