JPH0723938B2

JPH0723938B2 - 液晶表示装置の製造方法

Info

Publication number: JPH0723938B2
Application number: JP56188030A
Authority: JP
Inventors: 伸治両角
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1981-11-24
Filing date: 1981-11-24
Publication date: 1995-03-15
Anticipated expiration: 2010-03-15
Also published as: JPS5888784A

Description

【発明の詳細な説明】本発明は、高デューティ比を可能にする液晶表示装置の
製造方法に関するものである。

従来液晶表示装置は、卓上型電子計算器や電子時計に多
く用いられてきたが、近年マイクロコンピュータの低コ
スト化、高性能化が進むにつれて、小型薄型で低消費電
力の液晶ディスプレイのマイクロコンピュータやポータ
ブル端末への応用が考えられるようになった。このよう
な用途は、パネル面積も大きく、同時に多くの文字や絵
を表示する必要がある。例えば、ワードプロセッサ用と
しては、アルファベット文字でも64文字の20行が同時に
表示できなければならない。この時、マルチプレックス
駆動が不可欠となるが、この時の駆動デューティは1/16
0となる。一方、液晶そのものの応答スピードは遅いた
め、現状で駆動できるデューティは通常の電圧平均化法
では1/16が限界であり、要求されるデューティよりも１
桁悪い値となっている。

そこで、この駆動デューティを改善する手段として、液
晶を非線形素子やスイッチング素子を介して駆動し、駆
動マージンを大きくする方法が提案されてきた。非線形
素子とは、金属−絶縁物−金属（MIM）素子や、バリス
タ素子、ダイオード素子等が考えられ、スイッチング素
子としては化合物半導体やアモルファスシリコンによる
薄膜トランジスタ等である。

第１図は、スイッチング素子として薄膜トランジスタ
（TFT）10を用い、液晶セル11とこれに並列に接続され
る電荷保持容量12からなる一画素13を示したものであ
る。実際にはこの画素が、タイミング線T1〜Tm、データ
線D1〜Dnに沿って、（ｍ×ｎ）個のマトリックス状に配
列されており、この図は（i,j）番地のセルを表してい
る。

第２図は、このセルの動作を示したものである。Gjはｊ
行目のタイミング線Tjに印加されるゲート電圧を示し、
Diはｉ列目のデータ線Diに印加されるデータ信号を示
す。VSは、液晶セルおよび電荷保持容量に印加される電
圧を示す。ｊ行目のタイミング線Tjが選択されると、第
２図Gjに示すようなゲート電圧がトランジスタに印加さ
れる。このゲート電圧により、トランジスタはONの状態
になる。この時、データ線Diに印加される信号が、トラ
ンジスタのソース・ドレインを介して画素に電圧VSとし
て書き込まれる。そして、画素への書き込みが終了する
と、タイミング線は非選択の状態、つまりトランジスタ
がOFFの状態となり、画素へ書き込まれた電荷は、液晶
セルおよび電荷保持容量により保持され、次の信号が書
き込まれるまで液晶を駆動する。この書き込み／保持動
作により高い駆動デューティを得ることができる。

一般に、このようなTFTを用いると、画素数の大きな表
示パネルを作れるが、逆にTFTの製造工程は、普通膜の
デポジションが工程が６回、フォトエッチング工程が５
回と工程が長い。そのため、製造コストが高くなること
に加えて、工程が長いために欠陥導入の可能性が高くな
り、歩留まりが低下して欠陥コストも高くなる。また、
その結果大面積のパネルの形成も難しい。

したがって、本発明の目的は、簡単な工程で製作可能な
薄膜トランジスタが形成された液晶表示装置の製造方法
を提供することにある。特に、電荷保持容量を薄膜トラ
ンジスタとまったく同一の工程で製造可能とした。ま
た、電荷保持容量を形成する電極と、この電極を一定電
位に保持する配線層を別材料で形成することにより、保
持容量の特性の最適化を計れる用にした点に特徴があ
る。

第３図は、本発明の実施例を示したものである。30は、
１つの画素セルを示す。配線31はデータ線、配線32はタ
イミング線、配線53は電荷保持容量の第１の電極が接続
され、一定電位に保持されるGND配線である。配線31、3
2、53は、金属または半導体等の比較的低抵抗の部材が
望ましい。

一方、交差部41、42では、データ線31とタイミング線32
及びデータ線31とGND配線53とが、それぞれ絶縁膜33、3
5により絶縁された状態で交差している。トランジスタ3
9はTFTであり、半導体層40と、ゲート絶縁膜34と、タイ
ミング線32と一体的に形成されたゲート電極32′と、TF
Tのソース領域とデータ線31を接続する配線31′と、TFT
のドレイン領域と画素電極45とを接続する配線38とから
なる。画素電極45は、データ線から供給された電荷を保
持し液晶を駆動する電極であり、透明導電材料からな
る。

電荷保持容量44は、第１の電極である半導体層43と、誘
電体膜となる絶縁膜36と、第２の電極である画素電極45
とからなる。そして、半導体層43は、一定電位に保持さ
れたGND配線53に接続されている。この電荷保持容量44
は、画素の面積がある程度大きい場合には省略すること
も可能である。もちろんその場合は、GND配線53は不要
となる。また、本実施例においては、GND配線53をタイ
ミング線32とは別に設けたが、GND配線に設ける代わり
に、次の行のタイミング線、つまり（ｊ＋１）行目のタ
イミング線を利用してもよい。

本実施例においては、透明絶縁基板上に半導体層46、4
7、40、43を形成し、この半導体層上にそれぞれ絶縁膜3
3、35、34、36を形成し、さらに配線層31、32、38、53
と透明導電体からなる画素電極45を形成するといった、
４層の構成からなり、フォトエッチング工程も４工程で
製造可能となる。

この点を、第４図に基づいて説明する。第４図は、左か
ら順番に第３図の（Ａ）−（Ｂ）、（Ｃ）−（Ｄ）、
（Ｅ）−（Ｆ）断面を示した図である。

まず、透明絶縁性の基板である石英ガラス、パイレック
スガラス等の上に、アモルファスシリコンや多結晶シリ
コン等の半導体膜を形成し、所望の形状にフォトエッチ
ングして半導体膜41、42、40、43を得る。次に、2000〜
5000程度のSiO₂、Al₂O₃等の絶縁膜をCVD法またはプラズ
マ酸化、熱酸化等でデポジットし、その後フォトエッチ
ングして絶縁層33、35、34、36を形成する。それから、
絶縁膜をマスクとして、半導体層にイオン打ち込み等に
よる不純物を拡散させる。

ところで、薄膜状の半導体層においては、不純物の拡散
速度が大きく、多少の熱を印加すると横方向に簡単に拡
散する。例えば、シリコン膜に不純物を打ち込み、600
℃の熱を１時間かけると、不純物の横方向への拡散距離
xjは10μｍにもなる。

交差部41、42に形成する半導体膜および電荷保持容量を
形成する半導体膜は、前述した通り、低抵抗化しなけれ
ばならない。一方、トランジスタ39のチャンネル領域と
なる部分は、高抵抗であることが必要となる。したがっ
て、交差部の絶縁膜33または35のの長さL₁、電荷保持容
量を形成する半導体膜44とその上層に一部オーバーラッ
プする絶縁膜36とのオーバーラップ量L₃、トランジスタ
39のゲート絶縁膜の長さをL₂、不純物打ち込み後の熱に
よる横方向への拡散距離xjすると、トランジスタのチャ
ンネル領域を高抵抗として、かつその他の半導体膜を低
抵抗とするためには次の関係が成り立てばよい。

L₁,2×L₃＜２×xj＜L₂ （１）つまり、第４図の（Ａ）−（Ｂ）断面図からわかるとお
り、交差部の半導体層では、熱を掛けると絶縁膜の両端
から不純物が拡散してくるため、L₁＜２×xjなる関係が
満足されれば、半導体層にはすべて不純物が拡散し低抵
抗化される。次に、電荷保持容量においては、同図
（Ｅ）−（Ｆ）断面図からわかる通り、オーバーラップ
部L₃に対して、左側からのみ不純物が拡散してくるた
め、L₃＜xjなる関係が満足されればよい。最後に、トラ
ンジスタ部は、同図（Ｃ）−（Ｄ）断面図からわかる通
り、L₂に対して左右両側から不純物が拡散されるため、
２×xj＜L₂関係が満足されないと、不純物が拡散されな
いチャンネル領域が確保できなくなってしまう。したが
って、以上を整理すると、（１）式に示したような関係
が得られる。そして、このような関係を満足するよう
に、L₁、L₂、L₃を設定することにより、工程を簡略化し
て、低抵抗領域と高抵抗領域とを同時に作り込むことが
できる。

最後に、配線層32、31、38、53と、画素電極45を形成す
ることにより表示装置が完成する。

第５図は、第４図の拡散距離xjを説明したものである。
基板50上に、半導体層51を形成し、その上にゲート絶縁
膜52を形成する。そして、絶縁膜52をマスクとして不純
物の打ち込みおよび拡散を行う。このとき、絶縁膜端か
ら絶縁膜の下の領域に入り込んでいるのが横方向の拡散
距離xjである。

なお、この時のマスク材としては、絶縁膜上にさらにSi
₃N₄を重ねて厚くし、拡散後にエッチングオフしたり、
拡散マスク材と絶縁材料は別の材料を用いてもよい。

さらに、本発明に用いる配線31、32、38、53に透明導電
性膜を用いると、画素電極45と同一の材料となり、膜形
成工程とフォトエッチング工程をそれぞれ１回簡略化さ
せることができる。

以上の通り、本発明は、最小膜形成工程３回とフォトエ
ッチング工程３回で液晶表示装置を形成することが可
能、すなわち、従来の約半分の工程で液晶表示装置が形
成可能となり、大幅なコスト削減を可能とするものであ
る。また、製造工程を増加したり工程を変更したりする
こと無く、独立した電荷保持容量を設けたことにより、
十分な電荷の保持が計れ、書き込み・保持動作に優れた
液晶表示装置を達成することができる。

それから、電荷保持容量の第１の電極と第１の電極を一
定電位に保持する配線とをそれぞれ別部材とし、一定電
位線には低抵抗部材を使用する事が可能となるため、配
線の長くなる大型のパネルに対しても容易に対応可能と
なる。

さらに、電荷保持量の絶縁膜が薄膜トランジスタのゲー
ト絶縁膜と同一である事から、絶縁膜が十分に薄くな
り、単位面積あたり大きな容量を持つ電荷保持容量が形
成可能となり電荷保持容量も小型で必要な容量を確保す
る事ができ、透過型の表示装置においても十分な開口率
を確保する事ができる。

【図面の簡単な説明】

第１図は、TFTを用いた液晶の画素セルを示す。第２図は、第１図のセルの駆動波形である。第３図は、本発明のTFTを用いた画素セルの平面図であ
る。第４図は、第３図の断面図である。第５図は、横方向拡散を示す図。 10……TFT、11……液晶 12……電荷保持容量 31、32、38、53……配線 40、43、46、47……半導体膜 33、34、35、36……絶縁膜 45……画素電極 51……半導体膜、52……拡散マスク

Claims

【特許請求の範囲】

【請求項１】一対のガラス基板内に液晶が挟持され、該
ガラス基板の一方の基板上には複数のデータ線とタイミ
ング線とが交差して配置され、該複数のデータ線とタイ
ミング線との交差部近傍には非単結晶シリコンからなる
薄膜トランジスタが形成され、該薄膜トランジスタのソ
ース領域は該データ線に接続されると共に該薄膜トラン
ジスタのゲート電極は該タイミング線と接続され、該薄
膜トランジスタのドレイン領域は該液晶を駆動する画素
電極に接続され、該画素電極には該データ線から供給さ
れる電荷を保存する電荷保持容量が形成されてなる液晶
表示装置の製造方法において、該薄膜トランジスタの該ソース領域、チャンネル領域及
び該ドレイン領域を形成する半導体層と該電荷保持容量
の第１の電極とを該非晶質シリコンで形成する第１の工
程と、該薄膜トランジスタのゲート絶縁膜と該第１の電極を長
さL₃だけ覆う誘電体膜を同一の絶縁膜で形成する第２の
工程と、該同一の絶縁膜をマスクとして該半導体層及び該第１の
電極に不純物を打ち込むと共に該不純物を熱拡散する第
３の工程と、該タイミング線と該タイミング線に略平行でかつ該第１
の電極上を横切るように形成される一定電位線とを金属
材料によって形成する第４の工程と、該画素電極を該誘電体膜の一部を覆う様に形成する第５
の工程とを有し、該不純物を打ち込む際のゲート絶縁膜のチャンネル方向
の長さL₂と、該L₃との間には、２×L₃＜２×xj＜L₂ ただし、xjは該熱拡散による拡散距離なる関係が成立することを特徴とする液晶表示装置の製
造方法。