JPH0133833B2

JPH0133833B2 -

Info

Publication number: JPH0133833B2
Application number: JP56018228A
Authority: JP
Inventors: Shinji Morozumi
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1981-02-10
Filing date: 1981-02-10
Publication date: 1989-07-14
Also published as: JPS57132191A

Description

【発明の詳細な説明】本発明はMIS（金属−絶縁物−半導体）トラン
ジスタアレイを用いたデイスプレイのためのアク
テイブマトリツクス基板に関するものである。

従来アクテイブマトリツクスを用いたデイスプ
レイパネルはダイナミツク方式に比しそのマトリ
ツクスサイズを非常に大きくでき、大型かつドツ
ト数の大きなパネルを実現可能な方式として注目
を浴びている。特に液晶のような受光型素子では
ダイナミツク方式での駆動デユーテイは限界があ
りテレビ表示等にはアクテイブマトリツクスの応
用が考えられている。第１図は従来のアクテイブ
マトリツクスの１セルを示している。アドレス線
Ｘがトランジスタ２のゲートに入力されており、
トランジスタをONさせてデータ線Ｙの信号を保
持用コンデンサ３に電荷として蓄積させる。再び
データを書き込むまで、このコンデンサ３により
保持され、同時に液晶４を駆動する。ここでVC
は共通電極信号である。液晶のリークは非常に少
ないので、短時間の電荷の保持には十分である。
ここのトランジスタとコンデンサ１の製造は通常
のICのプロセスと全く同じである。第２図は第
１図のセルをシリコンゲートプロセスにより作成
した例である。単結晶シリコンウエハ上にトラン
ジスタ１０とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリ
コン（ポリシリコン）で、又データ線Ｙと液晶駆
動電極１３はAlでできており、コンタクトホー
ル７，８，９により、基板とAl、ポリシリコン
とAlが夫々接続される。

この種の通常のICプロセスに従つたマトリツ
クス基板は次の大きな欠点をもつ。

１つはマトリツクス基板の製造プロセスがIC
と同一のため、プロセスが複雑であり工程コスト
が高いと同時に基板シリコンとの接合リークによ
る歩留低下が発生し、総コストが高い。特にシリ
コン基板とソース・ドレインとなる拡散層との接
合部には、単結晶中の結晶欠陥にかなり左右され
通常のセルではこのリーク電流を100PA以下にし
なければならず、この構造で数万個のセル全ての
リークを押えることはむずかしい。ここで発生す
る接合リークはコンデンサ３に蓄積された電荷を
放電し、コントラストを低下させる。

２つにはAl電極のすきまからシリコン基板に
入射した光は、電子−正孔対を生成し拡散して光
電流を生じてコンデンサ３の電荷を放電してしま
いコントラストが低下する。

本発明の目的はこの欠点を改善する方式を提供
するものであり、本発明の構成はガラス、石英、
又はシリコンウエハ上にシリコン薄膜をチヤネル
とする薄膜トランジスタを構成するものであつて
以下具体例にそつて説明する。

第３図は本発明に用いるマトリツクスセルを示
すものであり、第１図の従来とは、容量１８の
GND配線を新たに設けること、又は後述の如く
電荷保持用の容量１８とGND配線を省略したこ
とにあり、基本的なデータの書込、保持は同じで
ある。この場合のGND電位は一定のバイアス電
圧を意味しバイアスレベル、又は信号レベルは問
わない。又表示データの入力をデータ線Ｙがサン
プルホールドする容量として、データ線Ｙと
GNDラインの間の容量２１、又はアドレス線Ｘ
との間の容量２２を利用する。

第４図Ａのセルの平面図、ＢのＡ−Ｂでの断面
図をもとにセルの構造例を示す。透明基板３３上
にトランジスタのソース・ドレイン・チヤネルを
形成する第１層目のシリコン薄膜２８とトランジ
スタのゲートとなるゲート線をなす第２層目のシ
リコン薄膜もしくはそれと同等の配線層２６と
GNDライン２７、更に透明低抵抗材料、例えば
SnO₂の如くネサ膜、厚さ数100Å以下の金属等よ
りなるデータ線２５と液晶駆動電極３１、及び層
間の導通をとるコンタクトホール２９が形成され
ている。又GNDライン２７と液晶駆動電極の重
なつた部分が電荷保持用コンデンサ（第３図−１
８）となる。トランジスタのソース・ドレイン３
４，３５にはN⁺拡散（ＰチヤネルならP⁺）がな
されゲート電極３８に下にはチヤネル３０がゲー
ト絶縁膜３６を介して存在し、又ゲート電極周囲
には更に酸化膜等の絶縁膜３７が形成されてい
る。

第５図に第４図に示すアクテイブマトリクスセ
ルの製造プロセスを示す。製造プロセスは基本的
には低温プロセスの二種類あり、夫々に特徴があ
る。低温プロセスでは透明基板としてガラスもし
くはパイロツクスやコーニングのような高融点ガ
ラスを用い、600℃以下の処理工程であつて、基
板自体が安価であることが特徴である。低温プロ
セスではまず基板３３上にシリコン薄膜をプラズ
マCVD法や減圧CVD法等のCVA法、スパツタ法
等により形成し、必要な形状にフオトエツチング
によりする。その後O₂プラズマ雰囲気中で表面
酸化する。実際にはCVD法で同等の絶縁膜をデ
ポジツトしてもよい。その結果シリコン薄膜４０
上にゲート絶縁膜となる酸化膜４１が形成され
る。（第５図ａ）その後第２層目のシリコン薄膜
を第１層目のシリコン薄膜と同様の方法でデボジ
ツトしフオトエツチング後、更に第２層目のシリ
コン薄膜４５をマスクにして酸化膜４１をエツチ
ングして、ゲート絶縁膜４１を形成すると同時に
拡散の窓開けを行ない、イオン打込みにより拡散
を行なうとソース・ドレイン４２，４３が形成さ
れる。（第５図ｂ）更にこの後に再度O₂雰囲気で
プラズマ処理し、表面にプラズマ酸化膜４６を形
成し、400℃〜600℃でアニールを行なう。（第５
図ｃ）このプロセスの特徴はシリコン薄膜をプラ
ズマ処理により直接酸化を行なうことにあり、
CVD法の酸化膜に対して、トランジスタのゲー
ト絶縁膜、コンデンサ用の誘電体膜としては、移
動度が改善され又信頼性が向上する。

高温プロセスは石英等の600℃以上の融点を有
する透明基板を用い、製造プロセスは600℃を越
える工程があり、このプロセスの特徴は高温アニ
ール等の処理ができるので、トランジスタの移動
度や信頼性の改善ができる。トランジスタの構造
は低温プロセスと同じになるので再び第５図を用
いて説明する。(a)まず透明基板３３上に減圧もし
くは常圧CVD法等により第１層目のシリコン薄
膜を形成し、パターニングして島部４０を形成
後、900℃〜1100℃の間で熱酸化して酸化膜４１
を形成する。(b)その後第２層目のシリコン薄膜を
第１層目と同様にデポジツトして、ゲート電極４
５をパターニングして、更にこれをマスクに絶縁
膜４１をエツチングして、N⁺又はP⁺不純物をプ
レデポジシヨン又は絶縁膜４１はエツチングしな
いで不純物をイオン打込を行ない、ソース・ドレ
イン４２，４３を形成する。(c)その後保持用コン
デンサの誘電体膜となる熱酸化膜４６を、ゲート
絶縁膜と同様の方法で形成する。

第４図に示した構成例の特徴は、トランジスタ
のゲート絶縁膜は第１層目のシリコン薄膜を酸化
又はシリコン薄膜上に形成することにより、ゲー
トセルフアラインになり、単結晶のバルクシリコ
ン素子に対して移動度が低下とスピードが劣化す
る分を寄生容量をセルフアライン化して低減する
ことによりスピード劣化を防止することができ
る。もう１つは荷電保持用の容量（第３図−１
８）、データ線のサンプル−ホールド用の容量
（第３図−２１，２２）を形成する容量の誘電体
膜として第２層目のシリコン薄膜の酸化膜又は、
薄膜上の絶縁膜を用いることにある。従来のバル
クシリコンタイプ（第２図）ではトランジスタの
ゲート絶縁膜及び電荷保持用の容量は、全てバル
クシリコンの熱酸化膜を用いていたが、不純物の
ドーピングが第５図ｂに示すゲートセルアライン
方式の場合は容量の一電極となす第２層目のシリ
コン薄膜の下は、高濃度不純物が入らないので、
このままでは容量として不安定となり使用がむず
かしく使おうとするとバルクシリコンの如く、容
量の下電極のみに高濃度不純物をドープする余分
な工程が必要になる。従つて第４図の如く、保持
用の容量を形成する誘電体膜を第２層目のシリコ
ン薄膜上に形成することにより、本発明の目的で
ある工程の簡略化及び、容量の安定化が可能とな
る。

第５図ｃ以降の工程は低温でも高温プロセスで
もほぼ共通である。配線部と第１層目、第２層目
とのコンタクトをとるためのコンタクトホールを
開けて配線と透明駆動電極を兼ねた材料、ネサ
膜、厚さ数100Å以下の金属等をスパツタ又は蒸
着によりつけて、フオトエツチングする。又ネサ
膜等シリコン薄膜に直接コンタクトがむずかしい
場合はAu、Ni−Cr等のコンタクト専用の材料を
コンタクト部に付加する。

本発明の方式により形成されるトランジスタは
バルクシリコン上に形成されたトランジスタに対
し、移動度が低下し、又OFFリークも多いので
使用上支障がないような工夫を要する。

第６図Ａは第１層目のシリコン薄膜を、デポジ
シヨン温度を変えて減圧CVD装置で形成し高温
プロセスにて形成したトランジスタの10Vにおけ
る移動度を表わしている。デポジシヨン温度が
600℃以下になると移動度が急激に改善されるこ
とを実験により見出した。従つて移動度を改善し
応答を確実にするためには減圧CVD装置により
600℃以下で第１層目のシリコン薄膜を形成する
とよい。

第７図はトランジスタの10VにおけるOFFリー
ク電流ILを第１層目のシリコン薄膜の膜厚を変
えてブロフトしたものである。発明者は実験によ
り、3700Å以下の膜厚で、使用に問題ないリーク
電流500PA以下になることがわかつた。

高温プロセスのみでなく、特に低温プロセスで
は移動度の低下が激しい。このためのもう１つの
改善手段はレーザや電子ビームにより基板に影響
を与えないように局部的に第１層目のシリコン薄
膜を高温アニールすることが考えられる。第６図
Ｂは前述のようなＡと同様に形成したシリコン薄
膜に更にパルス当り0.12mJのＱスイツチによる
レーザービームを照明して得られてトランジスタ
の移動度であり、更に改善されていることがわか
る。又500°〜540℃で高融点ガラス上にデポジシ
ヨンしてた後に同様の条件でレーザアニールして
得られた低温プロセスによるトランジスタの移動
度は、第６図Ｂのカーブとほぼ一致した。このこ
とから、レーザビーム、電子ビーム等による局部
アニールは、低温プロセスでも高温プロセスでも
有効であることがわかる。

第８図にセルの他の構造例を示す。Ａは平面図
であつてアドレス線５０はデータ線５１、駆動電
極及びコンデンサの電極５２をソース・ドレイン
とするトランジスタのチヤネル５４のゲートにな
つている。又GNDライン５３はアドレス線５０
と同時に構成され電極５２との間に容量を構成し
ている。

第８図ＢはＡのAB線での断面を示すものであ
り、製造プロセスの一例をあげて高温プロセスと
して説明すると、石英等の高融点ガラス基板５７
にシリコン薄膜としてポリシリコンを約3000Å成
長させる。但し場合によつては密着性をよくする
ため、うすいSiO₂をあらかじめ形成することも
ある。更にフオトエツチによりゲート５１とコン
デンサ電極５３を形成した後に熱酸化により約
1500ÅのSiO₂膜５５をゲート絶縁膜及びコンデ
ンサの誘電体膜として成長させる。その後２層目
のポリシリコンをつけてフオトエツチによりパタ
ーンを形成後レジストマスクによりチヤネル部５
４以外にＰイオンを打ち込んでソースドレイン電
極及びデータ線の配線部、コンデンサの第１電極
５２を兼ねた液晶の駆動電極を形成する。このま
まではトランジスタの性能（シキイ値、コンダク
タンス）が不十分であるので、特にチヤネル部５
４に局部的、又は基板全体を均一に、レーザーを
照射しポリシリコンを短時間のうちに溶接、凝固
させてグレインを成長することによつて、性能の
改良を行なう。これはいわゆるレーザアニールと
言われているものである。

第９図は本発明の他の例として通常のガラス基
板上にセルを構成した低温プロセルにより断面を
示す。ガラス基板７０上にスパツタ又はプラズマ
CVD法等の低温での膜生成法によりシリコン膜
を作成し、全面にＰイオン又はＢイオンを打込
む。次にフオトエツチングによりゲート７３とコ
ンデンサ電極７２を形成する。更に絶縁膜７４を
形成する。これもやはり低温成長によるSiO₂等
を用いる。更にさらに、トランジスタのソースド
レイン及びチヤンネル領域７８及びコンデンサの
第２電極７５を形成するための二層目のシリコン
薄膜を形成する。このポリシリコンは全くドープ
しないか、又はシキイ値をエンハンスメントにす
るだけに十分な量のＢイオンを打込む。その後レ
ーザビームを局部的又は全体に照射しアニールを
する。レーザビームは一部は１層目のシリコンに
吸収されるが、ガラス基板７０は透過する。従つ
て１層目のシリコン中のイオン打込みされた不純
物の活性化、２層目のポリシリコンのグレインの
成長（特にチヤネル部７８）が行なわれるべく適
当なビームのエネルギー適当な時間パルスレーザ
であればパルス間隔、CWレーザでは走査スピー
ドに依存）で処理すると、ガラス基板には影響が
殆んどない範囲でアニールが可能である。この方
式の特徴はレーザアニールにより、従来のアニー
ルに対しガラス基板に与える影響を非常に少なく
できるのでコストの安いガラスを用いることがで
きること、レーザのアニールは不純物の活性化と
共に、チヤネル部のシリコン膜のグレインを成長
させて、トランジスタの特性（特に移動度）を改
良することが同時にできることにある。

その後Alをつけてフオトエツチングしてソー
スドレイン電極７６，７７を形成する。Alとシ
リコンはこのままではコンタクトがとれにくいの
でこの後多少熱処理をするか、弱いレーザービー
ムを照射すればよい。

第８図に示した構造は、勿論低温プロセスでも
実現可能である。この構造の特徴は第４図とは逆
にトランジスタのゲートを第１層目のシリコン薄
膜、チヤネルを第２層目のシリコン薄膜を用いて
いることにあり、この結果両方のシリコン薄膜に
任意に高濃度拡散が可能となり、第１層目のシリ
コン薄膜を酸化して得られるゲート酸化膜又は第
１層目のシリコン膜上のゲート絶縁膜を、電荷保
持用の容量を形成する誘電体膜が使用でき、酸化
膜を形成する工程が一工程で良いことである。も
う一つの特徴は第４図の如く配線材料を新たに設
けなくても、第１層目のシリコン膜がアドレス線
とGNDライン、第２層目のシリコン膜がデータ
線配線となり、第４図の構成例に対し配線材料を
デポジシヨンし、フオトエツチングする工程が省
略でき、更に工程が簡単になる。又この方式は液
晶の透明駆動電極としてシリコン膜を用いるもの
で、シリコン膜も3000Å以下になると十分透明に
近いことから、効果が大きい。

第１０図は本発明のマトリツクス基板を用いた
液晶デイスプレイ装置の簡単な断面を示す。透明
駆動電極６７をのせた透明基板６５とネサ膜より
なる共通電極６９をのせたガラス６６に液晶体６
８をはさむ。更に偏光板６２，６３でサンドイツ
チした後下側に反射板６４をつける。こうすると
上から入射した光は電極６７をほとんど経過し、
反射板６４で反射し、人体の目に感知される。こ
の方式は通常のFEツイスト・ネマテイツク
（TN）方式タイプの液晶が使えるので、コント
ラストが高く、同時に視角も広い。第４図、第８
図、第９図で示した具体例は透明基板上に透明な
液晶駆動電極を用いるが、これは第２図に示す従
来のバルクシリコンタイプでは基板の不透明性に
より液晶の中でも最もコントラストの高いFEタ
イプ（TN方式）の液晶が使えない重大な欠点が
あつたが、本発明の具体例の方式によればバルク
シリコンタイプよりコントラストが飛躍的に向上
するという大きな利点がある。もつとも本発明の
構造例において、不透明基板又は不透明駆動電極
を用いても、従来のバルクシリコンでやられてい
るＧ−Ｈタイプ、DSMタイプの液晶を使えばコ
ントラストの向上は余りないが、工程の簡略化、
工程歩留りの向上、光入射によるリークに起因す
る表示像の消滅を防ぐという目的は果たせる。

本発明の如くガラスや石英等の基板を用いると
従来のバルクシリコンを液晶の片側電極としてい
たパネルの構造に対し、パネルの組立てが容易に
なる。従来は第１０図において透明基板６５の代
りにシリコンウエハである。シリコンウエハは単
結晶であるので、組立て時の圧力に対してへき開
面にそつて簡単に割れてしまう。又シリコンウエ
ハは熱工程を通すとソリが大きくなり、液晶体６
８の厚みが5μｍ〜15μｍに対し、ソリは10μｍ以
上になることが多く、液晶体の厚みを一定にする
のは組立てがむずかしくなる。

又液晶体をシールする際高温がかかるが、上の
ガラス６６と熱膨張率が異なるので、シールが完
全にいかない。一方、下電極の基板として本発明
の如くガラス、もしくはガラスに近いものである
とこれらの問題はことごとく解消し、通常の液晶
パネルと同様、組立てはスムーズに歩留りよく製
造できる。

本発明におけるデータ保持容量はある一定の期
間そのセル部分の表示データを保持するのに用い
られ、例えばテレビ画像の場合約16ｍsecである。
もしシリコン薄膜トランジスタのリーク電流が
10Vで100PA以下ならば、この保持用コンデンサ
の容量は0.5PF〜1PF必要となる。もし液晶体の
比誘電率の高いもの特に10以上のもので、液晶体
の厚みを10μｍ以下にすると、液晶体を誘電体と
する容量が0.5PF以上となり、電荷保持用コンデ
ンサがいらなくなる。すると第３図の上では
GNDラインと容量１８を省略でき、実効的な液
晶駆動面積が増加し、コントラストが改善できる
と共に、余分な素子がなくなり歩留向上につなが
る。この時データ線Ｙのサンプルホールド容量は
データ線とアドレス線の交又する部分の奇生容量
２２が主となる。

本発明により構成されるトランジスタは、アク
テイブマトリツクス用の外部駆動回路、即ちシフ
トレジスタやサンプルホールド回路を同一基板内
に作り込むことを可能にする。

第１１図は本発明で用いるゲート線側の駆動回
路の一例である。シフトレジスタセル８０は４つ
のトランジスタ８１〜８４と１つのブーストラツ
プ容量８５より構成される。クロツクはφ₁とφ₂
の２相でありスタートパルスSP入力により“１”
電位がクロツクに同期して転送してゆく。各シフ
トレジスタの出力D₁〜Dmがゲート線に入力され
て、この結果第１２図に示す如く、順次各ゲート
線を選択してゆく。シフトレジスタ入力には入力
トランスフアゲートトランジスタ８１を用いて、
T₁〜TNに一担蓄えてからブートストラツプ容量
により、D₁〜Dmに“１”を書き込む。もしこの
トランスフアゲートを用いないと、D₁とT₂，D₂
とT₃……と短絡され、ブートストラツプ容量を
ゲート線容量CGiよりずつと大きくする必要があ
り、パターンが大きくなつて、歩留りを低下させ
る。又D₁〜Dmの“１”に書き込まれた後“０”
に放電するためにはトランジスタ８４にT₃を接
続するのみでよいが、このシフトレジスタが低周
波で動作する場合、わずかのリークに対しても動
作不良となるので、歩留りを向上させ、動作を安
定化させるために電位固定トランジスタ８３を追
加して、クロツクの半周期毎に“０”レベルにリ
フレツシユしてやる。

第１３図は本発明によるデータ線側の駆動回路
の一例である。シフトレジスタセル８６はブート
ストラツプ容量８８と動作に必要なトランジスタ
８９，９１と後述するシフトレジスタ選択のため
のリセツトトランジスタ９０により構成され、初
段へは入力ゲート８７を介してスタートパルス
SPを印加する。又各シフトレジスタ出力S₁〜Sm
はサンプルホールドトランジスタH₁〜Hmに入
力され、走査信号に同期してビデオ入力V.S.（映
像信号又はデータ書き込み信号）をデータ線に寄
生する容量CD₁〜CDmにサンプルホールドさせ
る。データ線側駆動回路は一走査線内で全ての処
理を行うため高速であり、リーク電流の考慮は余
りしなくてよいが、逆に高速動作を確保すること
と、高速のために増大する消費電力を押えること
を考慮する必要がある。

このシフトレジスタはｍビツト中１ビツトしか
“１”になつていないのでクロツク以外での電力
消費は少ない。又サンプル・ホールドトランジス
タH₁〜Hmはかなりの高速スイツチングが要求
されるが、そのゲート入力にはブートストラツプ
動作により、第１４図に示す如くクロツク信号の
２倍近い振幅で印加されるので、非常に高速でス
イツチングできるという利点がある。

第１５図はこれらを実際にアクテイブ・マトリ
ツク基板に配置した場合を示している。データ側
シフトレジスタ９０，９１と及び最終段の帰還信
号を形成するダミーセル９４，９５とサンプルホ
ールド用トランジスタH₁〜Hmがあり上下対照
に配列される。又ゲート側シフトレジスタ９２，
９３とダミー９６，９７は左右対照に配列され
る。本来周辺回路は両側対照でなく、片方のみで
よいが、歩留を考慮してシフトレジスタ列を複数
用意する。当然４列でも、８列でもよいが、ここ
では２列の例を示す。

第１５図に示した駆動回路を本発明の如くシリ
コン薄膜を用いたトランジスタで形成することに
より次の利点がある。まず特にデータ線側はクロ
ツク周波数が数ＭHzと高いのでシフトレジスタの
内部消費電力よりクロツクラインの寄生容量で消
費する分が大きい。特にバルクシリコンではクロ
ツクラインの配線容量と、基板との接合容量が
100PF以上もありクロツクのスピードを低下さ
せ、10ｍＡ以上の電力消費となる。ところが本発
明の如く絶縁性基板上ではこの寄生容量が数PF
であり、消費電力を極端に低減化できると共に、
スピードも向上する。次にバルクシリコンでは例
えば第１１図のトランジスタ８２のソース電位が
上がるとバツクゲート効果によりシキイ値が上昇
してしまう。この結果必要な信号電圧を得るため
にはトランジスタ８２のゲートT₁の電圧を高く
する必要があり、結局クロツクの信号レベルを大
きくするか、ブートストラツプ容量８５の面積を
かなり大きくする。ところが、本発明の構造では
トランジスタのサブストレートがフローテイング
となり、従つてバツクゲート効果はなく従つて、
クロツク振幅は小さくてよいので消費電力が下が
り又ブートストラツプ容量は小さくてよく、小面
積で実現できる。本発明の周辺駆動回路における
ブートストラツプ容量は電荷保持用コンデンサと
異なり、基本的にはトランジスタを形成するゲー
トとチヤネル間の絶縁膜を用いる。これはブート
ストラツプ容量は上電極であるゲート電圧により
電極間容量が可変である必要があり、そのため容
量の下電極は低濃度、又はノンドーブのシリコン
膜とする。

このように絶縁性基板上にシリコン薄膜を用い
てアクテイブマトリツクスのセル部と、周辺駆動
部を同時に形成すると結線が楽になり、全体のコ
ストが下げられる。又周辺駆動回路は第１１図、
１３図の如く非反転型のレイシヨレスーシフトレ
ジスタで構成したことと、寄生容量がずつと低く
なることと等考慮すると、全体の消費電力の低減
化が可能であり、同時に歩留り向上、コストの低
減化が実現できる。

本発明は以上述べた如く基板上にシリコントラ
ンジスタとシリコンコンデンサを有するアクテイ
ブマトリツクスを提供するものであり、従来に比
し次の利点がある。

製造プロセスが簡単で、従来のバルクシリコン
タイプでは６回のフオトエツチング工程を必要と
したが、本発明の方式では３回又は４回でよく、
工程コストが安いと共に、バルクシリコンの如く
にＰ−Ｎ接合断面積が非常に少なく従つて接合リ
ークがわずかであり歩留の向上が望める。

又、上方からの入射した光は90％以上通過し、
又シリコン薄膜中のキヤリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク
値は１万ルツクスの下でも10PA以下となり、光
の入射による表示像の消滅は防ぐことができた。

更に透明基板に透明液晶駆動を用いると、最も
コントラストの高いFEタイプの液晶を用いるこ
とができ、画面の明るさも向上し、表示品質を飛
躍的に改善できる。

同時に基板にガラスやそれに準ずる材料を用い
るとパネルの組立が容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工
程が簡単になる。

そして、アクテイブマトリツクスの周辺駆動回
路を塔載した場合は大幅な消費電力の低減化を可
能とする。

上述の如く本発明は、石英又はガラスから成る
一対の基板内に液晶が封入され、該基板上には第
１シリコン薄膜層、該第１シリコン薄膜層上に形
成された第１絶縁膜、該第１絶縁膜上に形成され
た第２シリコン薄膜層を有し、該第１シリコン薄
膜をゲート、該第１絶縁膜をゲート絶縁膜、該第
２シリコン薄膜をソース・ドレイン及びチヤンネ
ル領域としてなる薄膜トランジスタが形成されて
なるようにしたから石英又はガラス基板等の簡易
な基板上に容易に薄膜トランジスタが形成でき、
最もコントラストの高いFEタイプの液晶を用い
た表示装置を提供することができる。

上述の如く本発明は、一対のガラス又は石英基
板内に液晶が封入され、該基板の一方の基板上に
複数の画素電極、及び該画素電極に接続されてな
る薄膜トランジスタが形成されてなる液晶表示装
置において、該基板上には該薄膜トランジスタの
ゲート電極と同一の材料で形成されてなる第一電
極、該薄膜トランジスタのゲート絶縁膜と同一の
誘電体材料でかつ同一の膜厚で形成されてなる絶
縁薄膜、該薄膜トランジスタのチヤンネル領域と
同一のシリコン薄膜で形成されてなる第二電極が
形成され、該第一電極と該第二電極との間に該絶
縁薄膜がサンドイツチ状に挟持されて容量成分が
形成されてなるようにしたから、薄膜トランジス
タと同一のプロセスで容量成分が形成することが
でき、かつゲート絶縁膜と同一で均質かつ極めて
薄い絶縁膜で容量の誘電体成分を形成できるので
高容量で安定した容量を実現できる。さらにこの
ような絶縁膜は良質な膜であるので欠陥の発生が
少なく電荷のリークも少い為確実にデータ信号を
保持できる効果を有する。

【図面の簡単な説明】

第１図は従来のアクテイブマトリツクスに用い
たセルの回路図で第２図はバルクシリコンを用い
たセルの平面図、第３図は本発明のセル図で、第
４図Ａ，Ｂはその実現例の平面図と断面図で、第
５図ａ，ｂ，ｃはその製造プロセスである。第６
図、第７図はシリコン薄膜の特性を示す。第８図
Ａ，Ｂ、第９図は本発明の他の実施例、第１０図
は、本発明のアクテイブマトリツクスパネルに組
立てた際の断面図。第１１図、第１３図、第１５
図は本発明に用いる周辺駆動回路の１例で、第１
２図、第１４図はその動作波形である。１１……コンデンサ３のポリシリコンの上部電
極、１０……ポリシリコンゲート、７，８，９…
…コンタクトホール、１３……Alによる駆動電
極、３０，４０，５１，５３，７２，７３……１
層目のシリコン薄膜、２６，４５，５０，７５…
…２層目のシリコン薄膜、３０，４４，５４，７
８……チヤネル、３３，５７，７０……基板、６
２，６３……偏光板、６４……反射板、６５，６
６……透明基板、６９……ネサ膜、６７……ポリ
シリコン駆動電極、６８……液晶体、７６，７７
……Al、３６，４１，５５，７４……ゲート絶
縁膜、３７，４６……容量用絶縁膜、２５，３１
……透明低抵抗体、８５，８８……ブートストラ
ツプ容量、８９……アクテイブマトリツク、９
０，９１，９２，９３……シフトレジスタ。

Claims

【特許請求の範囲】

１一対のガラス又は石英基板内に液晶が封入さ
れ、該基板の一方の基板上に複数の画素電極、及
び該画素電極に接続されてなる薄膜トランジスタ
が形成されてなる液晶表示装置において、該基板
上には該薄膜トランジスタのゲート電極と同一の
材料で形成されてなる第一電極、該薄膜トランジ
スタのゲート絶縁膜と同一の誘電体材料でかつ同
一の膜厚で形成されてなる絶縁薄膜、該薄膜トラ
ンジスタのチヤンネル領域と同一のシリコン薄膜
で形成されてなる第二電極が形成され、該第一電
極と該第二電極との間に該絶縁薄膜がサンドイツ
チ状に挾持されて容量成分が形成されてなること
を特徴とする液晶表示装置。