JPH07240569A - 回路基板及びそのマーキング検知方法 - Google Patents

回路基板及びそのマーキング検知方法

Info

Publication number
JPH07240569A
JPH07240569A JP5470594A JP5470594A JPH07240569A JP H07240569 A JPH07240569 A JP H07240569A JP 5470594 A JP5470594 A JP 5470594A JP 5470594 A JP5470594 A JP 5470594A JP H07240569 A JPH07240569 A JP H07240569A
Authority
JP
Japan
Prior art keywords
circuit board
marking
insulating
circuit
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5470594A
Other languages
English (en)
Inventor
Tadaharu Yanai
忠晴 柳井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP5470594A priority Critical patent/JPH07240569A/ja
Publication of JPH07240569A publication Critical patent/JPH07240569A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】マーキングが確実に検知できる回路基板とその
マーキング検知方法。 【構成】回路基板は、絶縁基板3の上に電子回路を構成
する回路パターン7が形成され、この回路パターン7を
覆うように絶縁被膜5が形成されている。絶縁基板3上
の回路パターン7が形成されてない部分に、部分的に絶
縁被膜5が形成されていない絶縁被膜非形成部6を設
け、この絶縁被膜非形成部6の絶縁基板3の上に、マー
キング8を設ける。このマーキング8は、前記絶縁被膜
非形成部6が収まる視界を有する光学センサaにより検
知される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁基板の上に電子回
路を構成する回路パターンが形成された回路基板であっ
て、他の回路基板と区別するためのマーキングが施され
た回路基板とそのマーキング検知方法に関する。
【0002】
【従来の技術】回路基板は、アルミナ等の絶縁回路基板
の内部や表面に電子回路を構成する回路パターンを形成
し、この回路パターンの一部を、絶縁保護のためオーバ
ーコートガラス等の絶縁被膜で覆っている。このような
回路基板は、1つずつ製造されることは少なく、通常は
切断線を介して複数の回路基板が縦横に連なった、いわ
ゆる集合回路基板として製作される。その後、集合回路
基板を構成する個々の回路基板の検査が行われた後、そ
の上に回路部品が搭載され、最後に前記切断線に沿って
個々の回路基板が分離され、混成集積回路装置として製
造される。
【0003】例えば、このような集合回路基板につい
て、個々の回路基板の検査を行ったとき、その一部の回
路基板が不良と判定されたとき、その回路基板上が不良
であることを表示するマーキングを施すことが行われて
いる。この場合、各回路基板に隣接して、切断線で切断
されて最終的に除去される回路基板以外の周辺部分、い
わゆる耳部が全ての回路基板に隣接して設けれている集
合回路基板の場合、各回路基板毎に、その耳部にマーキ
ング表示位置を設定し、その位置に黒のフエルトペン等
でマーキングを施すことが行われている。
【0004】一方、端にある回路基板のみが耳部に隣接
しており、中央に配列された回路基板には耳部が隣接し
てない集合回路基板の場合、回路基板の表面にマーキン
グを施すことが行われている。例えば、前記のオーバー
コートガラスからなる絶縁被膜の表面にフエルトペン等
でマーキングをマーキングを施す。その後、自動回路部
品搭載装置で集合回路基板の各回路基板上に回路部品を
搭載するとき、自動回路部品搭載装置に付属する光学セ
ンサにより、前記マーキングを検知し、マーキングが施
されていない回路基板のみに回路部品を搭載する。
【0005】
【発明が解決しようとしている課題】しかしながら、オ
ーバーコートガラスからなる絶縁被膜は、多くの場合暗
色系のものであるため、その上に黒色系のマーキングを
施した場合、マーキングとその背景となる絶縁被膜との
コントラストが小さい。このため、光学センサでこのマ
ーキングを検知しようとして、光学センサで検知される
明暗差のしきい値を低くすると、誤ってマーキング以外
の部分をマーキングと誤検知してしまうことがある。そ
うすると、誤って良品としてマーキングが施されていな
い回路基板に回路部品が搭載されず、不良品が発生す
る。
【0006】また、従来の回路基板では、マーキングが
絶縁被膜の任意の個所に施され、その位置が一定してい
ないため、光学センサでマーキングを捜し難く、これが
誤検知の原因にもなっている。本発明は、このような従
来の課題を解消し、マーキングが確実に検知できる回路
基板とそのマーキング検知方法を提供することを目的と
する。
【0007】
【課題を解決するための手段】すなわち、本発明では、
前記の目的を達成するため、絶縁基板3の所定の位置
に、その素地が露出するような部分を形成し、この露出
した絶縁基板3の素地表面上にマーキング8を施し、こ
のマーキング8を光学センサaで検知することとした。
【0008】すなわち、本発明は、絶縁基板3の上に電
子回路を構成する回路パターン7が形成され、この回路
パターン7を覆うように絶縁被膜5が形成された回路基
板において、前記絶縁基板3上の回路パターン7が形成
されてない部分に、部分的に絶縁被膜5が形成されてい
ない絶縁被膜非形成部6が設けられ、この絶縁被膜非形
成部6の絶縁基板3の上に、マーキング8が設けられて
いることを特徴とする。
【0009】回路基板は、切断線2を介し複数個が縦横
に連なった集合回路基板1として構成され、その集合回
路基板1の各回路基板の何れも同じ位置に前記絶縁被膜
非形成部6が設けられる。そして、絶縁基板3の素地表
面が、白無地である場合、この上に黒色等のマーキング
8を施すと、絶縁基板3の表面とマーキング8との間に
高いコントラストが得られる。このようにして回路基板
上に施されたマーキング8は、前記絶縁被膜非形成部6
が収まる視界を有する光学センサaにより検知される。
【0010】
【作用】前記本発明による回路基板では、回路パターン
7が形成されてない部分に、部分的に絶縁被膜5が形成
されていない絶縁被膜非形成部6が設けられているの
で、この絶縁被膜非形成部6には、回路パターン7と絶
縁被膜5の双方が無く、絶縁基板3の素地表面が外部に
露出している。そして、この絶縁被膜非形成部6の絶縁
基板3の素地表面上に、マーキング8が設けられるの
で、マーキング8と絶縁基板3の素地表面との間で、高
いコントラストが得られる。なお、絶縁被膜非形成部6
は、回路パターン7が形成されてない部分に設けられて
いるので、回路機能にも悪影響を与えない。
【0011】また、前記の絶縁被膜非形成部6を回路基
板1上の所定の位置に設けておくことにより、マーキン
グ8が常に一定の位置に施されることになる。このた
め、光学センサaでマーキング8を捜す必要がなく、光
学センサaの視界を各回路基板に対して常に一定の位置
に置きながら、回路基板上のマーキング8を、確実に検
知できる。これにより、マーキング8の誤検知が無くな
る。
【0012】
【実施例】次に、図面を参照しながら、本発明の実施例
について具体的に説明する。図1、図2に示すように、
集合回路基板1は、絶縁基板3、3…数個分の広さの回
路基板である。絶縁基板3、3…は、例えばアルミナ等
の絶縁性セラミックを主体としたセラミック基板や樹脂
を主体とした樹脂基板等が一般に用いられる。その絶縁
基板3、3…の素地の色は、後述するマーキング8とコ
ントラストをとりやすい、明るめのものがよい。
【0013】複数個分の絶縁基板3、3…が一体となっ
た絶縁基板に、レーザスクライバ等の手段で、個々の絶
縁基板3、3…毎に分離し、さらに耳部4を分離するた
めの切断線2、2…が形成される。また、必要がある場
合は、絶縁基板3、3…上の所定の位置にスルーホール
が形成される。次に、この絶縁基板3の上に所定の回路
パターンに従って回路パターン7が印刷される。これら
の回路パターン7は、導電ペースト、抵抗ペースト、誘
電体ペースト等を用いて、各々のパターンの厚膜印刷用
スクリーンにより所定の順に印刷され、焼き付けられ
る。
【0014】さらに、ガラスペースト等を用いて、前記
回路パターン7の一部を覆うように絶縁被膜5が形成さ
れる。図示の例では、各回路基板の一辺に沿って列んだ
リードランド9の部分およびランド電極を除いて回路パ
ターン7が絶縁被膜5で覆われている。またこのとき、
絶縁基板3上に回路パターン7が形成されていない部分
に、一部絶縁被膜5を設けず、絶縁被膜非形成部6を設
ける。従って、この絶縁被膜非形成部6では、絶縁基板
3の素地が露出している。なお、この絶縁被膜非形成部
6は、各回路基板において、何れも同じ位置に設けられ
ている。図示の絶縁被膜非形成部6は、円形に形成され
ているが、これを矩形等、その他の形状に形成してもよ
い。以上により、切断線2を介して複数の回路基板が縦
横に連なった集合回路基板1が得られる。
【0015】このようにして製作される回路基板3、3
…は、その後前記リードランド9を介して測定器に接続
し、検査される。その結果、或る回路基板3が不良と判
定されたとき、当該回路基板3にフエルトペン等でマー
キング8を施す。このマーキング8は、前記絶縁被膜非
形成部6の中にそれより小さく形成される。従って、マ
ーキング8と絶縁被膜非形成部6の縁との間には、マー
キング8が塗布されていない絶縁基板3の素地部分が残
る。マーキング8は、絶縁基板3の素地に対して高コン
トラストが得られる色を使用する。例えば、絶縁基板3
の素地表面が白系無地であれば、マーキング8は暗色系
の、例えば黒色等を使用して施す。図示の例では、図1
において、左下の回路基板のみにマーキング8が施され
ており、このマーキング8が施された回路基板のみを図
2(a)に示している。
【0016】こうして一部の回路基板にマーキングを施
された集合回路基板1は、自動回路部品搭載装置にかけ
られ、各回路基板の所定の位置に回路部品が搭載され
る。このとき、各回路基板のマーキングの有無を、例え
ば、図2(b)で示すような光学センサaにより検知
し、不良と判定され、マーキング8が施された回路基板
については、回路部品を搭載しない。この光学センサa
は、前記絶縁被膜非形成部6を視野に収めるもので、マ
ーキング8と絶縁被膜非形成部6の絶縁基板3の素地表
面との間のコントラストによりマーキング8を認識し、
検知する。また、前記絶縁被膜非形成部6を各回路基板
の何れも同じ位置に配置してあるため、光学センサaの
視野を、各回路基板の絶縁被膜非形成部6の位置に固定
しておいたままマーキング8を検知することが可能であ
り、マーキング8を捜す必要がない。
【0017】他方、光学センセaによりマーキング8が
検知されなかった回路基板上には、その所定の位置に回
路部品を搭載する。なお、回路部品が搭載される回路基
板の所定の位置には、予めペースト半田等が印刷され、
回路基板上に搭載された回路部品が接着剤で仮固定され
た状態で半田リフロー炉に送られ、搭載された回路部品
が半田付けされる。この回路部品の搭載工程の後、切断
線2に沿って個々の回路基板が分離され、さらにリード
ランド9にリード端子が半田付けされて、混成集積回路
装置が完成する。
【0018】なお、以上の実施例では、マーキング8と
して回路基板の不良の表示を例として説明したが、マー
キング8は、その他にも製品規格表示やロット表示等、
他の回路基板と区別する目的のマーキングであってもよ
いことはもちろんである。
【0019】
【発明の効果】以上説明した通り、本発明によれば、回
路基板上のマーキングが確実に検知できるので、回路基
板の誤判定が無く、回路基板を高い歩留りで能率よく製
造できる。
【図面の簡単な説明】
【図1】本発明の実施例による回路基板の平面図であ
る。
【図2】同実施例による回路基板の要部平面図とそのA
−A線拡大断面図である。
【符号の説明】
3 絶縁基板 7 回路パターン 5 絶縁被膜 6 絶縁被膜非形成部 8 マーキング a 光学センサ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板3の上に電子回路を構成する回
    路パターン7が形成され、この回路パターン7を覆うよ
    うに絶縁被膜5が形成された回路基板において、前記絶
    縁基板3上の回路パターン7が形成されてない部分に、
    部分的に絶縁被膜5が形成されていない絶縁被膜非形成
    部6が設けられ、この絶縁被膜非形成部6の絶縁基板3
    の上に、マーキング8が設けられていることを特徴とす
    る回路基板。
  2. 【請求項2】 前記請求項1において、切断線2を介し
    て回路基板が縦横に複数個連なった集合回路基板1が構
    成され、その集合回路基板1の各回路基板の何れも同じ
    位置に絶縁被膜非形成部6が設けられていることを特徴
    とする回路基板。
  3. 【請求項3】 前記請求項1または2において、絶縁基
    板3の表面とマーキングとの間にコントラストがあるこ
    とを特徴とする回路基板。
  4. 【請求項4】 絶縁基板3の上に電子回路を構成する回
    路パターン7が形成され、この回路パターン7を覆うよ
    うに絶縁被膜5が形成された回路基板であって、前記絶
    縁基板3上の回路パターン7が形成されてない部分に、
    部分的に絶縁被膜5が形成されていない絶縁被膜非形成
    部6が設けられている回路基板を用意し、前記絶縁被膜
    非形成部6の絶縁基板3の素地表面上にマーキング8を
    設け、この絶縁被膜非形成部6が収まる視界を有する光
    学センサaにより、同絶縁被膜非形成部6内のマーキン
    グ8の有無を検知することを特徴とする回路基板のマー
    キング検知方法。
JP5470594A 1994-02-28 1994-02-28 回路基板及びそのマーキング検知方法 Withdrawn JPH07240569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5470594A JPH07240569A (ja) 1994-02-28 1994-02-28 回路基板及びそのマーキング検知方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5470594A JPH07240569A (ja) 1994-02-28 1994-02-28 回路基板及びそのマーキング検知方法

Publications (1)

Publication Number Publication Date
JPH07240569A true JPH07240569A (ja) 1995-09-12

Family

ID=12978221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5470594A Withdrawn JPH07240569A (ja) 1994-02-28 1994-02-28 回路基板及びそのマーキング検知方法

Country Status (1)

Country Link
JP (1) JPH07240569A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324964A (ja) * 2001-04-24 2002-11-08 Kyocera Corp 多数個取り配線基板
JP2005317571A (ja) * 2004-04-26 2005-11-10 Ngk Spark Plug Co Ltd 部品不良箇所マーキング方法、多数個取り配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324964A (ja) * 2001-04-24 2002-11-08 Kyocera Corp 多数個取り配線基板
JP2005317571A (ja) * 2004-04-26 2005-11-10 Ngk Spark Plug Co Ltd 部品不良箇所マーキング方法、多数個取り配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
TW201417639A (zh) 電路板及其製作方法
JPH07240569A (ja) 回路基板及びそのマーキング検知方法
CN101022700A (zh) 印刷电路板及检测异向性导电膜的方法
CN101309550A (zh) 线路板及应用该线路板的电子装置
JPH11317301A (ja) チップ型部品及びチップ型部品の製造方法
JPH11191668A (ja) 集合基板およびその各分割部分の良否判別方法
JPH02198186A (ja) プリント配線板シールド層検査方法と検査手段
CN103354072B (zh) 显示装置与其检测方法
JPH03119783A (ja) 混成集積回路装置、その製造方法及びその判別方法
JP4108149B2 (ja) 印刷回路基板
JPH09214080A (ja) プリント配線板
JPH0720587Y2 (ja) プリント基板のハンダブリッジ検査シート
JPH04115592A (ja) プリント配線板
JPH05283825A (ja) 認識マーク付きプリント基板
JP2004012201A (ja) 欠陥検査装置及び欠陥検査プログラム
JPH0626000Y2 (ja) プリント配線板
JPS61170090A (ja) 印刷配線板
JPH04355901A (ja) チップ抵抗器
JPH0119396Y2 (ja)
JP2737893B2 (ja) チップ抵抗器
JPH05113409A (ja) 装着後部品位置検査装置
JPS58147037A (ja) 混成集積回路
JPH0390292A (ja) 半田ペースト
JPH04326049A (ja) 半田の外観検査のためのチェックエリアの設定方法
JPH10135626A (ja) プリント基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010508