JPH07240664A - Analog filter - Google Patents

Analog filter

Info

Publication number
JPH07240664A
JPH07240664A JP2867494A JP2867494A JPH07240664A JP H07240664 A JPH07240664 A JP H07240664A JP 2867494 A JP2867494 A JP 2867494A JP 2867494 A JP2867494 A JP 2867494A JP H07240664 A JPH07240664 A JP H07240664A
Authority
JP
Japan
Prior art keywords
voltage
variable
conversion rate
current conversion
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2867494A
Other languages
Japanese (ja)
Other versions
JP3232856B2 (en
Inventor
Isao Tsuyama
功 津山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP02867494A priority Critical patent/JP3232856B2/en
Publication of JPH07240664A publication Critical patent/JPH07240664A/en
Application granted granted Critical
Publication of JP3232856B2 publication Critical patent/JP3232856B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【目的】 アナログフィルタに関し、アナログ信号処理
の様々な形態に対応できる、汎用性の高いアナログフィ
ルタを提供することを目的とする。 【構成】 第2の電圧/電流変換率可変型積分手段の出
力電圧Vout の位相を反転させ入力電圧Vinに加算し、
可変可能な電圧利得により増幅して出力する第1の電圧
利得可変手段200 と、可変可能な電圧/電流変換率によ
り第1の電圧利得可変手段の出力電圧を電流に変換後、
積分して出力する第1の電圧/電流変換率可変型積分手
段300 と、第2の電圧/電流変換率可変型積分手段の出
力電圧Vout の位相を反転させ、第1の電圧/電流変換
率可変型積分手段の出力と加算し、可変可能な電圧利得
により増幅して出力する第2の電圧利得可変手段600
と、可変可能な電圧/電流変換率により該第2の電圧利
得可変手段の出力電圧を電流に変換後、積分して出力す
る第2の電圧/電流変換率可変型積分手段700 とで構成
する。
(57) [Abstract] [Object] With regard to an analog filter, it is an object of the present invention to provide an analog filter having high versatility and capable of supporting various forms of analog signal processing. [Structure] The phase of the output voltage Vout of the second voltage / current conversion rate variable integrating means is inverted and added to the input voltage Vin,
A first voltage gain varying means 200 for amplifying and outputting with a variable voltage gain, and an output voltage of the first voltage gain varying means with a variable voltage / current conversion rate after being converted into a current,
The first voltage / current conversion rate is inverted by inverting the phases of the first voltage / current conversion rate variable integration means 300 for integration and output and the output voltage Vout of the second voltage / current conversion rate variable integration means. Second voltage gain varying means 600 for adding with the output of the variable integrating means and amplifying with a variable voltage gain to output.
And a second voltage / current conversion rate variable type integration means 700 for converting the output voltage of the second voltage gain variable means into a current with a variable voltage / current conversion rate, and integrating and outputting the current. .

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は波形等化などの信号処理
に必須であるところのアナログフィルタに関するもので
ある。通信、情報機器いずれの分野においても、処理す
べき信号の速度は増加の一途をたどり、まだまだディジ
タル処理では対応しきれないところがある。そこで、ア
ナログにおいていかにうまく信号処理を行うことができ
るかが、装置性能の決め手になっていると言っても過言
ではない。本発明は、アナログ信号処理の様々な形態に
対応できる、汎用性の高いアナログフィルタを提供する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog filter which is essential for signal processing such as waveform equalization. In both the fields of communication and information equipment, the speed of signals to be processed has been increasing, and there are still some areas where digital processing is not sufficient. Therefore, it is no exaggeration to say that how well signal processing can be performed in analog is the decisive factor in device performance. The present invention provides a highly versatile analog filter that can handle various forms of analog signal processing.

【0002】[0002]

【従来の技術】従来のアナログフィルタは、ディスクリ
ート部品によるパッシブフィルタか、もしくはCMOS
技術を応用したスイッチドキャパシタ(SC)フィルタ
が主流であった。前者は高速化には適するが、コイル等
を有するため実装空間を要し、高価であるとともに可変
調整には不可能に近いものがある。後者はIC化が可能
であり広く用いられているが、一般に処理速度が遅く、
また高速なサンプリングクロックを必要とするため、
(雑音の防止のため)他のアナログ回路との分離技術に
一考を要する。
2. Description of the Related Art Conventional analog filters are either passive filters using discrete components or CMOS.
Switched-capacitor (SC) filters, which apply technology, were the mainstream. The former is suitable for speeding up, but since it has a coil and the like, it requires a mounting space, is expensive, and is almost impossible for variable adjustment. The latter can be integrated into an IC and is widely used, but generally has a low processing speed,
Also, because a high-speed sampling clock is required,
(To prevent noise) Consideration should be given to the separation technology from other analog circuits.

【0003】また、図12に示すように、損失をもつ積分
器17、逆相積分器18、逆相増幅器19により構成され、双
2次伝達関数を実現したBIQUAD(バイカッド)回
路がある。特に電圧/電流変換手段を用いたBIQUA
D回路は、スイッチドキャパシタを用いたBIQUAD
回路よりもはるかに高速であり、磁気記録の分野で広く
用いられているが、あくまで特定用途向けである。
Further, as shown in FIG. 12, there is a BIQUAD circuit which is composed of an integrator 17 having a loss, an anti-phase integrator 18, and an anti-phase amplifier 19 and realizes a biquadratic transfer function. In particular BIQUA using voltage / current conversion means
The D circuit is BIQUAD using a switched capacitor.
It is much faster than circuits and is widely used in the field of magnetic recording, but it is only for specific applications.

【0004】[0004]

【発明が解決しようとする課題】前述したように従来の
BIQUAD回路によるアナログフィルタはあくまで特
定用途向けであった。
As described above, the conventional analog filter using the BIQUAD circuit is only for a specific purpose.

【0005】したがって本発明は、アナログ信号処理の
様々な形態に対応できる、汎用性の高いアナログフィル
タを提供することを目的とする。
Therefore, an object of the present invention is to provide a versatile analog filter which can deal with various forms of analog signal processing.

【0006】[0006]

【課題を解決するための手段】上記問題点は図1に示す
回路の構成によって解決される。即ち図1において、 (請求項1) BIQUAD(バイカッド)回路を使用
するアナログフィルタであって、該BIQUAD回路
を、後述する第2の電圧/電流変換率可変型積分手段の
出力からフィードバックされた電圧Vout の位相を反転
させ入力電圧Vinに加算し、加算値を可変可能な電圧利
得により増幅して出力する第1の電圧利得可変手段200
と、可変可能な電圧/電流変換率により該第1の電圧利
得可変手段の出力電圧を電流に変換後、積分して出力す
る第1の電圧/電流変換率可変型積分手段300 と、該第
2の電圧/電流変換率可変型積分手段の出力からフィー
ドバックされた電圧Vout の位相を反転させ、該第1の
電圧/電流変換率可変型積分手段の出力と加算し、加算
値を可変可能な電圧利得により増幅して出力する第2の
電圧利得可変手段600 と、可変可能な電圧/電流変換率
により該第2の電圧利得可変手段の出力電圧を電流に変
換後、積分して出力する第2の電圧/電流変換率可変型
積分手段700 とで構成する。
The above problems can be solved by the circuit configuration shown in FIG. That is, in FIG. 1, (claim 1) is an analog filter using a BIQUAD circuit, wherein the BIQUAD circuit is fed back from a voltage fed back from an output of a second voltage / current conversion factor variable type integrating means described later. The first voltage gain varying means 200 which inverts the phase of Vout, adds it to the input voltage Vin, amplifies the added value with a variable voltage gain, and outputs it.
A first voltage / current conversion rate variable integrating means 300 for converting the output voltage of the first voltage gain variable means into a current with a variable voltage / current conversion rate, and integrating and outputting the current; The phase of the voltage Vout fed back from the output of the second voltage / current conversion rate variable integrating means is inverted and added to the output of the first voltage / current conversion rate variable integrating means, and the added value can be changed. The second voltage gain variable means 600 for amplifying and outputting by the voltage gain, and the second voltage gain varying means for converting the output voltage of the second voltage gain variable means into a current by the variable voltage / current conversion rate, and then integrating and outputting. The second voltage / current conversion rate variable type integration means 700.

【0007】(請求項2) 前記第1の電圧/電流変換
率可変型積分手段および第2の電圧/電流変換率可変型
積分手段を、それぞれコンデンサと抵抗と演算増幅器と
からなる積分手段で置き換えた構成とする。
(Claim 2) The first voltage / current conversion rate variable type integrating means and the second voltage / current conversion rate variable type integrating means are replaced by integrating means each comprising a capacitor, a resistor and an operational amplifier. It has a different configuration.

【0008】(請求項3) 請求項1記載のアナログフ
ィルタにおいて、前記第1の電圧利得可変手段への入力
電圧を分岐して入力し、可変可能な電圧利得Kにより増
幅して正および負の信号を出力する第3の電圧利得可変
手段400と、外部からの切替え信号により該第3の電圧
利得可変手段の出力のうち一方を選択出力するスイッチ
手段500 とを設け、該スイッチ手段により選択された該
第3の電圧利得可変手段の出力を前記第2の電圧/電流
変換率可変型積分手段の出力に加算する構成とする。
(Claim 3) In the analog filter according to claim 1, the input voltage to the first voltage gain varying means is branched and input, and amplified by a variable voltage gain K to obtain a positive and negative voltage. A third voltage gain varying means 400 for outputting a signal and a switch means 500 for selectively outputting one of the outputs of the third voltage gain varying means according to a switching signal from the outside are provided, and are selected by the switch means. Further, the output of the third voltage gain varying means is added to the output of the second voltage / current conversion rate varying integrating means.

【0009】(請求項4) 前記請求項1に記載のBI
QUAD回路と前記請求項3に記載の第3の電圧利得可
変手段、及びスイッチ手段とで構成されるアナログフィ
ルタを2個並列にして差動動作させるように構成する。
(Claim 4) The BI according to claim 1
Two analog filters each composed of a QUAD circuit, the third voltage gain varying means according to the third aspect, and a switch means are arranged in parallel for differential operation.

【0010】[0010]

【作用】図1において、第1の電圧利得可変手段への入
力電圧をVin、第1、第2、及び第3の電圧利得可変手
段の利得をそれぞれG1 、G2 、K、第1及び第2の電
圧/電流変換率可変型積分手段の変換率をそれぞれgm
1 、gm2 、第1及び第2の電圧/電流変換率可変型積
分手段の積分用の容量をC、第2の電圧/電流変換率可
変型積分手段の出力電圧をVout とすると、第2の電圧
/電流変換率可変型積分手段の出力は、
In FIG. 1, the input voltage to the first voltage gain varying means is Vin, the gains of the first, second and third voltage gain varying means are G 1 , G 2 , K, 1st and 3rd, respectively. The conversion rates of the second voltage / current conversion rate variable type integrating means are respectively set to gm.
1 , gm 2 , C is the capacity for integration of the first and second variable voltage / current conversion rate variable integration means, and Vout is the output voltage of the second voltage / current conversion rate variable integration means. The output of the voltage-to-current conversion rate variable integrating means of

【0011】[0011]

【数1】 [Equation 1]

【0012】となり、Vin、Vout でそれぞれまとめる
と、
[0012] When summarized by Vin and Vout respectively,

【0013】[0013]

【数2】 [Equation 2]

【0014】となる。したがって伝達関数T(S)は、[0014] Therefore, the transfer function T (S) is

【0015】[0015]

【数3】 [Equation 3]

【0016】と求められる。ここで、S=jω、ω=2
πf、fは周波数である。上式の分子多項式のKが+の
とき、帯域阻止型、−のとき高域強調型、またK=0の
とき低域通過型となり、それぞれスイッチ手段の切り替
え状態によって決められる。この結果、アナログ信号処
理の様々な形態に対応することができる。
Is required. Here, S = jω, ω = 2
πf and f are frequencies. When K of the numerator polynomial in the above equation is +, it is a band stop type, when it is −, it is a high-frequency emphasis type, and when K = 0, it is a low-pass type, and each is determined by the switching state of the switch means. As a result, various forms of analog signal processing can be accommodated.

【0017】さらに、第1および第2の電圧/電流変換
率可変型積分手段と第1、第2および第3の電圧利得可
変手段を用い、電圧/電流変換率および電圧利得を任意
に可変することにより、フィルタの伝達関数を自由に作
りだすことができ、これまで以上に広い調整範囲を確保
することが可能となる。
Further, the voltage / current conversion rate and the voltage gain are arbitrarily changed by using the first and second voltage / current conversion rate variable type integration means and the first, second and third voltage gain variable means. As a result, the transfer function of the filter can be freely created, and a wider adjustment range than before can be secured.

【0018】[0018]

【実施例】図2は本発明の実施例のBIQUAD回路の
構成図である。同図において、2-1 、2-2 、4-1 、4-2
、6-1、6-2 は電圧増幅器、3-1 、3-2 、7-1 、7-2は
電圧/電流変換器、1、8はバッファ、5-1 、5-2はス
イッチであり、電圧増幅器2-1 、6-1と電圧/電流変換
器3-1 、7-1及びコンデンサCで構成される回路で一つ
のBIQUAD回路9を構成し、電圧増幅器2-2 、6-2
と電圧/電流変換器3-2 、7-2 及びコンデンサCで構成
される回路でもう一つのBIQUAD回路10を構成して
いる。そして、これら2個のBIQUAD回路9、10が
差動で動作する構成になっている。
2 is a block diagram of a BIQUAD circuit according to an embodiment of the present invention. In the figure, 2-1, 2-2, 4-1, 4-2
, 6-1 and 6-2 are voltage amplifiers, 3-1, 3-2, 7-1 and 7-2 are voltage / current converters, 1 and 8 are buffers, 5-1 and 5-2 are switches. Yes, one BIQUAD circuit 9 is composed of a circuit composed of the voltage amplifiers 2-1, 6-1 and the voltage / current converters 3-1, 7-1 and the capacitor C, and the voltage amplifiers 2-2, 6- 2
Another BIQUAD circuit 10 is composed of a circuit composed of the voltage / current converters 3-2 and 7-2 and the capacitor C. The two BIQUAD circuits 9 and 10 are operated differentially.

【0019】まず上記BIQUAD回路の伝達関数を求
める。電圧増幅器2-1 の+入力電圧をVin、電圧/電流
変換器7-1の出力電圧をVout、電圧増幅器2-1 の利得を
a 、電圧/電流変換器3-1のコンダクタンスをg
a 、電圧増幅器6-1 の利得をGb 、電圧/電流変換器
7-1のコンダクタンスをgmb とすると、
First, the transfer function of the BIQUAD circuit is obtained. The + input voltage of the voltage amplifier 2-1 is Vin, the output voltage of the voltage / current converter 7-1 is Vout, the gain of the voltage amplifier 2-1 is G a , and the conductance of the voltage / current converter 3-1 is g.
m a , the gain of the voltage amplifier 6-1 is G b , the voltage / current converter
The conductance of the 7-1 and the gm b,

【0020】[0020]

【数4】 [Equation 4]

【0021】となる。Vin、Vout でそれぞれまとめる
と、
[0021] Summing up with Vin and Vout respectively,

【0022】[0022]

【数5】 [Equation 5]

【0023】したがって伝達関数T(S)は(2)式か
Therefore, the transfer function T (S) is calculated from the equation (2).

【0024】[0024]

【数6】 [Equation 6]

【0025】と求められる。ここで、S=jωであり、
ω=2πf、fは周波数である。(3)式より、アクテ
ィブフィルタのパラメータωo (共振角周波数)および
Q(選択度)はそれぞれ次式で与えられる。
Is required. Where S = jω,
ω = 2πf, f is the frequency. From the equation (3), the parameters ω o (resonance angular frequency) and Q (selectivity) of the active filter are respectively given by the following equations.

【0026】[0026]

【数7】 [Equation 7]

【0027】(3)式において、分子多項式のKの符号
が+のとき帯域阻止型、−のとき高域強調型、またK=
0のとき低域通過型となり、それぞれスイッチ5-1 、5-
2の切り替え状態によって決められる。帯域阻止型およ
び高域強調型の場合のT(jω)の周波数特性をそれぞ
れ図3の(a) および(b)に示す。同図において、ωn、ω
b は共振角周波数、Qb は高域強調型の場合の選択度を
表す。
In equation (3), when the sign of K in the numerator polynomial is +, it is a band stop type, when it is −, it is a high-frequency emphasis type, and K =
When it is 0, it becomes a low pass type, and switches 5-1 and 5- respectively.
Determined by the switching state of 2. The frequency characteristics of T (jω) for the band rejection type and the high-frequency emphasis type are shown in FIGS. 3 (a) and 3 (b), respectively. In the figure, ω n , ω
b is the resonance angular frequency, Q b represents the selectivity in the case of high-tone-emphasized.

【0028】まず、必要なQ値を得るために、gmの
比、Gの比を決め、しかる後ωo の絶対値を合わせるこ
とにより、伝達関数を任意に操作できる。尚、BIQU
AD回路には図4に示す(1)及び(2)の2つのタイプが考
えられるが、ここで各タイプのS/N(信号/雑音比)
について検討する。各タイプの回路において、通過帯域
内においてコンデンサの値を無視できると仮定すると、
電圧/電流変換器は高利得Aの電圧増幅器であると考え
ることができ、BIQUAD回路の各タイプはそれぞれ
図5に示すモデルで表すことができる。
First, in order to obtain the required Q value, the ratio of gm and the ratio of G are determined, and then the absolute value of ω o is adjusted, whereby the transfer function can be manipulated arbitrarily. BIQU
There are two types of AD circuits (1) and (2) shown in Fig. 4. Here, the S / N (signal / noise ratio) of each type is considered.
Consider. Assuming that in each type of circuit, the value of the capacitor can be ignored in the passband,
The voltage / current converter can be thought of as a high gain A voltage amplifier, and each type of BIQUAD circuit can be represented by the model shown in FIG.

【0029】図5において、タイプ(1) について、各電
圧/電流変換器の入力部に雑音na、nb が混入したと
仮定した場合の、出力Vout におけるS/Nを求める。
In FIG. 5, for the type (1), the S / N at the output Vout is calculated, assuming that noises n a and n b are mixed in the input part of each voltage / current converter.

【0030】[0030]

【数8】 [Equation 8]

【0031】となり、Va 、Vb を消去してVout につ
いてまとめると、
Therefore, when Va and Vb are erased and Vout is summarized,

【0032】[0032]

【数9】 [Equation 9]

【0033】となる。A≧1であるから、Vout は次式
のようになる。
It becomes Since A ≧ 1, Vout is given by the following equation.

【0034】[0034]

【数10】 [Equation 10]

【0035】したがってタイプ(1)の、出力におけるS
/Nは次式のようになる。
Therefore, S at the output of type (1)
/ N is given by the following equation.

【0036】[0036]

【数11】 [Equation 11]

【0037】タイプ(2)のBIQUAD回路についても
同様にして求めることができ、以下の式が成り立つ。
The BIQUAD circuit of the type (2) can be obtained in the same manner, and the following equation holds.

【0038】[0038]

【数12】 [Equation 12]

【0039】となり、Va 、Vb を消去してVout につ
いてまとめると、
Thus, if Va and Vb are erased and Vout is summarized,

【0040】[0040]

【数13】 [Equation 13]

【0041】となる。A≧1であるから、Vout は次式
のようになる。
It becomes Since A ≧ 1, Vout is given by the following equation.

【0042】[0042]

【数14】 [Numerical equation 14]

【0043】したがってタイプ(2)の、出力におけるS
/Nは次式のようになる。
Therefore, S at the output of type (2)
/ N is given by the following equation.

【0044】[0044]

【数15】 [Equation 15]

【0045】(11)式と(17)式とを比較して分かるよ
うに、タイプ(2)の方は後段の入力に混入されたノイズ
成分nb が、電圧/電流変換器の電圧利得分だけ抑圧さ
れている。このことからBIQUAD回路の雑音特性に
ついては、タイプ(1)よりもタイプ(2)の方が優れている
と言える。前述した図2に示す本発明の実施例では以上
の結果を使用した。
As can be seen by comparing equations (11) and (17), in the case of type (2), the noise component n b mixed in the input of the latter stage is the voltage gain component of the voltage / current converter. It is just suppressed. From this, it can be said that the type (2) is superior to the type (1) in the noise characteristic of the BIQUAD circuit. The above results were used in the embodiment of the present invention shown in FIG.

【0046】図6は図2の電圧/電流変換器3-1(3-2)、
7-1(7-2)の代わりにそれぞれ演算増幅器11、12を用いた
場合のBIQUAD回路の実施例の構成図である。この
場合、可変パラメータは電圧増幅器2、6の利得
(Ga 、Gb )だけとなり、回路もT(S)の分子のS
の部分が0の全極型となって、速度も演算増幅器を使用
しているため図2の場合に比べて劣るが、例えば抵抗R
をCMOSを使用したスイッチトキャパシタに置き換え
れば、図2におけるgma 、gmb を可変するのと同様
の効果が期待できる。
FIG. 6 shows the voltage / current converter 3-1 (3-2) of FIG.
It is a block diagram of the Example of the BIQUAD circuit when using operational amplifiers 11 and 12 instead of 7-1 (7-2), respectively. In this case, the variable parameter becomes only the gain of the voltage amplifier 2,6 (G a, G b) , the circuit also molecules of T (S) S
2 is an all-pole type with 0, and the speed is inferior to the case of FIG. 2 because an operational amplifier is used.
The be replaced with switched capacitor using the CMOS, the same effect can be expected as to vary the gm a, gm b in FIG.

【0047】図7は本発明の実施例のアナログフィルタ
全体の回路構成図である。同図に示すように、図2に示
すBIQUAD回路を複数個縦続に接続することにより
フィルタのカットオフ特性を急峻なものとすることがで
き、用途に応じて任意に個数を選択できる。また、使用
しないBIQUAD回路は電源供給をオフさせることに
より、省エネ化を図ることもできる。
FIG. 7 is a circuit diagram of the entire analog filter of the embodiment of the present invention. As shown in the figure, by connecting a plurality of BIQUAD circuits shown in FIG. 2 in cascade, the cutoff characteristic of the filter can be made sharp, and the number can be arbitrarily selected according to the application. Further, it is possible to save energy by turning off the power supply to the unused BIQUAD circuit.

【0048】図8は実施例におけるK値設定回路の構成
図である。K値設定回路は、Kの基準値を決めるための
アナログの差動増幅器14と、Kの可変部分を決める2個
の差動増幅器からなる回路15と、該2個の差動増幅器の
いずれかを選択するためのスイッチ回路16とで構成され
る。
FIG. 8 is a block diagram of the K value setting circuit in the embodiment. The K value setting circuit includes an analog differential amplifier 14 for determining a reference value of K, a circuit 15 including two differential amplifiers for determining a variable portion of K, and one of the two differential amplifiers. And a switch circuit 16 for selecting.

【0049】前段の差動増幅器14の電圧利得G1は、負
荷としてのダイオードDの内部抵抗をrerefとすると
The voltage gain G1 of the differential amplifier 14 at the preceding stage is defined as the internal resistance of the diode D as a load is reref.

【0050】[0050]

【数16】 [Equation 16]

【0051】後段の回路15の差動増幅器の利得G2は、
エミッタ結合トランジスタの内部抵抗をrevarとする
と、
The gain G2 of the differential amplifier of the circuit 15 in the subsequent stage is
If the internal resistance of the emitter-coupled transistor is r evar ,

【0052】[0052]

【数17】 [Numerical formula 17]

【0053】となる。(18)、(19)式から全体の利得
G、即ち|K|は
It becomes From equations (18) and (19), the total gain G, that is | K |

【0054】[0054]

【数18】 [Equation 18]

【0055】となる。ここに、kはボルツマン定数、T
は絶対温度、qは電子の電荷、IKrefは基準電流、I
Kvarは可変電流である。Kの符号はSWの切り換えによ
り選択できる。
It becomes Where k is Boltzmann's constant, T
Is absolute temperature, q is electron charge, I Kref is reference current, I
Kvar is a variable current. The sign of K can be selected by switching SW.

【0056】図9は実施例における電圧利得可変回路の
構成図である。図9の回路構成は基本的には前述した図
8の回路構成と同じであるが、図9には図8のスイッチ
回路16が存在しない。前述したと同様にして図9の回路
の利得Gは次式で与えられる。
FIG. 9 is a block diagram of the voltage gain variable circuit in the embodiment. The circuit configuration of FIG. 9 is basically the same as the circuit configuration of FIG. 8 described above, but the switch circuit 16 of FIG. 8 does not exist in FIG. Similarly to the above, the gain G of the circuit of FIG. 9 is given by the following equation.

【0057】[0057]

【数19】 [Formula 19]

【0058】ここに、IGrefは基準電流、IGvarは可変
電流である。図10、図11は実施例における可変電圧/電
流変換回路の構成図である。図10はバイポーラトランジ
スタの場合を示すが、同図の回路構成も前述した図9の
回路構成と基本的に同じであり、電圧/電流変換回路の
コンダクタンスgmは、IRE F 端子に流れる電流を2I
Iref、IVAR 端子に流れる電流を3IIvarとすると、
Here, I Gref is a reference current and I Gvar is a variable current. 10 and 11 are configuration diagrams of the variable voltage / current conversion circuit according to the embodiment. Although FIG. 10 shows the case of a bipolar transistor, the circuit arrangement of FIG even a circuit configuration basically the same as in FIG. 9 described above, the conductance gm of the voltage / current conversion circuit, the current flowing through the I RE F terminal 2I
If the current flowing through the Iref and IVAR terminals is 3I Ivar ,

【0059】[0059]

【数20】 [Equation 20]

【0060】と求められる。以上のようにして(3)式
の伝達関数を自由に操作できる。また、図11はCMOS
トランジスタの場合を示すが、制御電流端子が1個であ
り、制御電流IVARA(B)に対してgmがリニアに可変で
きない。しかし、本発明のように、利得可変の電圧増幅
器との併用によって、このgmの非線形性を補うことが
できる。(IVARA(B)を固定し、可変パラメータをGの
みとする。)
Is calculated. As described above, the transfer function of equation (3) can be freely manipulated. In addition, FIG. 11 shows a CMOS
The case of a transistor is shown, but since there is only one control current terminal, gm cannot be varied linearly with respect to the control current I VARA (B) . However, as in the present invention, the non-linearity of gm can be compensated by using it together with a variable gain voltage amplifier. (I VARA (B) is fixed and only G is a variable parameter.)

【0061】[0061]

【発明の効果】以上説明したように本発明によれば、第
3の電圧利得可変手段の出力をスイッチ手段により切り
替えることによって、アナログ信号処理の様々な形態に
対応することができる。また、第1および第2の電圧/
電流変換率可変型積分手段と、第1、第2および第3の
電圧利得可変手段を用い、電圧/電流変換率および電圧
利得を任意に可変することにより、フィルタの伝達関数
を自由に作りだすことができ、これまで以上に広い調整
範囲を確保することが可能となる。同時に、コンデンサ
の容量値の相対的なバラツキなども、上記手段によって
補正できる。
As described above, according to the present invention, various forms of analog signal processing can be dealt with by switching the output of the third voltage gain varying means by the switch means. Also, the first and second voltages /
The transfer function of the filter can be freely created by arbitrarily changing the voltage / current conversion rate and the voltage gain using the current conversion rate variable type integration means and the first, second and third voltage gain variable means. Therefore, it is possible to secure a wider adjustment range than ever before. At the same time, relative variations in the capacitance value of the capacitors can be corrected by the above means.

【図面の簡単な説明】[Brief description of drawings]

【図1】は本発明の原理図、FIG. 1 is a principle diagram of the present invention,

【図2】は本発明の実施例のBIQUAD回路の構成
図、
FIG. 2 is a block diagram of a BIQUAD circuit according to an embodiment of the present invention,

【図3】は実施例におけるT(jω)の周波数特性図、FIG. 3 is a frequency characteristic diagram of T (jω) in the embodiment,

【図4】は一例のBIQUAD回路の2つのタイプを示
す図、
FIG. 4 is a diagram showing two types of BIQUAD circuits of an example;

【図5】は図4のBIQUAD回路の各タイプの通過域
モデルを示す図、
5 is a diagram showing a passband model of each type of the BIQUAD circuit of FIG. 4;

【図6】は本発明の別の実施例のBIQUAD回路の構
成図、
FIG. 6 is a block diagram of a BIQUAD circuit according to another embodiment of the present invention,

【図7】は本発明の実施例のアナログフィルタ全体の回
路構成図、
FIG. 7 is a circuit configuration diagram of an entire analog filter according to an embodiment of the present invention,

【図8】は実施例におけるK値設定回路の構成図、FIG. 8 is a configuration diagram of a K value setting circuit in the embodiment,

【図9】は実施例における電圧利得可変回路の構成図、FIG. 9 is a configuration diagram of a voltage gain variable circuit in the embodiment,

【図10】は実施例における可変電圧/電流変換回路の構
成図(その1)、
FIG. 10 is a configuration diagram (1) of a variable voltage / current conversion circuit according to an embodiment,

【図11】は実施例における可変電圧/電流変換器回路の
構成図(その2)、
FIG. 11 is a configuration diagram (2) of a variable voltage / current converter circuit according to an embodiment,

【図12】は従来例のBIQUAD回路の構成図である。FIG. 12 is a configuration diagram of a BIQUAD circuit of a conventional example.

【符号の説明】[Explanation of symbols]

200 は第1の電圧利得可変手段、 300 は第1の電圧/電流変換率可変型積分手段、 400 は第3の電圧利得可変手段、 500 はスイッチ手段、 600 は第2の電圧利得可変手段、 700 は第2の電圧/電流変換率可変型積分手段 を示す。 200 is the first voltage gain varying means, 300 is the first voltage / current conversion rate varying type integrating means, 400 is the third voltage gain varying means, 500 is switching means, 600 is second voltage gain varying means, Reference numeral 700 denotes a second voltage / current conversion rate variable type integrating means.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 BIQUAD(バイカッド)回路を使用
するアナログフィルタであって、 該BIQUAD回路は、 後述する第2の電圧/電流変換率可変型積分手段の出力
からフィードバックされた電圧(Vout)の位相を反転さ
せ入力電圧(Vin) に加算し、加算値を可変可能な電圧
利得により増幅して出力する第1の電圧利得可変手段(2
00) と、 可変可能な電圧/電流変換率により該第1の電圧利得可
変手段の出力電圧を電流に変換後、積分して出力する第
1の電圧/電流変換率可変型積分手段(300) と、 該第2の電圧/電流変換率可変型積分手段の出力からフ
ィードバックされた電圧(Vout)の位相を反転させ、該
第1の電圧/電流変換率可変型積分手段の出力と加算
し、加算値を可変可能な電圧利得により増幅して出力す
る第2の電圧利得可変手段(600) と、 可変可能な電圧/電流変換率により該第2の電圧利得可
変手段の出力電圧を電流に変換後、積分して出力する第
2の電圧/電流変換率可変型積分手段(700) とからなる
ことを特徴とするアナログフィルタ。
1. An analog filter using a BIQUAD circuit, wherein the BIQUAD circuit has a phase of a voltage (Vout) fed back from an output of a second voltage / current conversion factor variable type integrating means described later. Is inverted and added to the input voltage (Vin), and the added value is amplified by a variable voltage gain and output.
00), and a first voltage / current conversion rate variable type integration means (300) for converting the output voltage of the first voltage gain variable means into a current with a variable voltage / current conversion rate, and integrating and outputting the current. And inverting the phase of the voltage (Vout) fed back from the output of the second variable voltage / current conversion rate variable integrating means, and adding it to the output of the first voltage / current conversion rate variable integrating means, Second voltage gain varying means (600) for amplifying and outputting the added value with a variable voltage gain, and converting the output voltage of the second voltage gain varying means into a current with a variable voltage / current conversion rate. An analog filter characterized by comprising a second voltage / current conversion rate variable type integrating means (700) which is integrated and then output.
【請求項2】 前記第1の電圧/電流変換率可変型積分
手段および第2の電圧/電流変換率可変型積分手段は、
それぞれコンデンサと抵抗と演算増幅器とからなる積分
手段であることを特徴とする請求項1記載のアナログフ
ィルタ。
2. The first voltage / current conversion rate variable type integration means and the second voltage / current conversion rate variable type integration means,
The analog filter according to claim 1, wherein the analog filter is an integrating means including a capacitor, a resistor, and an operational amplifier.
【請求項3】 請求項1記載のアナログフィルタにおい
て、 前記第1の電圧利得可変手段への入力電圧を分岐して入
力し、可変可能な電圧利得(K)により増幅して正およ
び負の信号を出力する第3の電圧利得可変手段(400)
と、外部からの切替え信号により該第3の電圧利得可変
手段の出力のうち一方を選択出力するスイッチ手段(50
0) とを設け、 該スイッチ手段により選択された該第3の電圧利得可変
手段の出力を前記第2の電圧/電流変換率可変型積分手
段の出力に加算する構成としたことを特徴とする請求項
1記載のアナログフィルタ。
3. The analog filter according to claim 1, wherein the input voltage to the first voltage gain varying means is branched and input, and the positive and negative signals are amplified by a variable voltage gain (K). Third voltage gain varying means (400) for outputting
And a switch means (50 for selectively outputting one of the outputs of the third voltage gain varying means by a switching signal from the outside).
0) is provided, and the output of the third voltage gain varying means selected by the switching means is added to the output of the second voltage / current conversion rate varying integrating means. The analog filter according to claim 1.
【請求項4】 前記請求項1に記載のBIQUAD回路
と前記請求項3に記載の第3の電圧利得可変手段、及び
スイッチ手段とで構成されるアナログフィルタを2個並
列にして差動動作させる構成としたことを特徴とするア
ナログフィルタ。
4. An analog filter composed of the BIQUAD circuit according to claim 1, the third voltage gain varying means according to claim 3 and a switch means is arranged in parallel for differential operation. An analog filter characterized by having a configuration.
JP02867494A 1994-02-28 1994-02-28 Analog filter Expired - Fee Related JP3232856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02867494A JP3232856B2 (en) 1994-02-28 1994-02-28 Analog filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02867494A JP3232856B2 (en) 1994-02-28 1994-02-28 Analog filter

Publications (2)

Publication Number Publication Date
JPH07240664A true JPH07240664A (en) 1995-09-12
JP3232856B2 JP3232856B2 (en) 2001-11-26

Family

ID=12255053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02867494A Expired - Fee Related JP3232856B2 (en) 1994-02-28 1994-02-28 Analog filter

Country Status (1)

Country Link
JP (1) JP3232856B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086525A1 (en) * 2004-03-05 2005-09-15 Rohm Co., Ltd Filter circuit and reproduction device using the same
WO2014039517A1 (en) * 2012-09-05 2014-03-13 Newlans, Inc. Bi-quad calibration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086525A1 (en) * 2004-03-05 2005-09-15 Rohm Co., Ltd Filter circuit and reproduction device using the same
WO2014039517A1 (en) * 2012-09-05 2014-03-13 Newlans, Inc. Bi-quad calibration

Also Published As

Publication number Publication date
JP3232856B2 (en) 2001-11-26

Similar Documents

Publication Publication Date Title
Rasekh et al. Design of low-power low-area tunable active RC filters
US6335655B1 (en) Filter circuit
JP3316038B2 (en) Frequency tuning system for operational transconductance amplifier-capacitor pairs
US8067982B2 (en) Transconductance amplifier with improved linearity
JP2005328260A (en) Band pass filter
JP4871590B2 (en) Integrator and filter circuit using transconductor
Xu et al. Current Differencing Cascaded Transconductance Amplifier (CDCTA) and Its Applications on Current-Mode n th-Order Filters
US6831506B1 (en) Reconfigurable filter architecture
KR100298090B1 (en) Frequency dependent resistor
US7239183B2 (en) Active current mode sampling circuit
Bruschi et al. A fully integrated single-ended 1.5–15-Hz low-pass filter with linear tuning law
JPWO1997032396A1 (en) Frequency Dependent Resistor
Karybakas et al. Low-sensitive CCII-based biquadratic filters offering electronic frequency shifting
JP3232856B2 (en) Analog filter
US8941438B2 (en) Bandwidth limiting for amplifiers
Lee et al. A 3 V linear input range tunable CMOS transconductor and its application to a 3.3 V 1.1 MHz Chebyshev low-pass Gm-C filter for ADSL
JPH04230588A (en) Integrator of transconductor capacitor in compressing and expanding current mode
EP0696846B1 (en) High-pass filter structure with programmable zeros
Wang et al. A programmable analog hearing aid system-on-chip with frequency compensation
JP2014204286A (en) Multistage active filter and reception device
JPH08265068A (en) Gain control circuit
Maneewan et al. A current-mode quadrature oscillator using a minimum number of active and passive components
JP3189751B2 (en) Frequency adjustment device
Ng et al. A 28-MHz wideband switched-capacitor bandpass filter with transmission zeros for high attenuation
JP2006340046A (en) Variable gain circuit and application device using the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010821

LAPS Cancellation because of no payment of annual fees