JPH07245565A

JPH07245565A - 信号変調方法及び信号変調回路

Info

Publication number: JPH07245565A
Application number: JP3265594A
Authority: JP
Inventors: Shunji Yoshimura; 俊司吉村; Junpei Kura; 純平蔵; Toru Okazaki; 透岡崎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-03-02
Filing date: 1994-03-02
Publication date: 1995-09-19

Abstract

(57)【要約】【目的】マージンビットのビット数を減らして記録密
度を高めたときでも、デジタルサムバリエーション（Ｄ
ＳＶ）制御を有効に行って、低周波成分の抑圧を適切に
行う。【構成】変調されたデータの各ワードを接続するため
の各マージンビットＭ₁、Ｍ₂、・・・、Ｍ_mを選択す
る際に、現在選択中のマージンビットＭ₁についての禁
止パターンの個数ＮＩ₁を調べて、複数選択不可能か否
かを判別する（ステップＳ２）。複数選択不可能のとき
は、禁止されない唯一のマージンビットパターンをＭ₁
として出力する（ステップＳ３）。複数選択できるとき
は、マージンビットＭ₂、・・・、Ｍ_mの内で、複数選
択できる最初のマージンビットＭ_nの直前までのデータ
のＤＳＶを計算し、累積ＤＳＶの絶対値が最小となるよ
うなマージンビットパターンをＭ₁として出力する（ス
テップＳ４〜Ｓ７）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタル音声信号、
デジタルビデオ信号、デジタルデータ信号等を記録する
際に用いられる信号変調方法及び信号変調回路回路に関
し、再生専用の光ディスクのマスタリング装置、又は追
記型や書き換え型の光ディスクの記録再生装置等に適用
可能な信号変調方法及び信号変調回路に関するものであ
る。

【０００２】

【従来の技術】デジタル音声、ビデオ、データなどのデ
ジタル信号を記録媒体に記録する場合において、デジタ
ル信号は、誤り検出訂正符号が付加された後、変調回路
に供給され記録再生系の特性に適した符号に変換（チャ
ネルコーディング）される。

【０００３】ここで、例えばいわゆるコンパクトディス
ク（ＣＤ）方式の信号フォーマットの概要は、次のよう
になっている。すなわち、サンプリング周波数４４．１ｋHz 量子化数１６ビット（直線）変調方式ＥＦＭチャネルビットレート４．３２１８Ｍｂ／ｓ誤り訂正方式ＣＩＲＣデータ伝送レート２．０３４Ｍｂ／ｓであり、変調方式としては８−１４変換あるいはＥＦＭ
が用いられる。

【０００４】ＥＦＭは、次の表１に示すように、入力さ
れる８ビット符号（以下、シンボルという）を１４チャ
ネルビットの符号に変換し、２４チャネルビットの同期
信号と１４チャネルビットのサブコードを付加した後、
これらの符号間を３チャネルビットのマージンビットで
連結し、ＮＲＺＩ記録する変調方式である。

【０００５】

【表１】

【０００６】図１１は上記ＣＤ方式のフレーム構成を示
す図である。この図１１に示すように、１シンクフレー
ム（６標本値区間、ＬおよびＲチャネル各６サンプル、
１サンプルは１６ビットデータ）期間にＣＩＲＣ（クロ
スインターリーブリードソロモンコード）エンコーダか
ら変調回路に入力する２４シンボルのデータ（音楽信
号）と８シンボルのパリティは、それぞれ１４チャネル
ビットに変換され、３チャネルビットのマージンビット
で連結されて図示のように、フレームあたり５８８チャ
ネルビットとされ、４．３２１８Ｍｂｐｓのチャネルビ
ットレートでディスク上にＮＲＺＩ記録される。

【０００７】変調回路に入力する各シンボルは、たとえ
ば、ルックアップテーブルＲＯＭを参照して、“１”と
“１”間の“０”の個数が２個以上かつ１０個以下のチ
ャネルビットパターンにそれぞれ変換される。フレーム
同期信号Ｓｆのチャネルビットパターンは“１００００
００００００１００００００００００１０”であり、マ
ージンビットパターンは“０００”、“００１”、“０
１０”および“１００”のうちの一つが選択される。１
サブコーディングフレームは９８フレームで構成され、
第０および第１フレームのサブコードとしてサブコード
シンク信号Ｓ０（＝“００１００００００００００
１”）、Ｓ１（＝“０００００００００１００１０”）
が付加される（図１２参照）。

【０００８】図１３は、入力データのサンプル値の１例
について、ＥＦＭ後のチャネルビットパターンとＤＳＶ
（デジタルサムバリエーション）を示す図である。

【０００９】１６ビットの１サンプルは、上位８ビット
と下位８ビットに分割され、ＣＩＲＣエンコーダを介し
て変調回路に入力され、８−１４変換されてそれぞれ１
４チャネルビットのインフォメーションビットとされ
る。インフォメーションビットの“１”と“１”の間に
は前述のように２個以上かつ１０個以下の“０”が介在
する。マージンビットとして“０００”、“００１”、
“０１０”および“１００”のうちの１種が選ばれ、イ
ンフォメーションビット同士の連結箇所についてもこの
規則が常に成立するようにされ、１７チャネルビット
（ただし、フレーム同期信号Ｓｆの場合は２７チャネル
ビット）を単位とするＥＦＭ信号が変調回路から４．３
２１８Ｍｂｐｓで出力される。

【００１０】このように任意のチャネルビット“１”と
次のチャネルビット“１”の間には２個以上１０個以下
のチャネルビット“０”が介在するので、ＮＲＺＩ記録
波形のハイレベルまたはローレベルの継続期間（記録波
長）は必ず３Ｔ以上１１Ｔ以下となる（図１３参照）。

【００１１】この場合、最短記録波長は３Ｔ、最長記録
波長は１１Ｔである。Ｔはチャネルクロック４．３２１
８ＭＨｚの１周期であり、以下、これをＥＦＭの変調規
則の３Ｔ〜１１Ｔルールという。

【００１２】ＮＲＺＩ記録波形のＤＣバランスの指標と
してＤＳＶを考える。ＤＳＶは記録波形の時間積分とし
て与えられる。すなわち、記録波形のハイレベルが単位
時間Ｔだけ継続したときのＤＳＶの変化分を＋１とし、
ローレベルが単位時間Ｔだけ継続したときのＤＳＶの変
化分を−１とする。

【００１３】時刻ｔ₀におけるＤＳＶの初期値を零と仮
定した場合のＤＳＶの時間に関する変化を図１３の最下
段に示す。ここで、期間ｔ₁〜ｔ₂における変調信号
は、１７チャネルビットパターン“０１０００００１０
００００１００１”によって一義的に決まるものではな
く、時刻ｔ₁における変調信号レベル、すなわち、期間
ｔ₀〜ｔ₁における変調信号波形の最終レベル（以下、
ＣＷＬＬという）に依存する。

【００１４】従って、図示の変調信号波形は、時刻ｔ₀
においてＣＷＬＬがローレベル（ＣＷＬＬ＝“０”）の
場合であり、時刻ｔ₀においてＣＷＬＬ＝“１”（ハイ
レベル）の場合の変調信号波形はハイレベルとローレベ
ルを置き換えた逆パターンになる。

【００１５】同様に、ＤＳＶの増減も上記ＣＷＬＬに依
存し、時刻ｔ₀においてＣＷＬＬ＝“０”の場合、イン
フォメーションビットパターン“０１０００１００１０
００１０”によるＤＳＶの変化分（以下、１４ＮＷＤと
いう）、すなわち期間ｔ₀〜ｔ₀＋１４におけるＤＳＶ
の変化分は、図１３に示すように＋２である。図とは逆
に、時刻ｔ₀においてＣＷＬＬ＝“１”なら１４ＮＷＤ
＝−２となる。また、期間ｔ₀＋１４〜ｔ₁＋１４にお
けるＤＳＶの変化分を１７ＮＷＤという。

【００１６】次に、期間ｔ₀＋１４〜ｔ₁に挿入される
マージンビットについて説明する。４種類のマージンビ
ット“０００”、“００１”、“０１０”および“１０
０”のうち、上記変調規則の３Ｔ〜１１Ｔルールにより
“００１”と“１００”は挿入できず、“０１０”また
は“０００”が挿入可能である。すなわち、マージンビ
ットの前に出力される前回のインフォメーションビット
パターンの終端の“０”の個数をＢとし、後に出力され
る今回のインフォメーションビットパターンの先端の
“０”の個数をＡとすれば、Ｂ＝１かつＡ＝１であるた
めマージンビットの先端は“０”かつ終端は“０”でな
ければならず、挿入可能なマージンビットパターンは
“０Ｘ０”となる。ここで、Ｘは任意（Don't care）を
表す。

【００１７】図１３の最下段には、マージンビットとし
て“０１０”を挿入したときのＤＳＶを実線で、また
“０００”を挿入したときのＤＳＶを破線で示してい
る。

【００１８】一般に、ある連結点でマージンビットを挿
入する際には、上記変調規則の３Ｔ〜１１Ｔルールを満
たすようなものを選択しなければならない。また、マー
ジンビットの挿入によって、フレーム同期パターンと同
じ１１Ｔの２回繰り返しパターンが生じるのも禁止しな
ければならない。

【００１９】これらの規則を満たすマージンビットにつ
いて、それぞれを挿入した場合、それまでの累積ＤＳＶ
に加えてマージンビットおよび次のインフォメーション
ビットパターンの終端までの累積ＤＳＶを求め、その絶
対値が最も小さくなるようなものを最適マージンビット
として選択する。

【００２０】このようなアルゴリズムにより求められた
マージンビットは、２つの１４ビットデータの連結箇所
においても上記変調規則の３Ｔ〜１１Ｔルールが成立
し、かつフレームシンク信号の誤発生を防止すると共
に、ＥＦＭ信号の累積ＤＳＶを極力零に近づけるような
ものとなっている。

【００２１】

【発明が解決しようとする課題】ところで、従来のＥＦ
Ｍの方式は、最短ランレングスが２に制限されているた
め、ランレングス等の制限だけを満たすためならマージ
ンビットは２ビットあれば十分である。マージンビット
を２ビットに減らすことができれば、記録波長等の物理
的な大きさを変えることなく、データの記録密度を（１
７／１６）倍に向上することができる。

【００２２】しかし、２ビットのマージンビットは３種
類しか存在せず、またランレングス等の制限から挿入可
能なマージンビットが１種類のみに限られることもしば
しば起こる。従って、従来のＤＳＶ制御方式ではＤＳＶ
制御不可能な区間が多く存在し、結果として変調信号の
低周波成分が十分に抑圧されず、サーボの安定性やデー
タ復調時の誤り率などに悪影響を及ぼしてしまう。

【００２３】本発明は、このような実情に鑑みてなされ
たものであり、マージンビット選択時のＤＳＶ制御が有
効に行え、低周波成分の抑圧が適切に行い得るような信
号変調方法及び信号変調回路を提供することである。特
に、マージンビットのビット数を減らすことによりデー
タ記録密度の向上を図る場合等に、マージンビットの選
択範囲が狭まることによるＤＳＶ制御への悪影響を低減
することができ、充分な低周波成分の抑圧が行い得るよ
うな信号変調方法及び信号変調回路の提供を目的とする
ものである。

【００２４】

【課題を解決するための手段】上記課題を解決するた
め、この発明に係る信号変調方法においては、入力され
るｉビット符号系列をそれぞれｊ（ただし、ｉ、ｊは整
数、ｉ＞ｊ）チャネルビットパターンに変換し、複数種
類のマージンビットの内の、所定の変調規則を満足する
選択可能マージンビットから、記録波形の低周波成分を
抑圧するマージンビットを選択して、上記ｊチャネルビ
ットパターン間を結合する信号変調方法であって、上記
選択可能マージンビットが唯一のときはそのマージンビ
ットを選択し、上記選択可能マージンビットが２以上存
在するときは、これらに連続するチャネルビットパター
ンのデジタルサムバリエーション（ＤＳＶ）をそれぞれ
計算してゆき、次の選択可能マージンビットが唯一のと
きはさらに計算範囲を広げ、選択可能マージンビットが
２以上となる直前までの範囲を計算して、累積ＤＳＶの
絶対値が最小となるマージンビットを選択して使用す
る。

【００２５】具体的には、上記ｊチャネルビットパター
ン系列のある１語あるいは１ワードのインフォメーショ
ンデータＤ₁とその次の１ワードのデータＤ₂との間を
上記複数種類のマージンビットの内の上記変調規則を満
足する選択可能マージンビットから選択して結合する際
に、上記データＤ₂の次以降に続く各インフォメーショ
ンデータを順次Ｄ₃、Ｄ₄、Ｄ₅・・・とし、上記選択
可能マージンビットが２以上存在する場合に、有限の整
数ｍについて、上記データＤ₂とＤ₃との間、データＤ
₃とＤ₄との間、・・・、データＤ_mとＤ_m+1との間の
各接続点のマージンビットについての選択可能マージン
ビットの個数をそれぞれ調べ、いずれの接続点において
も選択可能マージンビットの個数が単一の場合はｎ＝ｍ
＋１とし、２以上の選択可能マージンビットを有する接
続点が存在する場合は最初の接続点をデータＤ_nとＤ
_n+1との間とし、上記データＤ₁とその次のワードのデ
ータＤ₂とを２以上の上記選択可能マージンビットのそ
れぞれで結合し、データＤ₂からデータＤ_nまでの各イ
ンフォメーションデータの間をそれぞれ単一の選択可能
マージンビットで結合したもののデジタルサムバリエー
ションを求め、上記データＤ₁以前の累積デジタルサム
バリエーションに加算してデータＤ_nまでの累積デジタ
ルサムバリエーションを求め、その絶対値が最小となる
ようなマージンビットを選択して使用する。

【００２６】ここで、上記デジタルサムバリエーション
を計算する語の上限値を与える上記整数ｍを３以上とす
ることが好ましい。

【００２７】また、上記変調規則として、上記変換され
たチャネルビットパターンの長さｊを固定とし、最短ラ
ンレングスをｄに制限するものを採用する場合に、チャ
ネルビット間の結合に用いるマージンビットをｄビット
とすることが好ましい。

【００２８】さらに、上記変調には、入力された８ビッ
ト符号系列を１４チャネルビットパターンに変換する８
−１４変調を採用することが挙げられ、この場合、上記
マージンビットのビット数を２とすることが好ましい。

【００２９】次に、本発明に係る信号変調回路は、入力
されるｉビット符号系列をそれぞれｊ（ただし、ｉ、ｊ
は整数、ｉ＞ｊ）チャネルビットパターンに変換し、こ
のｊチャネルビットパターン間を、複数種類のマージン
ビットから、所定の変調規則を満足し、記録波形の低周
波成分を抑圧するマージンビットを選択して結合する信
号変調回路であって、上記ｊチャネルビットパターン系
列のある１語のデータＤ₁とその次の１語（１ワード）
のデータＤ₂との間をマージンビットで結合する際に、
上記データＤ₂の次以降に続く各ワードを順次Ｄ₃、Ｄ
₄、Ｄ₅・・・とするとき、有限の整数ｍについて、上
記Ｄ₁とＤ₂との間、Ｄ₂とＤ₃との間、Ｄ₃とＤ₄と
の間、・・・、Ｄ_mとＤ_m+1との間の各点のマージンビ
ットに関して、上記変調規則により禁止されるパターン
を判別しその判別情報を出力する禁止マージンビット判
別手段と、この禁止マージンビット判別手段からの出力
と、上記ｊチャネルビットパターンの各ワードのデータ
Ｄ₁、Ｄ₂、・・・、Ｄ_m、Ｄ_m+1と、上記Ｄ₁に前置
されるマージンビットの最終波形レベルに関する信号
と、上記Ｄ₁直前の累積デジタルサムバリエーションの
大きさを表す信号とを入力とし、上記複数種類のマージ
ンビットのうち最適な一つを発生するマージンビット発
生手段とを有することにより、上述の課題を解決する。

【００３０】この信号変調回路の場合にも、上記デジタ
ルサムバリエーションを計算する語の上限値を与える上
記整数ｍを３以上とすること、また上記変換されたチャ
ネルビットパターンの長さｊを固定とし、最短ランレン
グスをｄに制限する場合に、チャネルビット間の結合に
用いるマージンビットをｄビットとすること、さらに、
上記変調に８−１４変調を採用し、上記マージンビット
のビット数を２とすること等が好ましいこととして挙げ
られる。

【００３１】

【作用】上記の構成によれば、挿入するマージンビット
がランレングス等の変調規則による制限で２種類以上選
択可能である場合には、次にマージンビットが２種類以
上選択可能である接続点までの累積ＤＳＶの絶対値が最
小となるようなものを選択することにより、従来方式で
はＤＳＶ制御不可能であった区間の情報もＤＳＶ制御に
反映されることになり、変調信号の低周波成分の抑圧が
適切に行われるようになる。

【００３２】具体的に実現する場合には、ＤＳＶの計算
範囲の上限を有限区間内に制限し、この区間内でマージ
ンビットが２種類以上選択可能であるような接続点が見
つからなかった場合には、上記有限区間内で累積ＤＳＶ
の絶対値が最小となるようなマージンビットを選択する
ことにより、ＤＳＶの計算範囲が極端に広がって計算量
が膨大となることを防止し、実用的なものとする。この
有限区間は、３ワード以上とするのが効果的である。

【００３３】また、従来よりいわゆるＣＤにおいて採用
されている８−１４変換、いわゆるＥＦＭでインフォメ
ーション部分を変換し、マージンビットを従来の３ビッ
トから２ビットに低減することにより、従来の変調回路
ＩＣや復調回路ＩＣを略々そのまま使用することがで
き、低周波成分の抑圧を実現しながらデータ記録密度を
（１７／１６）倍に高めることができる。

【００３４】

【実施例】本発明に係る信号変調方式及び回路は、入力
されるｉビット符号系列をそれぞれｊ（ただし、ｉ、ｊ
は整数、ｉ＞ｊ）チャネルビットパターンに変換し、こ
のｊチャネルビットパターン間を複数種類のマージンビ
ットで結合することを前提とするものである。複数種類
のマージンビットは、ｊチャネルビットのデータと結合
したときに、最長及び最短ランレングス等の変調規則の
制限により一部が禁止されることがあり、この禁止マー
ジンビット以外の選択可能マージンビットの内から、記
録波形の低周波成分を抑圧するマージンビットを選択す
ることが必要とされる。

【００３５】上記低周波成分の抑圧は、具体的には累積
デジタルサムバリエーション（以下ＤＳＶという）の絶
対値を最小とするようなマージンビットを選択すること
により実現するが、このＤＳＶの計算範囲は、従来のよ
うな次のマージンビット直前位置までに限定せず、次以
降のマージンビットについての上記選択可能な種類数に
応じてＤＳＶ計算範囲を拡大している。すなわち、２語
あるいは２ワードのｊチャネルビットのデータ間に配置
されるマージンビットについて、上記選択可能マージン
ビットが唯一のときはそのマージンビットを選択して使
用する。上記選択可能マージンビットが２以上存在する
ときは、これらに連続するチャネルビットパターンのＤ
ＳＶをそれぞれ計算してゆき、次の選択可能マージンビ
ットが唯一のときはさらに計算範囲を広げて、選択可能
マージンビットが２以上となる直前までの範囲を計算し
て、累積ＤＳＶの絶対値が最小となるマージンビットを
選択して使用している。

【００３６】これは、特に、マージンビットのビット数
を小さくして記録密度を高めようとする場合に、マージ
ンビットの種類数が少なく、ｊチャネルビットのデータ
に結合したときに上記変調規則を破らない選択可能マー
ジンビットが唯一に限定されるようなＤＳＶ制御不可能
な部分が多くなることを考慮したものであり、選択可能
マージンビットが２以上となるマージンビットから上記
ＤＳＶの計算を開始し、選択可能マージンビットが唯一
に限定されるマージンビットを通って、選択可能マージ
ンビットが２以上となるマージンビットまでの範囲を計
算することで、ＤＳＶ制御不可能であった区間の情報も
ＤＳＶ制御に反映されるようにし、変調信号の低周波成
分の抑圧が有効に行われることになる。

【００３７】なお、実現に際しては、現在マージンビッ
トを選択中の接続点から、次にマージンビットが２種類
以上選択可能になる接続点までを無限に探し続けること
を防止するために、この探す範囲あるいはＤＳＶ計算範
囲を有限区間内で制限し、この有限区間内で次の２種類
以上選択可能な接続点が見つからなかった場合には、現
在選択中のマージンビットとして、この有限区間の終端
で累積ＤＳＶが最小となるようなマージンビットを選択
する。

【００３８】以下、本発明に係る好ましい実施例につい
て、図面を参照しながら説明する。デジタル音声信号、
デジタルビデオ信号、デジタルデータ信号等を記録する
際に、デジタル信号は、誤り検出訂正符号が付加された
後、変調回路に供給され記録再生系の特性に適した符号
に変換（チャネルコーディング）される。

【００３９】先ず、図１は、本発明に係る信号変調方式
の一実施例の要部としての最適マージンビットを選択す
るアルゴリズムを説明するためのフローチャートであ
る。この場合の最適マージンビットとは、チャネルビッ
トパターンと結合した際に上記変調規則を破らない選択
可能マージンビットの内の、さらに上記累積ＤＳＶを極
力０に近付けるようなものである。

【００４０】この図１に要部を示す実施例においては、
入力データのワード長ｉを８、変換されたチャネルビッ
トパターンのワード長ｊを１４、すなわち８−１４変換
とし、マージンビットを２ビットとした場合を想定して
いる。このような変調がなされた出力信号の一例を図２
に示す。

【００４１】この実施例は、上記１４チャネルビットパ
ターン系列の、ある１ワードのデータＤ₁とその次の１
ワードのデータＤ₂との間を結合するマージンビットＭ
₁として、上記複数種類のマージンビットから最適のも
のを選択する場合を示し、上記ワードＤ₂の次以降に続
くワードを順次Ｄ₃、Ｄ₄、・・・とし、Ｄ_m+1までを
調べている。また、データＤ₂とＤ₃との間の接続点の
マージンビットをＭ₂、Ｄ₃とＤ₄との間の接続点のマ
ージンビットをＭ₃、・・・、Ｄ_mとＤ_m+1との間の接
続点のマージンビットをＭ_mとしている。

【００４２】図１の各ステップの具体的な内容について
は後述するが、図１のフローチャートにおける概略的な
動作としては、ステップＳ２で現在の接続点についての
マージンビットは複数選択不可能であるか否かを判別
し、唯一つしか選択できない場合にはステップＳ３に進
み、２つ以上選択できる場合にはステップＳ４以降に進
んでいる。ステップＳ４〜Ｓ７では、有限の整数ｍにつ
いて、上記各接続点のマージンビットＭ₂、Ｍ₃、・・
・、Ｍ_mについての選択可能マージンビットあるいは禁
止されていないマージンビットの個数をそれぞれ調べ、
いずれの接続点においても選択可能マージンビットの個
数が１つのみの場合はｎ＝ｍ＋１とし、２以上の選択可
能マージンビットを有する接続点が存在する場合は最初
の接続点をＤ_nとＤ_n+1との間とし、上記Ｄ₁とＤ₂と
を２以上の上記選択可能マージンビットのそれぞれで結
合し、Ｄ₂からＤ_nまでの各語の間をそれぞれ単一の選
択可能マージンビットで結合したもののデジタルサムバ
リエーション（ＤＳＶ）を求め、上記Ｄ₁以前の累積Ｄ
ＳＶに加算してＤ_nまでの累積ＤＳＶを求め、その絶対
値が最小となるようなマージンビットを選択してＭ₁と
して出力している。

【００４３】ここで、図１の詳細な説明に先立って、こ
の実施例の好ましい適用分野や変調信号フォーマットに
ついて説明する。

【００４４】すなわち本実施例は、特に、高密度光ディ
スクに、ディジタル音声、ビデオ、データなどの信号を
記録する際の変調に適用して好ましいものである。この
高密度光ディスクにおける信号フォーマットの概要とし
ては、例えば次のようにしている。すなわち、変調方式８−１４変換の一種チャネルビットレート２４．４３１４Ｍｂｐｓ誤り訂正方式ＣＩＲＣデータ伝送レート１２．２１６Ｍｂｐｓであり、変調方式としては、後述するような８−１４変
換の一種が用いられる。

【００４５】今回用いる変調方式は、従来いわゆるコン
パクトディスク（ＣＤ）などで用いられてきたＥＦＭと
同様な、前記表１に示す変換テーブルによって、入力す
る８ビット符号（以下、シンボルという）を１４チャネ
ルビットの符号に変換し、２４チャネルビットの同期信
号と１４チャネルビットのサブコードを付加した後、こ
れらの符号間を２チャネルビットのマージンビットで連
結し、ＮＲＺＩ記録する変調方式である。

【００４６】図３は、上記高密度光ディスクにおける変
調方式により変調されて得られる記録信号のフレーム構
成を示す図であり、図４はサブコーディングフレーム構
造を示す図である。

【００４７】１シンクフレーム期間にＣＩＲＣ（クロス
インターリーブリードソロモンコード）エンコーダから
変調回路（いずれも図示せず）に入力される２４シンボ
ルのデータ（音楽信号、ビデオ信号、デジタルデータな
ど）と８シンボルのパリティとは、それぞれ１４チャネ
ルビットに変換され、２チャネルビットのマージンビッ
トで連結されて、図３に示すように、フレームあたり５
５４チャネルビットとされ、２４．４３１４Ｍｂｐｓの
チャネルビットレートで上記高密度光ディスク上にＮＲ
ＺＩ記録される。

【００４８】図示しない変調回路に入力される各シンボ
ルは、たとえば、ルックアップテーブルＲＯＭを参照し
て、“１”と“１”間の“０”の個数が２個以上かつ１
０個以下のチャネルビットパターンにそれぞれ変換され
る。フレーム同期信号Ｓｆのチャネルビットパターン
は”１００００００００００１００００００００００１
０”であり、マージンビットパターンは、“００”、
“０１”および“１０”のうちの一つが選択される。１
サブコーディングフレームは９８フレームで構成され、
第０および第１フレームのサブコードとしてサブコード
シンク信号Ｓ０（＝“００１００００００００００
１”）、Ｓ１（＝“０００００００００１００１０”）
が付加される（図４参照）。

【００４９】図５は、入力データの１例について、本実
施例の変調方式である８−１４変換により変調された後
のチャネルビットパターンとＤＳＶ（デジタルサムバリ
エーション）を示す図である。

【００５０】この図５において、８ビット単位のデータ
は、図示しないＣＩＲＣエンコーダを介して変調回路に
入力され、８−１４変換されてインフォメーションビッ
トとされる。インフォメーションビットの“１”と
“１”の間には前述のように２個以上かつ１０個以下の
“０”が介在する。マージンビットとして“００”、
“０１”および“１０”のうちの１種が選ばれ、インフ
ォメーションビット同士の連結箇所についてもこの規則
が常に成立するようにされ、１６チャネルビット（ただ
し、フレーム同期信号Ｓｆの場合は２６チャネルビッ
ト）を単位とする変調信号が図示しない変調回路から２
４．４３１４Ｍｂｐｓで出力される。

【００５１】このように任意のチャネルビット“１”と
次のチャネルビット“１”の間には２個以上１０個以下
のチャネルビット“０”が介在するので、ＮＲＺＩ記録
波形のハイレベルまたはローレベルの継続期間（記録波
長）は必ず３Ｔ以上１１Ｔ以下となる。

【００５２】この場合、Ｔはチャネルクロック２４．４
３１４ＭＨｚの１周期であり、最短記録波長は３Ｔ、最
長記録波長は１１Ｔである。以下、これを本実施例の変
調規則の３Ｔ〜１１Ｔルールという。

【００５３】ＮＲＺＩ記録波形の直流（ＤＣ）バランス
の指標として、デジタルサムバリエーション（ＤＳＶ）
を考える。ＤＳＶは記録波形の時間積分として与えられ
る。すなわち、記録波形のハイレベルが単位時間Ｔだけ
継続したときのＤＳＶの変化分を＋１とし、ローレベル
が単位時間Ｔだけ継続したときのＤＳＶの変化分を−１
とする。

【００５４】時刻ｔ₀におけるＤＳＶの初期値を零と仮
定した場合のＤＳＶの時間に関する変化を図５の最下段
に示す。ここで、期間ｔ₁〜ｔ₂における変調信号は１
６チャネルビットパターン“０１０００００１００００
０１００”によって一義的に決まるものではなく、時刻
ｔ₁における変調信号レベル、つまり期間ｔ₀〜ｔ₁に
おける変調信号波形の最終レベル（以下、ＣＷＬＬとい
う）に依存する。

【００５５】従って、図５に示す変調信号波形は、時刻
ｔ₀においてＣＷＬＬがハイレベル（ＣＷＬＬ＝
“１”）の場合であり、時刻ｔ₀においてＣＷＬＬ＝
“０”（ローレベル）の場合の変調信号波形はハイレベ
ルとローレベルを置き換えた逆パターンになる。

【００５６】同様に、ＤＳＶの増減も上記ＣＷＬＬに依
存し、時刻ｔ₀においてＣＷＬＬ＝“１”の場合、イン
フォメーションビットパターン“１０００１００００１
００００１０”によるＤＳＶの変化分（以下、１４ＮＷ
Ｄという）、つまり期間ｔ₀〜ｔ₀＋14におけるＤＳＶ
の変化分は、図５に示すように−４である。図とは逆
に、時刻ｔ₀においてＣＷＬＬ＝“０”なら１４ＮＷＤ
＝＋４となる。

【００５７】次に、期間ｔ₀＋14〜ｔ₁に挿入されるマ
ージンビットについて説明する。３種類のマージンビッ
ト“００”、“０１”および“１０”のうち、上記変調
規則の３Ｔ〜１１Ｔルールにより“０１”は挿入でき
ず、“１０”または“００”が挿入可能である。すなわ
ち、マージンビットの前に出力される前回のインフォメ
ーションビットパターンの終端の“０”の個数をＢと
し、後に出力される今回のインフォメーションビットパ
ターンの先端の“０”の個数をＡとすれば、Ｂ＝４かつ
Ａ＝１であるため、マージンビットの先端は“０”と
“１”のいずれでもよいが終端は“０”でなければなら
ず、挿入可能なマージンビットパターンは“Ｘ０”とな
る。このＸは、任意（Don't care）の値を示す。

【００５８】図５には、マージンビットとして“１０”
を挿入したときのＤＳＶを実線で、また“００”を挿入
したときのＤＳＶを点線で示している。

【００５９】一般に、ある接続点又は連結点でマージン
ビットを挿入する際には、上記変調規則の３Ｔ〜１１Ｔ
ルールを満たすようなものを選択しなければならない。

【００６０】また、マージンビットの挿入によって、フ
レーム同期パターンと同じ１１Ｔの２回繰り返しパター
ンが生じるのも禁止しなければならない。この禁止ルー
ルは、アルゴリズムの簡略化のために、「連結点では１
１Ｔを生じない」と拡張してもシステムの成立を妨げな
い。

【００６１】図６は、上記ルールに基づく禁止マージン
ビット（以下Ｍ_inhとする）の判別を示す図である。２
つの１４ビットデータＤ₁、Ｄ₂の間に挿入するマージ
ンビットに関して、図６中ハッチングで示されているビ
ットに関してテストを行い、その結果に応じてＤ₁とＤ
₂の連結に用いてはならないマージンビットＭ_inhを判
別する。

【００６２】この禁止パターン判別のアルゴリズムは以
下の通りである。

【００６３】（１）１４ビットデータＤ₂の前端の
“０”の個数Ａと、Ｄ₁の終端の“０”の個数Ｂとの合
計が８個以上（Ａ＋Ｂ≧８）の場合：この場合にはマー
ジンビット“００”が禁止される（Ｍ_inh＝“０
０”）。

【００６４】（２）１４ビットデータＤ₂の最上位ビッ
トＣ１が“１”（Ａ＝０）または次位ビットＣ２が
“１”（Ａ＝１）の場合：マージンビット“０１”が禁
止される（Ｍ_inh＝“０１”）。

【００６５】（３）１４ビットデータＤ₁の最下位ビッ
トＣ１４が“１”（Ｂ＝０）または次位ビットＣ１３が
“１”（Ｂ＝１）の場合：マージンビット“１０”が禁
止される（Ｍ_inh＝“１０”）。

【００６６】上述したような変調規則及び禁止パターン
判別に基づいて、図１の動作が行われる。すなわち、図
１は、図２に示す上記１４チャネルビットデータＤ₁と
その次のデータＤ₂との間を結合するマージンビットＭ
₁について、最適マージンビットを選択するアルゴリズ
ムを示す図である。ここで言う最適マージンビットと
は、上記の禁止マージンビットに抵触せず、しかも累積
ＤＳＶを極力零に近づけるようなものである。

【００６７】図１の最初のステップＳ１においては、上
記各マージンビットＭ₁、Ｍ₂、・・・、Ｍ_mのそれぞ
れについて、１４チャネルビットパターン系列の各ワー
ドのデータＤ₁、Ｄ₂、Ｄ₃、・・・、Ｄ_m、Ｄ_m+1と
結合したときに上記変調規則の３Ｔ〜１１Ｔルールを破
るような禁止マージンビットパターンＭ_inh1、Ｍ_inh2、
・・・、Ｍ_inhmと、それぞれの禁止パターンの個数ＮＩ
₁、ＮＩ₂、・・・、ＮＩ_mとを求めている。

【００６８】次のステップＳ２においては、現在選択中
のマージンビットＭ₁の禁止パターンの個数ＮＩ₁を調
べることで、上記選択可能マージンビットが唯一か否か
を判別している。具体的には、上記３種類のマージンビ
ット“００”、“０１”、“１０”の内、上記禁止パタ
ーンが２個あるとき、選択可能マージンビットが１個の
みとなるから、ステップＳ２では、ＮＩ₁＝２か否かを
判別している。

【００６９】このステップＳ２でＹＥＳ、すなわち禁止
パターンの個数ＮＩ₁が２で、選択可能マージンビット
が１個のみと判別されたときには、ステップＳ３に進
む。この場合には、マージンビットＭ₁に関しては選択
の余地がないため、Ｍ₁の禁止されていないパターンを
そのまま出力して終了する。

【００７０】上記ステップＳ２でＮＯ、すなわち禁止パ
ターンの個数ＮＩ₁が２よりも少なく、選択可能マージ
ンビットが２個以上あると判別されたときには、マージ
ンビットＭ₁に関しては選択の余地があり、ステップＳ
４以降に進んで、低周波成分を抑圧するマージンビット
の選択を行っている。

【００７１】すなわち、ステップＳ４では、２≦ｎ≦ｍ
のｎについて、ＮＩ_n＜２となるような最小のｎを求め
る。２≦ｎ≦ｍの全てのｎについてＮＩ_n＝２である、
すなわち全てのＭ_nに関して選択の余地がないときは、
ｎ＝ｍ＋１とする。

【００７２】次のステップＳ５においては、１４ビット
データのＤ₂からＤ_nまでを、それぞれ禁止されていな
いマージンビットパターン、すなわちそれぞれ唯一の選
択可能マージンビットパターンで連結する。

【００７３】次のステップＳ６では、現在選択中のマー
ジンビットＭ₁について、上記禁止パターンＭ_inh1に相
当しない選択可能マージンビットパターンで１４ビット
データＤ₁とＤ₂以降を連結した場合の、これまでの分
を含めてＤ_nまでの累積ＤＳＶを計算する。すなわち、
マージンビットＭ₁の禁止されていない各パターンにつ
いて、Ｄ₁以前の分も含めてＤ_nまでの累積ＤＳＶを計
算する。

【００７４】次のステップＳ７では、上記ステップＳ６
で計算された累積ＤＳＶの絶対値が最小となるようなマ
ージンビットパターンを出力する。すなわち、絶対値の
最も小さい累積ＤＳＶを与えるＭ₁のパターンを出力し
て終了する。

【００７５】ここで図７は、上記１４チャネルビットワ
ードの最大連結数あるいはＤＳＶの計算を行う範囲のワ
ードの上限値を与える上記有限の整数ｍを３とする場合
の一例を説明するための図である。

【００７６】この図７において、１４ビットデータＤ₁
の開始時点で、ＣＷＬＬ＝“０”、また累積ＤＳＶ＝−
３であったとする。この図７の例の場合には、Ｄ₁とＤ
₂の連結点では“１０”、“０１”、“００”のいずれ
のマージンビットも選択することができる（ＮＩ₁＝
０）。また、Ｄ₂とＤ₃の連結点では“００”以外のマ
ージンビットは選択できず（ＮＩ₂＝２）、Ｄ₃とＤ₄
の連結点では“１０”、“０１”が選択できる（ＮＩ₃
＝１）。ここで、マージンビットＭ₁の各パターン“１
０”、“０１”、“００”に対応する各チャネルビット
パターンをそれぞれ図７の（Ａ）、（Ｂ）、（Ｃ）に示
し、またＤＳＶの軌跡を図７の（Ｄ）の各曲線ａ、ｂ、
ｃにそれぞれ示す。

【００７７】従来のマージンビット決定アルゴリズムを
適用した場合、Ｄ₂の終端における累積ＤＳＶを比較
し、絶対値を最小とする“０１”がＭ₁の最適マージン
ビットとなる。

【００７８】本実施例の方法によれば、Ｍ₁は、Ｄ₃ま
での累積ＤＳＶが最小になるものが選択される。これら
より、“００”が最適マージンビットであると判断され
る。

【００７９】次に図８は、本実施例の最適マージンビッ
ト決定アルゴリズムを用いた場合に生成される記録波形
の低周波成分をＦＦＴ（高速フーリエ変換）によって求
め、従来方式の最適マージンビット決定アルゴリズムを
マージンビット２ビットに適用したものの低周波成分と
の比較を示すしたものである。ここではｍ＝４としてい
る。ＦＦＴの標本化周波数はチャネルクロック周波数と
し、グラフの横軸はナイキスト周波数、すなわち（標本
化周波数）／２、で規格化した周波数を示す。本方式を
用いれば、マージンビットを２ビットにしても、従来方
式でマージンビットを２ビットとした場合よりも、例え
ば規格化周波数＝０．０００５付近で６ｄＢ程度信号電
力が抑圧されていることが示されている。規格化周波数
で０．０００５付近は、上記高密度光ディスクのフォー
マットを採用した場合、６ｋHz付近に相当し、本実施例
の採用がピックアップのサーボの安定化等に大きく寄与
できることがわかる。

【００８０】次に、図９は、本発明に係る信号変調回路
の一実施例を示している。この実施例では、上記ＤＳＶ
を計算するときの１４チャネルビットデータのワード数
の上限値を与える整数ｍを４とした場合を示している。
この図９の禁止マージンビット判別回路３０及びマージ
ンビット発生回路５０において、上述した信号変調方法
の実施例と同様な動作が行われる。

【００８１】この図９において、入力端子１０には、図
示しないデータ発生回路から前述のように１シンクフレ
ームあたり３２シンボルのデータが入力される。８ビッ
トの各シンボルはテーブルＲＯＭ１１により、前記表１
のように、それぞれ１４ビットデータに８−１４変換さ
れる。

【００８２】サブコーディングフレームを構成する９８
シンクフレームの第０および第１シンクフレームには、
前述のように１４ビットのサブコードシンク信号Ｓ０お
よびＳ１が付加される。このサブコードシンク信号Ｓ０
およびＳ１の付加は、図示しないサブコードシンクタイ
ミング信号に基づいて、サブコードシンク付加回路１２
によって行われる。

【００８３】疑似フレームシンク付加回路１３は、図示
しないフレームシンクタイミング信号に基づき、１４ビ
ットの疑似フレームシンク信号Ｓ’ｆ（＝“１ＸＸＸＸ
ＸＸＸＸＸＸＸ１０”）を各シンクフレームの先頭に付
加する。疑似フレームシンク信号Ｓ’ｆの先端１ビット
および終端２ビットのビットパターンは正規の２４ビッ
トフレームシンク信号（＝“１００００００００００１
００００００００００１０”）のそれと同一であるの
で、マージンビットを選択する場合、他の１４ビットデ
ータと全く同一の処理が可能となる。

【００８４】サブコードシンク信号Ｓ０、Ｓ１および疑
似フレームシンク信号Ｓ’ｆを含む１４ビットデータ
は、縦列接続されたレジスタ１４〜１７に供給される。
レジスタ１４の入力をＤ₅とし、レジスタ１４〜１７の
それぞれの出力をＤ₄、Ｄ₃、Ｄ₂、Ｄ₁とする。

【００８５】１４ビットデータＤ₅およびＤ₄は、禁止
マージンビット判別回路３０に供給される。また、Ｄ₅
は後述するマージンビット発生回路５０にも供給され
る。

【００８６】禁止マージンビット判別回路３０は、Ｄ₄
とＤ₅の連結点において前述の禁止マージンビット判別
アルゴリズムに抵触する禁止マージンビットを判別し、
マージンビット禁止信号Ｓ_inh4を発生する。具体的には
前記図６と共に説明したビットの組み合せを、組み合せ
判別回路により検出することで実現できる。

【００８７】マージンビット禁止信号Ｓ_inh4は３ビット
からなり、各ビットは３種類のマージンビット“１
０”、“０１”、“００”にそれぞれ対応する。例え
ば、前述の禁止マージンビット判別アルゴリズムにより
第１および第２マージンビット“１０”、“０１”が禁
止される場合、３ビットのマージンビット禁止信号Ｓ
_inh4は“１１０”とされる。

【００８８】フレームシンク変換回路１８は、図示しな
いフレームシンクタイミングに基づいて、順次入力する
１４ビットデータＤ₁の内、疑似フレームシンク信号
Ｓ’ｆを正規の２４ビットフレームシンク信号Ｓｆに変
換し、また他の１４ビットデータはそのまま、Ｐ／Ｓレ
ジスタ１９に供給する。

【００８９】２４ビットのパラレルイン／シリアルアウ
ト（Ｐ／Ｓ）レジスタ１９は、２４．４３１４ＭＨｚの
チャネルビットクロックに基づいて、１４ビットデータ
（フレームシンク信号Ｓｆの場合のみ２４ビットデー
タ）と、後述するマージンビット発生回路５０から入力
される２ビットデータ（マージンビット）とを交互にシ
リアル出力する。

【００９０】２４．４３１４Ｍｂｐｓの速度で出力され
るシリアル信号は、ＮＲＺＩ回路２０によるＮＲＺＩ変
調後、記録信号として、例えば再生専用光ディスクの原
盤マスタリング装置や、追記／書き換え型光ディスクの
ディスク記録回路に供給される。

【００９１】ＮＲＺＩ変調された信号が供給されるＤＳ
Ｖ積分回路７０は、この入力信号のＤＣ成分を１６チャ
ネルビットを単位として積分し、この累積ＤＳＶの値を
マージンビット発生回路５０に出力する。

【００９２】次に、マージンビット発生回路５０につい
て説明する。このマージンビット発生回路５０は、３種
類のマージンビット”１０”、”０１”、”００”のう
ち最適なマージンビットを出力する。最適なマージンビ
ットとは、先に説明した２つの１４ビットデータＤ₁と
Ｄ₂との間をこのマージンビットで連結することによ
り、連結箇所においても上記変調規則である３Ｔ〜１１
Ｔルールが成立し、かつフレームシンク信号の誤発生を
防止すると共に、変調された出力信号の累積ＤＳＶを極
力零に近づけるように選択されたマージンビットであ
る。

【００９３】このマージンビット発生回路５０は、先に
図１と共に説明した最適マージンビットの選択アルゴリ
ズムを実現するものである。マージンビット発生回路５
０の具体的な構成例を図１０に示す。

【００９４】禁止マージンビットを示すマージンビット
禁止信号Ｓ_inh4は、選択可能マージンビットが唯一であ
るか否か、すなわち禁止パターンの個数が２であるか否
かを検出する検出回路５１と、縦列接続された３個のレ
ジスタ５５、５６、５７の内の最初のレジスタ５５と、
後続ＤＳＶ計算回路５８とにそれぞれ供給される。

【００９５】本実施例では、先に述べた禁止マージンビ
ット判別アルゴリズムにより、マージンビット禁止信号
は、２つの１４ビットデータの組み合せによって一意に
決まる。従って、データＤ₄とＤ₅との連結点での禁止
マージンビットを示すマージンビット禁止信号Ｓ
_inh4は、データの流れに同期して遅延することにより、
そのままＤ₃とＤ₄との連結点でのマージンビット禁止
信号Ｓ_inh3となり得る。

【００９６】従って、レジスタ５５の出力はマージンビ
ット禁止信号Ｓ_inh3、レジスタ５６の出力はマージンビ
ット禁止信号Ｓ_inh2、レジスタ５７の出力はマージンビ
ット禁止信号Ｓ_inh1となる。マージンビット禁止信号Ｓ
_inh3、Ｓ_inh2は後続ＤＳＶ計算回路５８に供給され、マ
ージンビット禁止信号Ｓ_inh1は後述する最適マージンビ
ット判別回路６８に供給される。

【００９７】検出回路５１は、禁止信号Ｓ_inh4より、マ
ージンビットＭ₄の複数選択が不可能である場合に
“１”を、そうでない場合に“０”を出力する回路であ
る。この回路は、禁止信号Ｓ_inh4の３ビットが“１１
０”、“１０１”、“０１１”のいずれかであること
を、例えば組み合せ回路を用いて検出することで実現で
きる。この検出回路５１の出力をＮＳ₄とする。

【００９８】検出出力ＮＳ₄は、デコーダ５４に供給さ
れると共に、縦列接続されたレジスタ５３、５２の最初
のレジスタ５３に供給される。検出出力ＮＳ₄に関して
も、上記禁止信号Ｓ_inh4と同様に、遅延によってそのま
まＮＳ₃、ＮＳ₂となり得る。従って、レジスタ５３、
レジスタ５２からの各出力がそれぞれＮＳ₃、ＮＳ₂で
あり、これらもそれぞれデコーダ５４に供給される。

【００９９】デコーダ５４は、入力された各検出出力Ｎ
Ｓ₂、ＮＳ₃、ＮＳ₄から、後述する後続ＤＳＶ計算回
路５８がＤＳＶを求める範囲を求める回路である。この
ＤＳＶ計算範囲を示す信号として、ＤＥ₂、ＤＥ₃、Ｄ
Ｅ₄、ＤＥ₅の４ビットからなる信号ＤＥを出力する。
この出力信号ＤＥの各ビットＤＥ₂、ＤＥ₃、ＤＥ₄、
ＤＥ₅は、それぞれ１４ビットデータＤ₂、Ｄ₃、
Ｄ₄、Ｄ₅に対応しており、“１”が立っているビット
に対応する１４ビットデータは後続ＤＳＶの計算に加え
ることを意味する。出力信号ＤＥは、図１０の回路５４
のブロック内に記載された心理値表により得られる。

【０１００】この図１０のマージンビット発生回路に入
力された１４ビットデータＤ₅は、１４ビットＤＳＶ計
算回路６３に供給される。この１４ビットＤＳＶ計算回
路６３は、１４ビットデータＤ₅の開始時点での上記Ｃ
ＷＬＬ、すなわち変調信号波形の最終レベルあるいは開
始直前レベルが“０”であると仮定した場合の、１４ビ
ットデータＤ₅が持つＤＳＶを計算して、その値を１４
ＮＷＤ₅として出力するものである。これは、回路内で
１４ビットデータＤ₅をＮＲＺＩに変換し、“１”の数
と“０”の数をそれぞれ求めて減算することにより実現
される。この値は、５ビットの２の補数の形で表され
る。

【０１０１】１４ビットＤＳＶ計算回路６３はまた、１
４ビットデータＤ₅の開始時点でのＣＷＬＬが“０”で
ある場合の１４ビットデータＤ₅終端でのＣＷＬＬを併
せて求め、これをＬＬ₅として出力する。

【０１０２】１４ビットＤＳＶ計算回路６３からの各出
力信号１４ＮＷＤ₅、ＬＬ₅は、縦列接続されたレジス
タ６４〜６７の最初のレジスタ６４、及び縦列接続され
たレジスタ５９〜６２の最初のレジスタ５９にそれぞれ
供給される。各レジスタ６４〜６７からの出力がそれぞ
れ１４ＮＷＤ₄〜１４ＮＷＤ₁になり、各レジスタ５９
〜６２からの出力がそれぞれＬＬ₄〜ＬＬ₁になること
は、上記信号Ｓ_inh4の場合と同様に考えることにより明
らかである。信号１４ＮＷＤ₂〜１４ＮＷＤ₅及び信号
ＬＬ₂〜ＬＬ₅は、いずれも後続ＤＳＶ計算回路５８に
供給される。また信号１４ＮＷＤ₁及び信号ＬＬ₁は、
いずれも最適マージンビット判別回路６８に供給され
る。

【０１０３】各信号Ｓ_inh2〜Ｓ_inh4、ＤＥ、１４ＮＷＤ
₂〜１４ＮＷＤ₅、ＬＬ₂〜ＬＬ₅が入力される後続Ｄ
ＳＶ計算回路５８では、１４ビットデータＤ₂の開始時
点でのＣＷＬＬを“０”と仮定した場合の、入力された
計算範囲指示信号ＤＥの範囲でのＤＳＶを計算する。

【０１０４】後続ＤＳＶの計算は、基本的には各１４ビ
ットデータとマージンビットのそれぞれが持つＤＳＶを
累積的に加算すればよい。

【０１０５】マージンビットパターンは、それぞれの開
始時点でのＣＷＬＬを“０”と仮定した場合、 “１０” → ＋２ “０１” → ０ “００” → −２となるＤＳＶを持つ。また、次につながるデータにとっ
てのＣＷＬＬについては、“００”はマージンビットに
とってのＣＷＬＬが保存され、“１０”及び“０１”は
マージンビットにとってのＣＷＬＬが反転されたものと
なる。

【０１０６】加算を行う際には、連結点でのＣＷＬＬに
よってＤＳＶの符号の反転が起き得ることに留意しなけ
ればならない。

【０１０７】例えば、ＤＥ＝“１１００” ：Ｄ₃までのＤＳＶを計算Ｓ_inh2＝“１１０” ：Ｍ₂は“００”のみ許される１４ＮＷＤ₂＝＋２、ＬＬ₂＝“１” １４ＮＷＤ₃＝−４の場合について考える。

【０１０８】ＬＬ₂＝“１”であり、Ｍ₂は“００”で
あることから、マージンビット及びＤ₃にとってＣＷＬ
Ｌは“１”であり、マージンビットのＤＳＶと１４ＮＷ
Ｄ₃に関しては符号反転が起こる。従って、（後続ＤＳＶ）＝２＋（−１）×（−２）＋（−１）×
（−４）＝８である。

【０１０９】このようにして、１４ビットデータＤ₂以
降に後続するパターンのＤＳＶが計算され、後続ＤＳＶ
として値が最適マージンビット判別回路６８に供給され
る。

【０１１０】最適マージンビット判別回路６８は、禁止
信号Ｓ_inh1、後続ＤＳＶ、ＬＬ₁、１４ＮＷＤ₁、累積
ＤＳＶ及びＣＷＬＬの入力に対し、１４ビットデータＤ
₁とＤ₂とを連結する最適マージンビットＭ₁を出力す
る。

【０１１１】最適マージンビットとしては、禁止信号Ｓ
_inh1で禁止されていない選択可能マージンビットパター
ンが１つしかない場合は、そのマージンビットパターン
を出力する。

【０１１２】禁止されていない選択可能マージンビット
パターンが複数ある場合には、それぞれによって１４ビ
ットデータＤ₁とＤ₂とを連結した場合のＤＳＶを、上
述した後続ＤＳＶ計算回路５８の場合と同様の留意を行
いながら計算し、さらに累積ＤＳＶとの加算同様に行っ
て、トータルのＤＳＶを得る。各マージンビットパター
ンに対応するトータルのＤＳＶの絶対値を求め、その値
が最小となるものを与えたマージンビットパターンを最
適のマージンビットパターンＭ₁として出力する。

【０１１３】なお、本発明は、上述したような実施例の
みに限定されるものではない。例えば、上記実施例にお
いては、マージンビットが２ビットである系を考えた
が、従来のＣＤに準拠したようなマージンビットが３ビ
ットある系でも、入力データによってはマージンビット
の選択肢が１つに限定されることが起こり得るため、本
発明を適用することによって、低周波成分抑圧効果を得
ることができる。また、本発明は８−１４変換だけに適
用が限定されず、マージンビットによってデータを連結
する他の変調方式においても同様の効果が期待される。
さらに、上記実施例で述べたフレーム構造、サブコーデ
ィングフレーム構造等は、本発明の実施において本質的
な制限を与えるものではなく、他のデータ構造を持つ系
においても適用可能であることは勿論である。

【０１１４】

【発明の効果】以上説明したように、本発明によれば、
複数種類のマージンビットの内の、所定の変調規則を満
足する選択可能マージンビットから、記録波形の低周波
成分を抑圧するマージンビットを選択してチャネルビッ
トパターンを結合する際に、上記選択可能マージンビッ
トが２以上存在するときは、これらに連続するチャネル
ビットパターンのデジタルサムバリエーション（ＤＳ
Ｖ）をそれぞれ計算してゆき、次の選択可能マージンビ
ットが唯一のときはさらに計算範囲を広げ、選択可能マ
ージンビットが２以上となる直前までの範囲を計算し
て、累積ＤＳＶの絶対値が最小となるマージンビットを
選択しているため、従来のＤＳＶ制御法ではＤＳＶを十
分に制御できなかった、しばしばマージンビットの選択
肢が限定されるような系でも、マージンビットの選択肢
が生じる点までのＤＳＶを考慮して累積ＤＳＶを小さく
するような制御を行うため、変調信号の低周波成分の抑
圧に大きな効果が得られる。

【０１１５】したがって、マージンビットのビット数を
削減して光ディスクの高密度化をはかる際に、サーボの
安定化やデータ復調時の誤り率の低減などに大きく寄与
することができ、好適である。

【０１１６】具体的に実現する場合には、ＤＳＶの計算
範囲の上限を有限区間内に制限し、この区間内でマージ
ンビットが２種類以上選択可能であるような接続点が見
つからなかった場合には、上記有限区間内で累積ＤＳＶ
の絶対値が最小となるようなマージンビットを選択する
ことにより、ＤＳＶの計算範囲が極端に広がって計算量
が膨大となることを防止し、実用上で問題の生じないも
のとする。この有限区間は、３ワード以上とするのが効
果的である。

【０１１７】また、従来よりいわゆるＣＤにおいて採用
されている８−１４変換、いわゆるＥＦＭでインフォメ
ーションデータ部分を変換し、１４チャネルビット間の
連結用のマージンビットを従来の３ビットから２ビット
に低減することにより、従来より広く用いられて安価に
供給されている変調回路ＩＣや復調回路ＩＣ等を略々そ
のまま使用することができ、経済的にも有利であり、低
周波成分の抑圧を実現しながらデータ記録密度を（１７
／１６）倍に高めることができる。

【図面の簡単な説明】

【図１】本発明の一実施例の要部となる最適マージンビ
ット選択動作を説明するためのフローチャートである。

【図２】変調出力信号のデータとマージンビットの接続
を示す図である。

【図３】変調出力信号のフレーム構成を示す図である。

【図４】変調出力信号のサブコーディングフレーム構造
を示す図である。

【図５】入力データと８−１４変調波形を示す図であ
る。

【図６】禁止マージンビットの判別を示す図である。

【図７】選択されたマージンビットとデジタルサムバリ
エーションとの関係を示す図である。

【図８】低周波成分の抑圧効果を示す図である。

【図９】本発明の一実施例となる信号変調回路の概略構
成を示すブロック図である。

【図１０】マージンビット発生回路の具体的な構成例を
示すブロック図である。

【図１１】従来の変調出力信号のフレーム構成を示す図
である。

【図１２】従来の変調出力信号のサブコーディングフレ
ーム構造を示す図である。

【図１３】従来のサンプル値とＥＦＭ変調波形を示す図
である。

【符号の説明】

３０禁止マージンビット判別回路５０マージンビット発生回路５１マージンビット複数選択不可能の検出回路５４後続ＤＳＶ計算範囲を求めるデコーダ５８後続ＤＳＶ計算回路６３１４ビットＤＳＶ計算回路６８最適マージンビット判別回路

Claims

【特許請求の範囲】

【請求項１】入力されるｉビット符号系列をそれぞれｊ
（ただし、ｉ、ｊは整数、ｉ＞ｊ）チャネルビットパタ
ーンに変換し、このｊチャネルビットパターン間を、複
数種類のマージンビットの内の、所定の変調規則を満足
する選択可能マージンビットから、記録波形の低周波成
分を抑圧するマージンビットを選択して結合する信号変
調方法であって、上記選択可能マージンビットが唯一のときはそのマージ
ンビットを選択し、上記選択可能マージンビットが２以上存在するときは、
これらに連続するチャネルビットパターンのデジタルサ
ムバリエーションをそれぞれ計算してゆき、次の選択可
能マージンビットが唯一のときはさらに計算範囲を広
げ、選択可能マージンビットが２以上となる直前までの
範囲を計算して、累積デジタルサムバリエーションの絶
対値が最小となるマージンビットを選択して使用するこ
とを特徴とする信号変調方法。
【請求項２】上記ｊチャネルビットパターン系列のある
１語のデータＤ₁とその次の１語のデータＤ₂との間を
上記複数種類のマージンビットの内の上記変調規則を満
足する選択可能マージンビットから選択して結合する際
に、上記データＤ₂の次以降に続く各語を順次Ｄ₃、Ｄ
₄、Ｄ₅・・・とし、上記選択可能マージンビットが唯一の場合はそのマージ
ンビットを使用し、上記選択可能マージンビットが２以上存在する場合に
は、有限の整数ｍについて、上記Ｄ₂とＤ₃との間、Ｄ₃と
Ｄ₄との間、・・・、Ｄ_mとＤ_m+1との間の各点のマー
ジンビットについての選択可能マージンビットの個数を
それぞれ調べ、いずれの点においても選択可能マージンビットの個数が
単一の場合はｎ＝ｍ＋１とし、２以上の選択可能マージ
ンビットを有する点が存在する場合は最初の点をＤ_nと
Ｄ_n+1との間とし、上記Ｄ₁とＤ₂とを２以上の上記選択可能マージンビッ
トのそれぞれで結合し、上記Ｄ₂からＤ_nまでの各語の
間をそれぞれ単一の選択可能マージンビットで結合した
もののデジタルサムバリエーションを求め、上記Ｄ₁以前の累積デジタルサムバリエーションに加算
して上記Ｄ_nまでの累積デジタルサムバリエーションを
求め、その絶対値が最小となるようなマージンビットを選択し
て使用することを特徴とする請求項１記載の信号変調方
法。
【請求項３】上記デジタルサムバリエーションを計算す
る語の上限値を与える上記整数ｍを３以上とすることを
特徴とする請求項２記載の信号変調方法。
【請求項４】上記変調規則として、上記変換されたチャ
ネルビットパターンの長さｊを固定とし、最短ランレン
グスをｄに制限するものを採用する場合に、チャネルビット間の結合に用いるマージンビットがｄビ
ットで構成されていることを特徴とする請求項１又は２
記載の信号変調方法。
【請求項５】上記変調には、入力された８ビット符号系
列を１４チャネルビットパターンに変換する８−１４変
調を採用することを特徴とする請求項１又は２記載の信
号変調方法。
【請求項６】上記マージンビットのビット数を２とする
ことを特徴とする請求項５記載の信号変調方法。
【請求項７】入力されるｉビット符号系列をそれぞれｊ
（ただし、ｉ、ｊは整数、ｉ＞ｊ）チャネルビットパタ
ーンに変換し、複数種類のマージンビットから、所定の
変調規則を満足し、記録波形の低周波成分を抑圧するマ
ージンビットを選択し、上記ｊチャネルビットパターン
間を結合する信号変調回路であって、上記ｊチャネルビットパターン系列のある１語のデータ
Ｄ₁とその次の１語のデータＤ₂との間をマージンビッ
トで結合する際に、上記データＤ₂の次以降に続く各語
を順次Ｄ₃、Ｄ₄、Ｄ₅・・・とするとき、有限の整数
ｍについて、上記Ｄ₁とＤ₂との間、Ｄ₂とＤ₃との
間、Ｄ₃とＤ₄との間、・・・、Ｄ_mとＤ _m+1との間の
各点のマージンビットに関して、上記変調規則により禁
止されるパターンを判別しその判別情報を出力する禁止
マージンビット判別手段と、この禁止マージンビット判別手段からの出力と、上記ｊ
チャネルビットパターンの各語のデータＤ₁、Ｄ₂、・
・・、Ｄ_m、Ｄ_m+1と、上記Ｄ₁に前置されるマージン
ビットの最終波形レベルに関する信号と、上記Ｄ₁直前
の累積デジタルサムバリエーションの大きさを表す信号
とを入力とし、上記複数種類のマージンビットのうち最
適な一つを発生するマージンビット発生手段とを有する
ことを特徴とする信号変調回路。