JPH0724861Y2 - カラーバーストｐｌｌ回路 - Google Patents
カラーバーストｐｌｌ回路Info
- Publication number
- JPH0724861Y2 JPH0724861Y2 JP1988136963U JP13696388U JPH0724861Y2 JP H0724861 Y2 JPH0724861 Y2 JP H0724861Y2 JP 1988136963 U JP1988136963 U JP 1988136963U JP 13696388 U JP13696388 U JP 13696388U JP H0724861 Y2 JPH0724861 Y2 JP H0724861Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- period
- trigger
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、複合カラー映像信号のカラーバースト信号に
同期した連続波信号を出力するカラーバーストPLL回路
に関する。
同期した連続波信号を出力するカラーバーストPLL回路
に関する。
〔従来の技術〕 従来、EDTV（エクステンデッドデフィニションテレ
ビ）,IDTV（インプルーブドデフィニションテレビ）と
呼ばれる高画質化テレビジョン受像機等においては、カ
ラーバーストPLL回路により、受信した複合カラー映像
信号のカラーバースト信号に同期したＮ倍の周波数の連
続波信号を動作基準のクロック信号として形成し、該ク
ロック信号にもとづき、後段の映像処理回路により、Y/
C分離（輝度／色分離）等の処理を行つている。
ビ）,IDTV（インプルーブドデフィニションテレビ）と
呼ばれる高画質化テレビジョン受像機等においては、カ
ラーバーストPLL回路により、受信した複合カラー映像
信号のカラーバースト信号に同期したＮ倍の周波数の連
続波信号を動作基準のクロック信号として形成し、該ク
ロック信号にもとづき、後段の映像処理回路により、Y/
C分離（輝度／色分離）等の処理を行つている。
そして、前記連続波信号を形成するカラーバーストPLL
回路は、安定な動作で正確な信号形成を行うため、通
常、専用の集積回路，例えば型番MB87041のDPLL用LSIを
用いたデジタル処理回路により形成されている。
回路は、安定な動作で正確な信号形成を行うため、通
常、専用の集積回路，例えば型番MB87041のDPLL用LSIを
用いたデジタル処理回路により形成されている。
つぎに、デジタル処理回路構成の前記カラーバーストPL
L回路を本考案の１実施例を示した第１図を参照して説
明する。
L回路を本考案の１実施例を示した第１図を参照して説
明する。
第１図において、（１）は複合カラー映像信号の入力端
子、（２）は入力端子（１）に接続されたA/D変換器、
（３）は変換器（２）に接続された前記型番MB87041のL
SIからなる位相比較器、（４）は位相比較器（３）に接
続されたD/A変換器、（５）は変換器（４）に接続され
た電圧制御発振器（以下VCOと称する）、（６）は前記
連続波信号の出力端子、（７）は出力端子（６）の連続
波信号を1/Nに分周して位相比較器（３）に帰還出力す
る分周器である。
子、（２）は入力端子（１）に接続されたA/D変換器、
（３）は変換器（２）に接続された前記型番MB87041のL
SIからなる位相比較器、（４）は位相比較器（３）に接
続されたD/A変換器、（５）は変換器（４）に接続され
た電圧制御発振器（以下VCOと称する）、（６）は前記
連続波信号の出力端子、（７）は出力端子（６）の連続
波信号を1/Nに分周して位相比較器（３）に帰還出力す
る分周器である。
（８）は変換器（２），（４），位相比較器（３）,VCO
（５），分周器（７）が形成する連続波出力部、（９）
は入力端子（１）に接続された同期分離部、（10）は同
期分離部（９）に接続された抜取パルス発生部であり、
後述の抜取パルスを位相比較器（３）に出力する。
（５），分周器（７）が形成する連続波出力部、（９）
は入力端子（１）に接続された同期分離部、（10）は同
期分離部（９）に接続された抜取パルス発生部であり、
後述の抜取パルスを位相比較器（３）に出力する。
そして、受信した複合カラー映像信号が入力端子（１）
から変換器（２），同期分離部（９）に入力され、変換
器（２）でデジタル変換された複合カラー映像信号が位
相比較器（３）に入力され、複合カラー映像信号から分
離抽出された同期信号のパルスが発生部（10）に入力さ
れる。
から変換器（２），同期分離部（９）に入力され、変換
器（２）でデジタル変換された複合カラー映像信号が位
相比較器（３）に入力され、複合カラー映像信号から分
離抽出された同期信号のパルスが発生部（10）に入力さ
れる。
ところで、従来のカラーバーストPLL回路の発生部（1
0）は第４図に示すように、バッファ用のインバータ（1
1）と立下りトリガ型の２個の単安定マルチバイブレー
タ（以下単安定マルチバイブレータをモノマルチと称す
る）（12），（13）とを直列接続したゲートパルス発生
回路（14）で形成され、同期信号のパルスがインバータ
（11）で反転され、インバータ（11）の出力信号の立下
りのパルスエッジ，すなわち同期信号のパルス前縁の立
上りのパルスエッジ（パルス前縁エッジ）毎にモノマル
チ（12）がトリガされる。
0）は第４図に示すように、バッファ用のインバータ（1
1）と立下りトリガ型の２個の単安定マルチバイブレー
タ（以下単安定マルチバイブレータをモノマルチと称す
る）（12），（13）とを直列接続したゲートパルス発生
回路（14）で形成され、同期信号のパルスがインバータ
（11）で反転され、インバータ（11）の出力信号の立下
りのパルスエッジ，すなわち同期信号のパルス前縁の立
上りのパルスエッジ（パルス前縁エッジ）毎にモノマル
チ（12）がトリガされる。
なお、第４図の（R1），（C1）はモノマルチ（12）の時
定数用の抵抗，コンデンサ、（R2），（C2）はモノマル
チ（13）の時定数用の抵抗，コンデンサ、（Vcc）は正
電圧の電源端子である。
定数用の抵抗，コンデンサ、（R2），（C2）はモノマル
チ（13）の時定数用の抵抗，コンデンサ、（Vcc）は正
電圧の電源端子である。
また、モノマルチ（12），（13）において、（Ａ）は立
下りトリガ端子、（Ｂ）は立上りトリガ端子、（Ｑ），
（）は出力端子である。
下りトリガ端子、（Ｂ）は立上りトリガ端子、（Ｑ），
（）は出力端子である。
そして、モノマルチ（12）はトリガされる毎に、抵抗
（R1），コンデンサ（C1）の時定数で動作し、水平同期
信号の前記立上りのパルスエッジを基準にして各１水平
走査期間（以下水平走査期間をＨと称する）のカラーバ
ースト信号を抜取るため、1/2Hより短いパルス幅の時間
調整用の信号をモノマルチ（13）に出力する。
（R1），コンデンサ（C1）の時定数で動作し、水平同期
信号の前記立上りのパルスエッジを基準にして各１水平
走査期間（以下水平走査期間をＨと称する）のカラーバ
ースト信号を抜取るため、1/2Hより短いパルス幅の時間
調整用の信号をモノマルチ（13）に出力する。
さらに、モノマルチ（12）の出力信号の立下り毎にモノ
マルチ（13）がトリガされ、モノマルチ（13）から位相
比較器（３）に、カラーバースト信号抜取用のゲートパ
ルスとしての抜取パルスが出力される。
マルチ（13）がトリガされ、モノマルチ（13）から位相
比較器（３）に、カラーバースト信号抜取用のゲートパ
ルスとしての抜取パルスが出力される。
そして、位相比較器（３）は発生部（10）の抜取パルス
にもとづき、カラーバースト期間の変換器（２）の出力
信号を取込み、受信した複合カラー映像信号のカラーバ
ースト信号を抜取る。
にもとづき、カラーバースト期間の変換器（２）の出力
信号を取込み、受信した複合カラー映像信号のカラーバ
ースト信号を抜取る。
さらに、位相比較器（３）は、抜取つたカラーバースト
信号（以下受信カラーバースト信号と称する）と分周器
（７）の出力信号とを位相比較し、受信カラーバースト
信号の位相を基準にして、受信カラーバースト信号と分
周器（７）の出力信号との位相差を検出し、位相差のデ
ジタル信号を出力する。
信号（以下受信カラーバースト信号と称する）と分周器
（７）の出力信号とを位相比較し、受信カラーバースト
信号の位相を基準にして、受信カラーバースト信号と分
周器（７）の出力信号との位相差を検出し、位相差のデ
ジタル信号を出力する。
また、位相比較器（３）の位相差のデジタル信号が変換
器（４）でアナログ変換され、変換器（４）からVCO
（５）に、位相差に比例した電圧信号ΔＶが出力され
る。
器（４）でアナログ変換され、変換器（４）からVCO
（５）に、位相差に比例した電圧信号ΔＶが出力され
る。
そして、VCO（５）は電圧信号ΔＶによつて発振周波数
が制御され、電圧信号ΔＶが零になるように制御された
出力信号，すなわち動作基準のクロック信号としての連
続波信号を出力端子（６）に出力する。
が制御され、電圧信号ΔＶが零になるように制御された
出力信号，すなわち動作基準のクロック信号としての連
続波信号を出力端子（６）に出力する。
このとき、連続波信号の周波数をカラーバースト周波数
fsc（NTSC方式では3.58MHz）のＮ倍のＮ・fscにするた
め、VCO（５）の出力信号が分周器（７）にも帰還出力
される。
fsc（NTSC方式では3.58MHz）のＮ倍のＮ・fscにするた
め、VCO（５）の出力信号が分周器（７）にも帰還出力
される。
そして、分周器（７）は入力信号をデジタル変換してＮ
分周し、VCO（５）の出力信号のＮ分周信号を位相比較
器（３）に出力する。
分周し、VCO（５）の出力信号のＮ分周信号を位相比較
器（３）に出力する。
したがつて、出力端子（６）の連続波信号は、受信カラ
ーバースト信号に同期した周波数Ｎ・fscの信号にPLL制
御される。
ーバースト信号に同期した周波数Ｎ・fscの信号にPLL制
御される。
ところで、従来のカラーバーストPLL回路の場合、発生
部（10）を形成する発生回路（14）のモノマルチ（1
2），（13）の時定数が1/2Hより小さく設定されている
ため、つぎに説明するように、垂直帰線期間の垂直同期
パルス期間及びその前，後の等価パルス期間にも発生部
（10）が抜取パルスを出力する。
部（10）を形成する発生回路（14）のモノマルチ（1
2），（13）の時定数が1/2Hより小さく設定されている
ため、つぎに説明するように、垂直帰線期間の垂直同期
パルス期間及びその前，後の等価パルス期間にも発生部
（10）が抜取パルスを出力する。
すなわち、入力端子（１）の複合カラー映像信号がNTSC
方式の信号の場合、第５図（ａ）の垂直帰線期間Tvにな
ると、始端から順の各3Hの等価パルス期間Ta,垂直同期
パルス期間Tb,等価パルス期間Tcにおいても同期分離部
（９）が各パルスを同期信号のパルスとして分離抽出
し、同図（ｂ）に示す1/2Hの間隔のパルスがモノマルチ
（12）に入力される。
方式の信号の場合、第５図（ａ）の垂直帰線期間Tvにな
ると、始端から順の各3Hの等価パルス期間Ta,垂直同期
パルス期間Tb,等価パルス期間Tcにおいても同期分離部
（９）が各パルスを同期信号のパルスとして分離抽出
し、同図（ｂ）に示す1/2Hの間隔のパルスがモノマルチ
（12）に入力される。
そして、入力されたパルスの立下り毎にモノマルチ（1
2）がトリガされ、モノマルチ（12）からモノマルチ（1
3）に第５図（ｃ）に示すパルスが出力され、モノマル
チ（13）から位相比較器（３）に、同図（ｄ）に示すよ
うに、1/2Hの間隔で抜取パルスが連続的に出力される。
2）がトリガされ、モノマルチ（12）からモノマルチ（1
3）に第５図（ｃ）に示すパルスが出力され、モノマル
チ（13）から位相比較器（３）に、同図（ｄ）に示すよ
うに、1/2Hの間隔で抜取パルスが連続的に出力される。
このとき、位相比較器（３）は抜取パルスの入力毎に、
変換器（２）の出力信号をカラーバースト信号として抜
取るが、期間Ta,Tb,Tcには、カラーバースト信号が重畳
されていないため、位相比較器（３）がノイズを抜取つ
て誤動作する。
変換器（２）の出力信号をカラーバースト信号として抜
取るが、期間Ta,Tb,Tcには、カラーバースト信号が重畳
されていないため、位相比較器（３）がノイズを抜取つ
て誤動作する。
したがつて、出力部（５）のPLL制御が前記ノイズによ
つて乱れ、出力端子（６）の連続波信号に周波数変動
（周波数ジッタ）が発生し、連続波信号を基準にして動
作する前述の映像処理回路の動作が乱れ、再生処理に種
々の悪影響を与える問題点がある。
つて乱れ、出力端子（６）の連続波信号に周波数変動
（周波数ジッタ）が発生し、連続波信号を基準にして動
作する前述の映像処理回路の動作が乱れ、再生処理に種
々の悪影響を与える問題点がある。
本考案は、垂直帰線期間のノイズの抜取りを防止するよ
うにしたデジタル処理回路構成のカラーバーストPLL回
路を提供することを目的とする。
うにしたデジタル処理回路構成のカラーバーストPLL回
路を提供することを目的とする。
前記目的を達成するために、本考案のカラーバーストPL
L回路は、複合カラー映像信号から分離抽出された同期
信号のパルス前縁エッジを基準にして前記映像信号のカ
ラーバースト信号のタイミングで抜取パルスを出力する
抜取パルス発生部と、 前記抜取パルスによつて前記映像信号から前記バースト
信号を抜取り，抜取つた前記バースト信号のPLL制御に
よって前記バースト信号のＮ倍の周波数の連続波信号を
出力する連続波出力部と を備えたカラーバーストPLL回路において、 前記発生部に、 前記パルス前縁エッジのトリガによって前記抜取パルス
を出力する単安定マルチバイブレータ部と、 前記映像信号の水平走査期間より短かく垂直帰線期間の
等価パルス期間，垂直同期パルス期間のパルス間隔より
長い時定数に設定されて前記パルス前縁エッジによりト
リガされる再トリガ可能な単安定マルチバイブレータを
有し，該単安定マルチバイブレータの出力をロジック処
理して前記パルス前縁エッジが水平走査期間より短い間
隔で連続する垂直帰線期間の等価パルス期間，垂直同期
パルス期間にトリガ禁止信号を発生し、該信号により前
記単安定マルチバイブレータ部のトリガを禁止するトリ
ガ禁止部とを備える。
L回路は、複合カラー映像信号から分離抽出された同期
信号のパルス前縁エッジを基準にして前記映像信号のカ
ラーバースト信号のタイミングで抜取パルスを出力する
抜取パルス発生部と、 前記抜取パルスによつて前記映像信号から前記バースト
信号を抜取り，抜取つた前記バースト信号のPLL制御に
よって前記バースト信号のＮ倍の周波数の連続波信号を
出力する連続波出力部と を備えたカラーバーストPLL回路において、 前記発生部に、 前記パルス前縁エッジのトリガによって前記抜取パルス
を出力する単安定マルチバイブレータ部と、 前記映像信号の水平走査期間より短かく垂直帰線期間の
等価パルス期間，垂直同期パルス期間のパルス間隔より
長い時定数に設定されて前記パルス前縁エッジによりト
リガされる再トリガ可能な単安定マルチバイブレータを
有し，該単安定マルチバイブレータの出力をロジック処
理して前記パルス前縁エッジが水平走査期間より短い間
隔で連続する垂直帰線期間の等価パルス期間，垂直同期
パルス期間にトリガ禁止信号を発生し、該信号により前
記単安定マルチバイブレータ部のトリガを禁止するトリ
ガ禁止部とを備える。
以上のように構成された本考案のカラーバーストPLL回
路においては、トリガ禁止部のトリガ禁止信号により、
カラーバースト信号の重畳されていない垂直帰線期間の
等価パルス期間，垂直同期パルス期間に、同期信号のパ
ルス前縁エッジによる単安定マルチバイブレータ部のト
リガを禁止する。
路においては、トリガ禁止部のトリガ禁止信号により、
カラーバースト信号の重畳されていない垂直帰線期間の
等価パルス期間，垂直同期パルス期間に、同期信号のパ
ルス前縁エッジによる単安定マルチバイブレータ部のト
リガを禁止する。
そのため、デジタル処理回路構成にもとづく安定な動作
により、前記等価パルス期間，垂直同期パルス期間を除
く期間，すなわちカラーバースト信号の重畳された期間
にのみ、抜取パルス発生部から連続波出力部に、カラー
バースト信号のタイミングで正確に抜取パルスが出力さ
れ、連続波出力部のPLL制御がノイズによる乱れを防止
して正確に行われる。
により、前記等価パルス期間，垂直同期パルス期間を除
く期間，すなわちカラーバースト信号の重畳された期間
にのみ、抜取パルス発生部から連続波出力部に、カラー
バースト信号のタイミングで正確に抜取パルスが出力さ
れ、連続波出力部のPLL制御がノイズによる乱れを防止
して正確に行われる。
１実施例について、第１図ないし第３図を参照して説明
する。
する。
第１図の構成において、従来と異なる点は、発生部（1
0）を第２図に示すゲートパルス発生回路（15）で形成
した点である。
0）を第２図に示すゲートパルス発生回路（15）で形成
した点である。
第２図において、（16），（17）は単安定マルチバイブ
レータ部（18）を形成する２個のモノマルチ、（19）は
再トリガ可能な２個のモノマルチ（20），（21），フリ
ップフロップ（22）及びインバータ（23）,2個のナンド
ゲート（24），（25）からなるトリガ禁止部である。
レータ部（18）を形成する２個のモノマルチ、（19）は
再トリガ可能な２個のモノマルチ（20），（21），フリ
ップフロップ（22）及びインバータ（23）,2個のナンド
ゲート（24），（25）からなるトリガ禁止部である。
なお、各モノマルチ（16），（17），（20），（21）
は、それぞれトリガ端子（Ａ），（Ｂ），出力端子
（Ｑ），（）及び立下りリセット端子（Ｒ）を有し、
かつ、時定数用の抵抗（R3），（R4），（R5），（R6）
及びコンデンサ（C3），（C4），（C5），（C6）が外付
けされている。
は、それぞれトリガ端子（Ａ），（Ｂ），出力端子
（Ｑ），（）及び立下りリセット端子（Ｒ）を有し、
かつ、時定数用の抵抗（R3），（R4），（R5），（R6）
及びコンデンサ（C3），（C4），（C5），（C6）が外付
けされている。
また、フリップフロップ（22）は立上りトリガ用のセッ
ト端子（Ｓ），リセット端子（Ｒ）及び出力端子（Ｑ）
を有するＲ−Ｓ型のフリップフロップからなる。
ト端子（Ｓ），リセット端子（Ｒ）及び出力端子（Ｑ）
を有するＲ−Ｓ型のフリップフロップからなる。
そして、入力端子（１）の複合カラー映像信号にもとづ
き、同期分離部（９）から発生部（10）に同期信号のパ
ルスが入力されると、同期分離部（９）の出力パルスの
前縁の立上り（パルス前縁エッジ）でモノマルチ（16）
がトリガされる。
き、同期分離部（９）から発生部（10）に同期信号のパ
ルスが入力されると、同期分離部（９）の出力パルスの
前縁の立上り（パルス前縁エッジ）でモノマルチ（16）
がトリガされる。
また、禁止部（19）によつてトリガ禁止に保持されない
限り、モノマルチ（16）の出力端子（Ｑ）の信号の立下
りでモノマルチ（17）がトリガされる。
限り、モノマルチ（16）の出力端子（Ｑ）の信号の立下
りでモノマルチ（17）がトリガされる。
このとき、モノマルチ（16），（17）の時定数が第４図
のモノマルチ（12），（13）それぞれの時定数とほぼ同
一に設定されているため、前記トリガ禁止に保持されな
い限り、モノマルチ（16）のトリガからカラーバースト
期間だけ遅れてモノマルチ（17）がトリガされ、モノマ
ルチ（17）は、第４図のモノマルチ（13）と同様の抜取
パルスを出力端子（）から位相比較器（３）に出力す
る。
のモノマルチ（12），（13）それぞれの時定数とほぼ同
一に設定されているため、前記トリガ禁止に保持されな
い限り、モノマルチ（16）のトリガからカラーバースト
期間だけ遅れてモノマルチ（17）がトリガされ、モノマ
ルチ（17）は、第４図のモノマルチ（13）と同様の抜取
パルスを出力端子（）から位相比較器（３）に出力す
る。
また、同期分離部（９）の同期信号のパルスがモノマル
チ（20）のトリガ端子（Ｂ）及びナンドゲート（24），
（25）に入力され、前記同期信号のパルス前縁の立上り
でモノマルチ（20）がトリガされる。
チ（20）のトリガ端子（Ｂ）及びナンドゲート（24），
（25）に入力され、前記同期信号のパルス前縁の立上り
でモノマルチ（20）がトリガされる。
さらに、モノマルチ（20）の出力端子（）の信号がモ
ノマルチ（21）のトリガ端子（Ｂ）に入力され、モノマ
ルチ（20）の出力端子（）の信号の立上りでモノマル
チ（21）がトリガされる。
ノマルチ（21）のトリガ端子（Ｂ）に入力され、モノマ
ルチ（20）の出力端子（）の信号の立上りでモノマル
チ（21）がトリガされる。
そして、NTSC方式の場合は、等価パルス期間，垂直同期
パルス期間にのみ同期信号のパルス間隔が1Hから1/2Hに
変化することに着目し、モノマルチ（20），（21）が再
トリガ可能なモノマルチで形成され、かつ、モノマルチ
（20）の時定数の期間τが水平走査期間より短く垂直帰
線期間の等価パルス期間，垂直同期パルス期間のパルス
幅より長い期間，すなわち1/2H＜τ＜1Hに設定され、モ
ノマルチ（20）の時定数の期間τ′が1H−τ＜τ′＜1H
に設定されている。
パルス期間にのみ同期信号のパルス間隔が1Hから1/2Hに
変化することに着目し、モノマルチ（20），（21）が再
トリガ可能なモノマルチで形成され、かつ、モノマルチ
（20）の時定数の期間τが水平走査期間より短く垂直帰
線期間の等価パルス期間，垂直同期パルス期間のパルス
幅より長い期間，すなわち1/2H＜τ＜1Hに設定され、モ
ノマルチ（20）の時定数の期間τ′が1H−τ＜τ′＜1H
に設定されている。
したがつて、等価パルス期間，垂直同期パルス期間を除
く各期間，すなわち、同期分離部（９）の同期信号のパ
ルス間隔が1Hになる期間には、同期信号のパルスの立上
り毎にモノマルチ（20）がトリガされ、かつ、モノマル
チ（20）のトリガから期間τだけ遅れてモノマルチ（2
1）がトリガされる。
く各期間，すなわち、同期分離部（９）の同期信号のパ
ルス間隔が1Hになる期間には、同期信号のパルスの立上
り毎にモノマルチ（20）がトリガされ、かつ、モノマル
チ（20）のトリガから期間τだけ遅れてモノマルチ（2
1）がトリガされる。
そして、モノマルチ（21）の出力端子（Ｑ）の信号は、
ナンドゲート（24）に直接入力され、インバータ（23）
で反転されてナンドゲート（25）に入力される。
ナンドゲート（24）に直接入力され、インバータ（23）
で反転されてナンドゲート（25）に入力される。
このとき、1H＜τ＋τ′＜2Hとなり、同期信号のパルス
毎にナンドゲート（24）の出力信号のみがローレベルに
立下り、ナンドゲート（24）の出力信号はハイレベルに
保持される。
毎にナンドゲート（24）の出力信号のみがローレベルに
立下り、ナンドゲート（24）の出力信号はハイレベルに
保持される。
そして、ナンドゲート（24），（25）の出力信号がフリ
ップフロップ（22）のセット端子（Ｓ），リセット端子
（Ｒ）に入力され、ナンドゲート（24）の出力信号の立
下りによつてフリップフロップ（22）がセット状態に保
持され続け、フリップフロップ（22）に出力端子（Ｑ）
の信号がハイレベルに保持される。
ップフロップ（22）のセット端子（Ｓ），リセット端子
（Ｒ）に入力され、ナンドゲート（24）の出力信号の立
下りによつてフリップフロップ（22）がセット状態に保
持され続け、フリップフロップ（22）に出力端子（Ｑ）
の信号がハイレベルに保持される。
さらに、フリップフロップ（22）の出力端子（Ｑ）の信
号がモノマルチ（17）のリセット端子（Ｒ）に入力され
るが、そのレベルがハイレベルに保持されるため、モノ
マルチ（16）の出力端子（Ｑ）の信号によつてモノマル
チ（17）が動作する。
号がモノマルチ（17）のリセット端子（Ｒ）に入力され
るが、そのレベルがハイレベルに保持されるため、モノ
マルチ（16）の出力端子（Ｑ）の信号によつてモノマル
チ（17）が動作する。
つぎに、入力端子（１）の複合カラー映像信号が第３図
（ａ）の垂直帰線期間Tvになり、同期分離部（９）の同
期信号のパルス間隔が1/2Hに変化すると、モノマルチ
（20）のトリガからモノマルチ（21）の時定数の期間
τ′が経過する前，すなわちモノマルチ（21）の出力端
子（Ｑ）の信号のハイレベル期間に、同期分離部（９）
の同期信号のつぎのパルスがナンドゲート（24），（2
5）に入力される。
（ａ）の垂直帰線期間Tvになり、同期分離部（９）の同
期信号のパルス間隔が1/2Hに変化すると、モノマルチ
（20）のトリガからモノマルチ（21）の時定数の期間
τ′が経過する前，すなわちモノマルチ（21）の出力端
子（Ｑ）の信号のハイレベル期間に、同期分離部（９）
の同期信号のつぎのパルスがナンドゲート（24），（2
5）に入力される。
そのため、ナンドゲート（25）の出力信号が同期信号の
パルス毎にローレベルに立下り、フリップフロップ（2
2）がリセット状態に反転し、フリップフロップ（22）
の出力端子（Ｑ）の信号がローレベルになり、トリガ禁
止信号を発生する。
パルス毎にローレベルに立下り、フリップフロップ（2
2）がリセット状態に反転し、フリップフロップ（22）
の出力端子（Ｑ）の信号がローレベルになり、トリガ禁
止信号を発生する。
そして、フリップフロップ（22）の出力端子（Ｑ）の信
号のローレベルのトリガ禁止信号によつてモノマルチ
（17）がリセット状態に保持され、モノマルチ（16）の
出力端子（Ｑ）の信号にもとづくモノマルチ（17）のト
リガが禁止され、モノマルチ（17）の出力端子（）の
信号がハイレベルに保持される。
号のローレベルのトリガ禁止信号によつてモノマルチ
（17）がリセット状態に保持され、モノマルチ（16）の
出力端子（Ｑ）の信号にもとづくモノマルチ（17）のト
リガが禁止され、モノマルチ（17）の出力端子（）の
信号がハイレベルに保持される。
すなわち、垂直帰線期間Tvの等価パルス期間Ta,垂直同
期パルス期間Tb,等価パルス期間Tcには、モノマルチ（2
0），（21）の出力端子（）の信号，インバータ（2
3）の出力信号が第３図（ｂ），（ｃ），（ｄ）のそれ
ぞれに示すようになり、ナンドゲート（24），（25）の
出力信号，フリップフロップ（22）の出力端子（Ｑ）の
信号が同図（ｅ），（ｆ），（ｇ）それぞれに示すよう
になり、その結果、モノマルチ（17）の出力端子（）
の信号が同図（ｈ）に示すようにハイレベルに保持さ
れ、発生部（10）から抜取パルスが出力されなくなる。
期パルス期間Tb,等価パルス期間Tcには、モノマルチ（2
0），（21）の出力端子（）の信号，インバータ（2
3）の出力信号が第３図（ｂ），（ｃ），（ｄ）のそれ
ぞれに示すようになり、ナンドゲート（24），（25）の
出力信号，フリップフロップ（22）の出力端子（Ｑ）の
信号が同図（ｅ），（ｆ），（ｇ）それぞれに示すよう
になり、その結果、モノマルチ（17）の出力端子（）
の信号が同図（ｈ）に示すようにハイレベルに保持さ
れ、発生部（10）から抜取パルスが出力されなくなる。
なお、等価パルス期間Tcが終了すると、同期信号のパル
ス間隔が再び1Hになり、トリガ禁止信号がオフしてモノ
マルチ（17）のリセットが解除され、モノマルチ（16）
の出力端子（Ｑ）の信号でモノマルチ（17）が再びトリ
ガされる。
ス間隔が再び1Hになり、トリガ禁止信号がオフしてモノ
マルチ（17）のリセットが解除され、モノマルチ（16）
の出力端子（Ｑ）の信号でモノマルチ（17）が再びトリ
ガされる。
したがつて、カラーバースト信号が重畳されていない等
価パルス期間Ta,Tc及び垂直同期パルス期間Tbには、発
生部（10）の抜取パルスの出力が停止され、期間Ta,Tb,
Tcのノイズの抜取りにもとづく位相比較器（３）の誤動
作が防止される。
価パルス期間Ta,Tc及び垂直同期パルス期間Tbには、発
生部（10）の抜取パルスの出力が停止され、期間Ta,Tb,
Tcのノイズの抜取りにもとづく位相比較器（３）の誤動
作が防止される。
なお、前記実施例ではNTSC方式の複合カラー映像信号の
場合について説明したが、NTSC方式以外の複合カラー映
像信号の場合に適用することもできる。
場合について説明したが、NTSC方式以外の複合カラー映
像信号の場合に適用することもできる。
また、単安定マルチバイブレータ部（18），トリガ禁止
部（19）が実施例と異なる構成であつてもよい。
部（19）が実施例と異なる構成であつてもよい。
さらに、高画質化テレビジョン受像機等の映像処理をデ
ジタル的に行なう機器だけでなく、例えば、映像処理を
アナログ的に行なうテレビジョン受像機等にも適用でき
るのは勿論である。
ジタル的に行なう機器だけでなく、例えば、映像処理を
アナログ的に行なうテレビジョン受像機等にも適用でき
るのは勿論である。
本考案は、以上説明したように構成されているため、以
下に記載する効果を奏する。
下に記載する効果を奏する。
再トリガ可能な単安定マルチバイブレータの時定数の設
定に基づき、トリガ禁止部が前記単安定マルチバイブレ
ータの出力をロジック処理してカラーバースト信号の重
畳されていない垂直帰線期間の等価パルス期間，垂直同
期パルス期間にトリガ禁止信号を形成し、この禁止信号
により同期信号のパルス前縁エッジによる単安定マルチ
バイブレータ部のトリガを禁止し、前記等価パルス期
間，垂直同期パルス期間を除く期間，すなわちカラーバ
ースト信号の重畳された期間にのみ、抜取パルス発生部
から連続波出力部にカラーバースト信号のタイミングで
正確に抜取パルスを出力するため、デジタル処理回路構
成で抜取パルスを形成して連続波出力部をPLL制御する
ときのノイズによる乱れを防止し、連続波信号の周波数
変動を最小限に抑え、後段の映像処理回路の動作乱れを
防止して良好な再生処理を行うことができるものであ
る。
定に基づき、トリガ禁止部が前記単安定マルチバイブレ
ータの出力をロジック処理してカラーバースト信号の重
畳されていない垂直帰線期間の等価パルス期間，垂直同
期パルス期間にトリガ禁止信号を形成し、この禁止信号
により同期信号のパルス前縁エッジによる単安定マルチ
バイブレータ部のトリガを禁止し、前記等価パルス期
間，垂直同期パルス期間を除く期間，すなわちカラーバ
ースト信号の重畳された期間にのみ、抜取パルス発生部
から連続波出力部にカラーバースト信号のタイミングで
正確に抜取パルスを出力するため、デジタル処理回路構
成で抜取パルスを形成して連続波出力部をPLL制御する
ときのノイズによる乱れを防止し、連続波信号の周波数
変動を最小限に抑え、後段の映像処理回路の動作乱れを
防止して良好な再生処理を行うことができるものであ
る。
第１図ないし第３図は本考案のカラーバーストPLL回路
の１実施例を示し、第１図は全体ブロック図、第２図は
抜取パルス発生部の詳細なブロック図、第３図（ａ）〜
（ｈ）は動作説明用のタイミングチャート、第４図は従
来のカラーバーストPLL回路の抜取パルス発生部のブロ
ック図、第５図（ａ）〜（ｄ）は第４図の動作説明用の
タイミングチャートである。 （８）……連続波出力部、（10）……抜取パルス発生
部、（18）……単安定マルチバイブレータ部、（19）…
…トリガ禁止部。
の１実施例を示し、第１図は全体ブロック図、第２図は
抜取パルス発生部の詳細なブロック図、第３図（ａ）〜
（ｈ）は動作説明用のタイミングチャート、第４図は従
来のカラーバーストPLL回路の抜取パルス発生部のブロ
ック図、第５図（ａ）〜（ｄ）は第４図の動作説明用の
タイミングチャートである。 （８）……連続波出力部、（10）……抜取パルス発生
部、（18）……単安定マルチバイブレータ部、（19）…
…トリガ禁止部。
Claims (1)
- 【請求項１】複合カラー映像信号から分離抽出された同
期信号のパルス前縁エッジを基準にして前記映像信号の
カラーバースト信号のタイミングで抜取パルスを出力す
る抜取パルス発生部と、 前記抜取パルスによって前記映像信号から前記バースト
信号を抜取り，抜取った前記バースト信号のPLL制御に
よって前記バースト信号のＮ倍の周波数の連続波信号を
出力する連続波出力部と を備えたカラーバーストPLL回路において、 前記発生部に、 前記パルス前縁エッジのトリガによって前記抜取パルス
を出力する単安定マルチバイブレータ部と、 前記映像信号の水平走査期間より短かく垂直帰線期間の
等価パルス期間，垂直同期パルス期間のパルス間隔より
長い時定数に設定されて前記パルス前縁エッジによりト
リガされる再トリガ可能な単安定マルチバイブレータを
有し，該単安定マルチバイブレータの出力をロジック処
理して前記パルス前縁エッジが前記水平走査期間より短
い間隔で連続する前記垂直帰線期間の前記等価パルス期
間，前記垂直同期パルス期間にトリガ禁止信号を発生
し，該信号により前記単安定マルチバイブレータ部のト
リガを禁止するトリガ禁止部と を備えたカラーバーストPLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988136963U JPH0724861Y2 (ja) | 1988-10-20 | 1988-10-20 | カラーバーストｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988136963U JPH0724861Y2 (ja) | 1988-10-20 | 1988-10-20 | カラーバーストｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0257686U JPH0257686U (ja) | 1990-04-25 |
| JPH0724861Y2 true JPH0724861Y2 (ja) | 1995-06-05 |
Family
ID=31397965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988136963U Expired - Lifetime JPH0724861Y2 (ja) | 1988-10-20 | 1988-10-20 | カラーバーストｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724861Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952871B2 (ja) * | 1977-09-12 | 1984-12-21 | 株式会社東芝 | バ−ストフラツグパルス発生装置 |
| JPS6143086A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | Ｐｌｌ装置 |
-
1988
- 1988-10-20 JP JP1988136963U patent/JPH0724861Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0257686U (ja) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847678A (en) | Dual mode gen-lock system which automatically locks to color burst or to sync information | |
| US3688037A (en) | Synchronizing system | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| US5748252A (en) | Method and apparatus for synchronizing internal and external video signals | |
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| DE3872117T2 (de) | Schaltung zur umwandlung eines impulses in eine kontinuierliche schwingung. | |
| US4335403A (en) | Horizontal countdown system for television receivers | |
| US4922118A (en) | Apparatus for increasing number of scanning lines | |
| WO1996026604A2 (en) | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device | |
| JPS6161308B2 (ja) | ||
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JP2517441B2 (ja) | テレビカメラの同期回路 | |
| JPH0218636B2 (ja) | ||
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| EP0534469B1 (en) | Generation of horizontal sync pulse | |
| GB2175471A (en) | Synchronizing video sources | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| GB1575776A (en) | Method for the remote synchronization of a colour television synchronizing generator in accordance with ccir-pal standards | |
| JPH0523018Y2 (ja) | ||
| JP2687484B2 (ja) | 自動周波数制御回路 | |
| JPH05300399A (ja) | Ｐｌｌ回路 | |
| JPS6221114Y2 (ja) | ||
| JPH0417516B2 (ja) |