JPH07249593A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07249593A JPH07249593A JP6042240A JP4224094A JPH07249593A JP H07249593 A JPH07249593 A JP H07249593A JP 6042240 A JP6042240 A JP 6042240A JP 4224094 A JP4224094 A JP 4224094A JP H07249593 A JPH07249593 A JP H07249593A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- semiconductor device
- oxide film
- field oxide
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 リーク電流を減少させ、ひいては情報の保持
時間を増大させることができるように改良されたダイナ
ミックランダムアクセスメモリを得ることを最も主要な
特徴とする。 【構成】 半導体基板１の表面中にフィールド酸化膜２
が設けられている。活性層４を覆うように半導体基板１
の上に層間絶縁膜６が設けられている。層間絶縁膜６中
に、活性層４の表面を露出させるためのコンタクトホー
ル７が設けられている。活性層４の表面に電気的に接続
されるように、コンタクトホール７内に導電体８が埋込
まれている。フィールド酸化膜２の端部は、半導体基板
１の表面に対して垂直な面２ｅを有している。
時間を増大させることができるように改良されたダイナ
ミックランダムアクセスメモリを得ることを最も主要な
特徴とする。 【構成】 半導体基板１の表面中にフィールド酸化膜２
が設けられている。活性層４を覆うように半導体基板１
の上に層間絶縁膜６が設けられている。層間絶縁膜６中
に、活性層４の表面を露出させるためのコンタクトホー
ル７が設けられている。活性層４の表面に電気的に接続
されるように、コンタクトホール７内に導電体８が埋込
まれている。フィールド酸化膜２の端部は、半導体基板
１の表面に対して垂直な面２ｅを有している。
Description
【０００１】
【産業上の利用分野】この発明は、一般に半導体装置に
関するものであり、より特定的には、リーク電流を減少
させることができるように改良された半導体装置に関す
る。
関するものであり、より特定的には、リーク電流を減少
させることができるように改良された半導体装置に関す
る。
【０００２】この発明は、さらに、そのような半導体装
置の製造方法に関する。
置の製造方法に関する。
【０００３】
【従来の技術】図５２は、従来のダイナミックランダム
アクセスメモリ（ＤＲＡＭ）のメモリアレイの回路図で
ある。図５３は、従来のＤＲＡＭのアレイ動作の波形を
示す図である。
アクセスメモリ（ＤＲＡＭ）のメモリアレイの回路図で
ある。図５３は、従来のＤＲＡＭのアレイ動作の波形を
示す図である。
【０００４】これらの図を参照して、従来のＤＲＡＭの
メモリセルアレイは、ワード線（ＷＬ）、ビット線（Ｂ
Ｌ）と、ビット線分離（ＢＬＩ）と、センスドライブラ
イン（ＳＮ）と、ビット線プリチャージ（ＶＢＬ）、リ
ストアドライブライン（ＳＰ）と、メモリセルと、Ｎチ
ャネル−センスアンプ（Ｎｃｈ−ＳＡ）、エコライザ、
Ｐチャネル−リストアアンプ（Ｐｃｈ−ＲＡ）とを備え
る。
メモリセルアレイは、ワード線（ＷＬ）、ビット線（Ｂ
Ｌ）と、ビット線分離（ＢＬＩ）と、センスドライブラ
イン（ＳＮ）と、ビット線プリチャージ（ＶＢＬ）、リ
ストアドライブライン（ＳＰ）と、メモリセルと、Ｎチ
ャネル−センスアンプ（Ｎｃｈ−ＳＡ）、エコライザ、
Ｐチャネル−リストアアンプ（Ｐｃｈ−ＲＡ）とを備え
る。
【０００５】情報は、メモリセルに蓄積される。読出、
書込を行なおうとする場所の指定は、ワード線の選択に
よって行なわれる。読出あるいは書込は、特定のビット
線の選択によって行なわれる。
書込を行なおうとする場所の指定は、ワード線の選択に
よって行なわれる。読出あるいは書込は、特定のビット
線の選択によって行なわれる。
【０００６】
【発明が解決しようとする課題】図５４は、従来のＤＲ
ＡＭのメモリセルの断面図である。Ｐ型半導体基板１の
表面中に、その端部２ａが活性領域３を取囲むことによ
り、該活性領域３を他の活性領域から分離するフィール
ド酸化膜２が設けられている。活性領域３の表面中に
は、不純物拡散層である活性層４が設けられている。活
性領域３の上にはゲート電極（ワード線）５が設けられ
ている。ゲート電極５を覆うように、半導体基板１の上
に層間絶縁膜６が設けられている。層間絶縁膜６中に
は、活性層４の表面を露出させるためのコンタクトホー
ル７が設けられている。コンタクトホール７内には、活
性層４の表面に電気的に接続されるように、導電体であ
るストレージノード８が埋込まれている。ストレージノ
ード８の表面を、誘電体膜９が被覆している。誘電体膜
９をその間に介在させて、ストレージノード８を被覆す
るようにセルプレート電極１０が設けられている。活性
層１１には、ビット線１２が接続されている。
ＡＭのメモリセルの断面図である。Ｐ型半導体基板１の
表面中に、その端部２ａが活性領域３を取囲むことによ
り、該活性領域３を他の活性領域から分離するフィール
ド酸化膜２が設けられている。活性領域３の表面中に
は、不純物拡散層である活性層４が設けられている。活
性領域３の上にはゲート電極（ワード線）５が設けられ
ている。ゲート電極５を覆うように、半導体基板１の上
に層間絶縁膜６が設けられている。層間絶縁膜６中に
は、活性層４の表面を露出させるためのコンタクトホー
ル７が設けられている。コンタクトホール７内には、活
性層４の表面に電気的に接続されるように、導電体であ
るストレージノード８が埋込まれている。ストレージノ
ード８の表面を、誘電体膜９が被覆している。誘電体膜
９をその間に介在させて、ストレージノード８を被覆す
るようにセルプレート電極１０が設けられている。活性
層１１には、ビット線１２が接続されている。
【０００７】ＤＲＡＭのメモリセルにおいては、ストレ
ージノード８とセルプレート１０に挟まれる誘電体膜９
に電荷を蓄積することによって、情報が保持される。
ージノード８とセルプレート１０に挟まれる誘電体膜９
に電荷を蓄積することによって、情報が保持される。
【０００８】ところで、この蓄積電荷は、時間の経過と
ともにリークして、減少する。減少の度合が大きくなる
と、正確な情報が読出せなくなり、誤動作を起こしてし
まう。
ともにリークして、減少する。減少の度合が大きくなる
と、正確な情報が読出せなくなり、誤動作を起こしてし
まう。
【０００９】リーク電流の原因の多くは、半導体基板１
中の欠陥に起因する。このリーク電流について、さらに
詳細に説明する。
中の欠陥に起因する。このリーク電流について、さらに
詳細に説明する。
【００１０】図５５は、ＤＲＡＭのレイアウト図であ
る。図５５中、輪郭１３は、活性領域を形成するマスク
の端部を表わしている。これについて、さらに詳細に説
明する。
る。図５５中、輪郭１３は、活性領域を形成するマスク
の端部を表わしている。これについて、さらに詳細に説
明する。
【００１１】すなわち、図５７（ａ）を参照して、半導
体基板の上に活性領域３を形成するために、活性領域３
の上にシリコン窒化膜で形成されたマスク１４を形成す
る。
体基板の上に活性領域３を形成するために、活性領域３
の上にシリコン窒化膜で形成されたマスク１４を形成す
る。
【００１２】図５７（ｂ）を参照して、マスク１４を用
いて、半導体基板１の表面を熱酸化して、フィールド酸
化膜２を形成する。このとき、フィールド酸化膜２の端
部は、マスク１４の下に潜込み、バーズビーク部分２２
が形成される。
いて、半導体基板１の表面を熱酸化して、フィールド酸
化膜２を形成する。このとき、フィールド酸化膜２の端
部は、マスク１４の下に潜込み、バーズビーク部分２２
が形成される。
【００１３】図５７（ｃ）を参照して、マスク１４を除
去すると、膜厚がほぼ一定にされた本体領域１６と、活
性領域３に向かう方向に膜厚が順次減少するバーズビー
ク領域１５とに区分されたフィールド酸化膜２が形成さ
れる。
去すると、膜厚がほぼ一定にされた本体領域１６と、活
性領域３に向かう方向に膜厚が順次減少するバーズビー
ク領域１５とに区分されたフィールド酸化膜２が形成さ
れる。
【００１４】図５５において、輪郭１３は、上述のマス
ク１４の端部１３を表わしている。言い換えると、図５
５と図５７（ｃ）を参照して、輪郭１３は、本体領域１
６とバーズビーク領域１５との境界線を表わしている。
ク１４の端部１３を表わしている。言い換えると、図５
５と図５７（ｃ）を参照して、輪郭１３は、本体領域１
６とバーズビーク領域１５との境界線を表わしている。
【００１５】図５５中、輪郭１７は、ストレージノード
コンタクトホールを形成するための、レジストマスクの
開口部を表わしている。これについて、さらに詳細に説
明する。すなわち、図５８（ａ）を参照して、層間絶縁
膜６中にコンタクトホールを形成するために、層間絶縁
膜６の上に所定の開口部１７を有するレジストマスク１
８を形成する。図５８（ｂ）を参照して、レジストマス
ク１８を用いて、層間絶縁膜６をエッチングし、コンタ
クトホール７を形成する。輪郭１７は、上述の開口部１
７の端部を表わしている。
コンタクトホールを形成するための、レジストマスクの
開口部を表わしている。これについて、さらに詳細に説
明する。すなわち、図５８（ａ）を参照して、層間絶縁
膜６中にコンタクトホールを形成するために、層間絶縁
膜６の上に所定の開口部１７を有するレジストマスク１
８を形成する。図５８（ｂ）を参照して、レジストマス
ク１８を用いて、層間絶縁膜６をエッチングし、コンタ
クトホール７を形成する。輪郭１７は、上述の開口部１
７の端部を表わしている。
【００１６】図５６は、図５５におけるＡ−Ａ線方向と
同一方向に沿って切ったメモリセルの断面図である。半
導体基板１の表面中にフィールド酸化膜２が形成されて
いる。活性領域３の表面中には、活性層４が形成されて
いる。活性層４を覆うように、半導体基板１の上に層間
絶縁膜６が形成されている。層間絶縁膜６中に、活性層
４の表面を露出させるためのコンタクトホール７が形成
されている。コンタクトホール７中に、ストレージノー
ド８が埋込まれている。活性層４から、空乏層２０が延
びている。
同一方向に沿って切ったメモリセルの断面図である。半
導体基板１の表面中にフィールド酸化膜２が形成されて
いる。活性領域３の表面中には、活性層４が形成されて
いる。活性層４を覆うように、半導体基板１の上に層間
絶縁膜６が形成されている。層間絶縁膜６中に、活性層
４の表面を露出させるためのコンタクトホール７が形成
されている。コンタクトホール７中に、ストレージノー
ド８が埋込まれている。活性層４から、空乏層２０が延
びている。
【００１７】さて、上述したように、リーク電流の原因
の多くは、半導体基板１中の欠陥２１に起因する。フィ
ールド酸化膜２を半導体基板１の表面中に形成する際、
図５７（ｂ）を参照して、バーズビーク部分２２の直下
にストレスが多くかかるため、バーズビーク部分２２と
半導体基板１との境界付近で多数の欠陥２１が形成され
る。この欠陥２１に、半導体装置製造のプロセス中にお
いて生じた、金属イオンがトラップされる。図５６を参
照して、この欠陥２１に活性層４から延びる空乏層２０
が接触すると、通常のＰＮ接合の逆方向リーク電流以外
のリーク電流成分が加わり、ひいては、メモリセル中の
蓄積電荷を急速に減少させる。これが従来のＤＲＡＭの
問題点である。
の多くは、半導体基板１中の欠陥２１に起因する。フィ
ールド酸化膜２を半導体基板１の表面中に形成する際、
図５７（ｂ）を参照して、バーズビーク部分２２の直下
にストレスが多くかかるため、バーズビーク部分２２と
半導体基板１との境界付近で多数の欠陥２１が形成され
る。この欠陥２１に、半導体装置製造のプロセス中にお
いて生じた、金属イオンがトラップされる。図５６を参
照して、この欠陥２１に活性層４から延びる空乏層２０
が接触すると、通常のＰＮ接合の逆方向リーク電流以外
のリーク電流成分が加わり、ひいては、メモリセル中の
蓄積電荷を急速に減少させる。これが従来のＤＲＡＭの
問題点である。
【００１８】それゆえに、この発明の目的は、リーク電
流を抑制することができるように改良された半導体装置
を提供することにある。
流を抑制することができるように改良された半導体装置
を提供することにある。
【００１９】この発明の他の目的は、基板中の欠陥に起
因するリーク電流を抑制することができるように改良さ
れた半導体装置を提供することにある。
因するリーク電流を抑制することができるように改良さ
れた半導体装置を提供することにある。
【００２０】この発明のさらに他の目的は、情報の保持
時間を増大させることができるように改良されたダイナ
ミックランダムアクセスメモリを提供することにある。
時間を増大させることができるように改良されたダイナ
ミックランダムアクセスメモリを提供することにある。
【００２１】この発明のさらに他の目的は、メモリセル
中の蓄積電荷を減少させないように改良されたダイナミ
ックランダムアクセスメモリを提供することにある。
中の蓄積電荷を減少させないように改良されたダイナミ
ックランダムアクセスメモリを提供することにある。
【００２２】この発明のさらに他の目的は、上述した半
導体装置の製造方法を提供することにある。
導体装置の製造方法を提供することにある。
【００２３】
【課題を解決するための手段】この発明の第１の局面に
従う半導体装置は、半導体基板を備える。上記半導体基
板の上に、その端部が活性領域を取囲むことにより、該
活性領域を他の活性領域から分離するフィールド酸化膜
が設けられている。上記活性領域を覆うように上記半導
体基板の上に層間絶縁膜が設けられている。上記層間絶
縁膜中に、上記活性領域の表面の一部を露出させるため
のコンタクトホールが設けられている。上記活性領域の
表面に電気的に接続されるように、上記コンタクトホー
ル内に導電体が埋め込まれている。上記フィールド酸化
膜の上記端部は、上記半導体基板の表面に対して垂直又
は垂直に近い面を有している。
従う半導体装置は、半導体基板を備える。上記半導体基
板の上に、その端部が活性領域を取囲むことにより、該
活性領域を他の活性領域から分離するフィールド酸化膜
が設けられている。上記活性領域を覆うように上記半導
体基板の上に層間絶縁膜が設けられている。上記層間絶
縁膜中に、上記活性領域の表面の一部を露出させるため
のコンタクトホールが設けられている。上記活性領域の
表面に電気的に接続されるように、上記コンタクトホー
ル内に導電体が埋め込まれている。上記フィールド酸化
膜の上記端部は、上記半導体基板の表面に対して垂直又
は垂直に近い面を有している。
【００２４】この発明の第２の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の上に、その
端部で活性領域を取囲み、該活性領域を他の活性領域か
ら分離するためのフィールド酸化膜が設けられている。
上記活性領域の表面中に活性層が設けられている。上記
活性領域を覆うように上記半導体基板の上に層間絶縁膜
が設けられている。上記層間絶縁膜中に、上記活性層の
表面を露出させるためのコンタクトホールが設けられて
いる。上記活性層に接触するように、上記コンタクトホ
ール内に導電体が埋込まれている。上記活性層は、上記
フィールド酸化膜の上記端部と接触しないように、上記
フィールド酸化膜の上記端部から離されて形成されてい
る。
は、半導体基板を備える。上記半導体基板の上に、その
端部で活性領域を取囲み、該活性領域を他の活性領域か
ら分離するためのフィールド酸化膜が設けられている。
上記活性領域の表面中に活性層が設けられている。上記
活性領域を覆うように上記半導体基板の上に層間絶縁膜
が設けられている。上記層間絶縁膜中に、上記活性層の
表面を露出させるためのコンタクトホールが設けられて
いる。上記活性層に接触するように、上記コンタクトホ
ール内に導電体が埋込まれている。上記活性層は、上記
フィールド酸化膜の上記端部と接触しないように、上記
フィールド酸化膜の上記端部から離されて形成されてい
る。
【００２５】この発明の第３の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の表面中であ
って、活性領域以外の部分に、凹部が設けられている。
上記凹部内に、上記活性領域を他の活性領域から分離す
るための、化学気相成長法によって形成された絶縁膜が
埋込まれている。上記活性領域の上にゲート電極が設け
られている。上記ゲート電極を覆うように、上記半導体
基板の上に層間絶縁膜が設けられている。上記層間絶縁
膜中に、上記活性領域の表面の一部を露出させるための
コンタクトホールが設けられている。上記コンタクトホ
ール中に埋込まれるように、上記半導体基板の上に導電
体が設けられている。
は、半導体基板を備える。上記半導体基板の表面中であ
って、活性領域以外の部分に、凹部が設けられている。
上記凹部内に、上記活性領域を他の活性領域から分離す
るための、化学気相成長法によって形成された絶縁膜が
埋込まれている。上記活性領域の上にゲート電極が設け
られている。上記ゲート電極を覆うように、上記半導体
基板の上に層間絶縁膜が設けられている。上記層間絶縁
膜中に、上記活性領域の表面の一部を露出させるための
コンタクトホールが設けられている。上記コンタクトホ
ール中に埋込まれるように、上記半導体基板の上に導電
体が設けられている。
【００２６】この発明の第４の局面に従う半導体装置の
製造方法においては、まず、半導体基板の表面中に、そ
の端部で活性領域を取囲み、該活性領域を他の活性領域
から分離するためのフィールド酸化膜を形成する。上記
活性領域の上にゲート電極を形成する。上記ゲート電極
を覆うように、上記半導体基板の上に層間絶縁膜を形成
する。上記層間絶縁膜を選択的にエッチングし、それに
よって、上記層間絶縁膜中に、上記活性領域の表面の一
部を露出させるためのコンタクトホールを形成し、か
つ、これと同時に、上記フィールド酸化膜の上記端部を
エッチング除去する。上記コンタクトホール中に、上記
活性領域に接続されるように導電体を埋込む。
製造方法においては、まず、半導体基板の表面中に、そ
の端部で活性領域を取囲み、該活性領域を他の活性領域
から分離するためのフィールド酸化膜を形成する。上記
活性領域の上にゲート電極を形成する。上記ゲート電極
を覆うように、上記半導体基板の上に層間絶縁膜を形成
する。上記層間絶縁膜を選択的にエッチングし、それに
よって、上記層間絶縁膜中に、上記活性領域の表面の一
部を露出させるためのコンタクトホールを形成し、か
つ、これと同時に、上記フィールド酸化膜の上記端部を
エッチング除去する。上記コンタクトホール中に、上記
活性領域に接続されるように導電体を埋込む。
【００２７】この発明の第５の局面に従う半導体装置の
製造方法においては、まず、半導体基板の表面中に、そ
の端部で活性領域を取囲み、該活性領域を他の活性領域
から分離するためのフィールド酸化膜を形成する。上記
フィールド酸化膜の前記端部をエッチング除去する。上
記半導体基板の上にゲート絶縁膜のもとになる酸化膜
と、ゲート電極のもとになる導電体層を順次形成する。
上記酸化膜と上記導電体層をパターニングし、それによ
って、ゲート絶縁膜とゲート電極とを形成する。上記ゲ
ート電極を覆うように上記半導体基板の上に層間絶縁膜
を形成する。上記層間絶縁膜中に上記活性領域の表面を
露出させるためのコンタクトホールを形成する。上記コ
ンタクトホール中に、上記活性領域の表面に接触するよ
うに導電体を埋込む。
製造方法においては、まず、半導体基板の表面中に、そ
の端部で活性領域を取囲み、該活性領域を他の活性領域
から分離するためのフィールド酸化膜を形成する。上記
フィールド酸化膜の前記端部をエッチング除去する。上
記半導体基板の上にゲート絶縁膜のもとになる酸化膜
と、ゲート電極のもとになる導電体層を順次形成する。
上記酸化膜と上記導電体層をパターニングし、それによ
って、ゲート絶縁膜とゲート電極とを形成する。上記ゲ
ート電極を覆うように上記半導体基板の上に層間絶縁膜
を形成する。上記層間絶縁膜中に上記活性領域の表面を
露出させるためのコンタクトホールを形成する。上記コ
ンタクトホール中に、上記活性領域の表面に接触するよ
うに導電体を埋込む。
【００２８】この発明の第６の局面に従う半導体装置の
製造方法においては、まず、半導体基板の表面中であっ
て、活性領域以外の部分に凹部を形成する。上記凹部内
に絶縁膜を埋込む。上記活性領域の上にゲート電極を形
成する。上記ゲート電極を覆うように上記半導体基板の
上に層間絶縁膜を形成する。上記層間絶縁膜中に上記活
性領域の表面の一部を露出させるためのコンタクトホー
ルを形成する。上記コンタクトホール中に、上記活性領
域の表面に電気的接続される導電体を埋込む。
製造方法においては、まず、半導体基板の表面中であっ
て、活性領域以外の部分に凹部を形成する。上記凹部内
に絶縁膜を埋込む。上記活性領域の上にゲート電極を形
成する。上記ゲート電極を覆うように上記半導体基板の
上に層間絶縁膜を形成する。上記層間絶縁膜中に上記活
性領域の表面の一部を露出させるためのコンタクトホー
ルを形成する。上記コンタクトホール中に、上記活性領
域の表面に電気的接続される導電体を埋込む。
【００２９】
【作用】この発明の第１の局面に従う半導体装置によれ
ば、フィールド酸化膜の端部が、半導体基板の表面に対
して垂直又は垂直に近い面を有している。このような構
造は、フィールド酸化膜の端部を、半導体基板の表面に
対して垂直な方向からエッチング除去することによって
得られる。このエッチングにより、フィールド酸化膜の
端部が除去されると同時に、フィールド酸化膜の端部の
直下に存在していた欠陥の多くが除去される。
ば、フィールド酸化膜の端部が、半導体基板の表面に対
して垂直又は垂直に近い面を有している。このような構
造は、フィールド酸化膜の端部を、半導体基板の表面に
対して垂直な方向からエッチング除去することによって
得られる。このエッチングにより、フィールド酸化膜の
端部が除去されると同時に、フィールド酸化膜の端部の
直下に存在していた欠陥の多くが除去される。
【００３０】この発明の第２の局面に従う半導体装置に
よれば、活性層が、フィールド酸化膜の端部と接触しな
いように、フィールド酸化膜の端部から離されて形成さ
れているので、活性層はフィールド酸化膜の端部の直下
に存在している欠陥と接触しない。
よれば、活性層が、フィールド酸化膜の端部と接触しな
いように、フィールド酸化膜の端部から離されて形成さ
れているので、活性層はフィールド酸化膜の端部の直下
に存在している欠陥と接触しない。
【００３１】この発明の第３の局面に従う半導体装置に
よれば、活性領域を他の活性領域から分離するための絶
縁膜を、化学気相成長法により形成しているので、基板
に対して与えられるストレスが少なくなるため、絶縁膜
の直下には欠陥が生じない。
よれば、活性領域を他の活性領域から分離するための絶
縁膜を、化学気相成長法により形成しているので、基板
に対して与えられるストレスが少なくなるため、絶縁膜
の直下には欠陥が生じない。
【００３２】この発明の第４の局面に従う半導体装置の
製造方法によれば、層間絶縁膜中にコンタクトホールを
形成するときに、フィールド酸化膜の端部も同時にエッ
チング除去する。フィールド酸化膜の端部のエッチング
除去時に、該フィールド酸化膜の端部の直下に存在して
いた欠陥の多くが除去される。
製造方法によれば、層間絶縁膜中にコンタクトホールを
形成するときに、フィールド酸化膜の端部も同時にエッ
チング除去する。フィールド酸化膜の端部のエッチング
除去時に、該フィールド酸化膜の端部の直下に存在して
いた欠陥の多くが除去される。
【００３３】この発明の第５の局面に従う半導体装置の
製造方法によれば、フィールド酸化膜の端部をエッチン
グ除去するときに、フィールド酸化膜の端部の直下に存
在していた欠陥の多くが同時に除去される。
製造方法によれば、フィールド酸化膜の端部をエッチン
グ除去するときに、フィールド酸化膜の端部の直下に存
在していた欠陥の多くが同時に除去される。
【００３４】この発明の第６の局面に従う半導体装置の
製造方法によれば、活性領域以外の部分に凹部を形成
し、この凹部内に絶縁膜を埋込む。活性領域は、凹部内
に埋込まれた絶縁膜によって、他の活性領域から分離さ
れる。絶縁膜を凹部内に埋込むとき、半導体基板にはス
トレスが与えられないため、絶縁膜の下には欠陥は生じ
ない。
製造方法によれば、活性領域以外の部分に凹部を形成
し、この凹部内に絶縁膜を埋込む。活性領域は、凹部内
に埋込まれた絶縁膜によって、他の活性領域から分離さ
れる。絶縁膜を凹部内に埋込むとき、半導体基板にはス
トレスが与えられないため、絶縁膜の下には欠陥は生じ
ない。
【００３５】
【実施例】以下、この発明の実施例を図について説明す
る。
る。
【００３６】実施例１ 図１は、この発明の一実施例に係る半導体装置の断面図
である。
である。
【００３７】当該半導体装置は、Ｐ型半導体基板１を備
える。半導体基板１は、たとえばシリコン半導体基板で
ある。半導体基板１の表面中には、その端部が活性領域
３を取囲むことにより、該活性領域３を他の活性領域か
ら分離するフィールド酸化膜２が設けられている。活性
領域３の表面には活性層４が設けられている。活性層４
から空乏層２０が広がっている。活性層４を覆うよう
に、半導体基板１の上に層間絶縁膜６が設けられてい
る。層間絶縁膜６中に、活性層４の表面を露出させるた
めのコンタクトホール７が設けられている。活性層４の
表面に電気的に接続されるようにコンタクトホール７内
に、ダイナミックランダムアクセスメモリのストレージ
ノード８が埋込まれている。本実施例において、フィー
ルド酸化膜２の端部は、半導体基板１の表面に対して垂
直な面２ｅを有している。フィールド酸化膜２の端部の
垂直な面２ｅは、後述するように、フィールド酸化膜２
の端部を、半導体基板１の表面に対して垂直な方向から
エッチング除去することによって得られる。このエッチ
ングにより、フィールド酸化膜２の端部の直下に存在し
ていた欠陥２１の多くが除去される。したがって、リー
ク電流を増大させる欠陥の数が減少するため、リーク電
流が少なくなり、ひいては、情報の保持時間が増大した
ダイナミックランダムアクセスメモリが得られる。
える。半導体基板１は、たとえばシリコン半導体基板で
ある。半導体基板１の表面中には、その端部が活性領域
３を取囲むことにより、該活性領域３を他の活性領域か
ら分離するフィールド酸化膜２が設けられている。活性
領域３の表面には活性層４が設けられている。活性層４
から空乏層２０が広がっている。活性層４を覆うよう
に、半導体基板１の上に層間絶縁膜６が設けられてい
る。層間絶縁膜６中に、活性層４の表面を露出させるた
めのコンタクトホール７が設けられている。活性層４の
表面に電気的に接続されるようにコンタクトホール７内
に、ダイナミックランダムアクセスメモリのストレージ
ノード８が埋込まれている。本実施例において、フィー
ルド酸化膜２の端部は、半導体基板１の表面に対して垂
直な面２ｅを有している。フィールド酸化膜２の端部の
垂直な面２ｅは、後述するように、フィールド酸化膜２
の端部を、半導体基板１の表面に対して垂直な方向から
エッチング除去することによって得られる。このエッチ
ングにより、フィールド酸化膜２の端部の直下に存在し
ていた欠陥２１の多くが除去される。したがって、リー
ク電流を増大させる欠陥の数が減少するため、リーク電
流が少なくなり、ひいては、情報の保持時間が増大した
ダイナミックランダムアクセスメモリが得られる。
【００３８】実施例２ 図２は、実施例２に係る半導体装置の断面図である。実
施例２は、以下の点を除いて、実施例１と同様であるの
で、同一または相当する部分には同一の参照番号を付
し、その説明を繰返さない。フィールド酸化膜２は、一
般に、膜厚がほぼ一定にされた本体領域１６と、活性領
域３に向かう方向に膜厚が順次減少するバーズビーク領
域１５に区分される。本実施例では、フィールド酸化膜
の端部の垂直面２ｅは、本体領域１６内にまで後退して
形成されている。このような構造は、図２と図５７と図
５８を参照して、コンタクトホール７を形成するとき、
マスク１４の端部１３の位置まで層間絶縁膜６をエッチ
ングすることによって形成される。フィールド酸化膜２
を、マスク１４の端部の位置まで削ることによって、同
時に、フィールド酸化膜の端部の直下に存在していた欠
陥の多くが取除かれる。したがって、リーク電流を増大
させる欠陥の数が減少するため、リーク電流が少なくな
り、ひいては、情報の保持時間が増大したダイナミック
ランダムアクセスメモリが得られる。
施例２は、以下の点を除いて、実施例１と同様であるの
で、同一または相当する部分には同一の参照番号を付
し、その説明を繰返さない。フィールド酸化膜２は、一
般に、膜厚がほぼ一定にされた本体領域１６と、活性領
域３に向かう方向に膜厚が順次減少するバーズビーク領
域１５に区分される。本実施例では、フィールド酸化膜
の端部の垂直面２ｅは、本体領域１６内にまで後退して
形成されている。このような構造は、図２と図５７と図
５８を参照して、コンタクトホール７を形成するとき、
マスク１４の端部１３の位置まで層間絶縁膜６をエッチ
ングすることによって形成される。フィールド酸化膜２
を、マスク１４の端部の位置まで削ることによって、同
時に、フィールド酸化膜の端部の直下に存在していた欠
陥の多くが取除かれる。したがって、リーク電流を増大
させる欠陥の数が減少するため、リーク電流が少なくな
り、ひいては、情報の保持時間が増大したダイナミック
ランダムアクセスメモリが得られる。
【００３９】なお、上記垂直な面２ｅは、完全に垂直で
なくても良く、若干の傾斜を有する場合、すなわち、垂
直に近い面を含む。エッチング手法によっては、若干の
傾斜を有することがあるからである。
なくても良く、若干の傾斜を有する場合、すなわち、垂
直に近い面を含む。エッチング手法によっては、若干の
傾斜を有することがあるからである。
【００４０】実施例３ 図３は、実施例３に係る半導体装置の断面図である。
【００４１】実施例３は、以下の点を除いて、実施例２
と同様であるので、同一または相当する部分には、同一
の参照番号を付し、その説明を繰返さない。
と同様であるので、同一または相当する部分には、同一
の参照番号を付し、その説明を繰返さない。
【００４２】実施例３においても、実施例２と同様に、
フィールド酸化膜２の端部の垂直面２ｅは、フィールド
酸化膜２の本体領域１６内にまで後退して形成されてい
る。
フィールド酸化膜２の端部の垂直面２ｅは、フィールド
酸化膜２の本体領域１６内にまで後退して形成されてい
る。
【００４３】実施例２では、コンタクトホールの径を拡
大することによって、同様の構造を得た。しかし実施例
３では、図５７と図５８を参照して、マスク１４の領域
を、コンタクトホール７の領域よりも小さくすることに
よって、このような構造を得ている。実施例３において
も、酸化膜のエッチングと同時に欠陥のほとんどが取除
かれる。したがって、リーク電流を増大させる欠陥の数
を減少させられるため、情報の保持時間を増大させるこ
とができる。
大することによって、同様の構造を得た。しかし実施例
３では、図５７と図５８を参照して、マスク１４の領域
を、コンタクトホール７の領域よりも小さくすることに
よって、このような構造を得ている。実施例３において
も、酸化膜のエッチングと同時に欠陥のほとんどが取除
かれる。したがって、リーク電流を増大させる欠陥の数
を減少させられるため、情報の保持時間を増大させるこ
とができる。
【００４４】実施例４ 図４は、実施例４に係る半導体装置のレイアウト図であ
る。図中、輪郭１３は、図５７のマスク１４の端部１３
を表わしている。輪郭１７は、図５８を参照して、レジ
スト１８の開口部１７を表わしている。輪郭２３は、図
４と図５７（ｃ）を参照して、活性領域３の輪郭を表わ
している。
る。図中、輪郭１３は、図５７のマスク１４の端部１３
を表わしている。輪郭１７は、図５８を参照して、レジ
スト１８の開口部１７を表わしている。輪郭２３は、図
４と図５７（ｃ）を参照して、活性領域３の輪郭を表わ
している。
【００４５】図４と図５７（ｃ）を参照して、フィール
ド酸化膜２は、膜厚がほぼ一定にされた本体領域１６
と、活性領域３に向かう方向に膜厚が順次減少するバー
ズビーク領域１５とに区分される。実施例４では、フィ
ールド酸化膜２の端部の垂直面２ｅは、バーズビーク領
域１５内にまで後退して形成されている。フィールド酸
化膜２の端部の垂直面２ｅは、活性領域３の周囲に沿っ
て連続的に形成されている。このような構造は、フィー
ルド酸化膜２の端部を、活性領域３の周囲に沿って、半
導体基板の表面に対して垂直な方向からエッチングする
ことによって形成される。このエッチングによって、リ
ーク電流を増大させる欠陥の数を減少させられるため、
情報の保持時間を増大させることができる。
ド酸化膜２は、膜厚がほぼ一定にされた本体領域１６
と、活性領域３に向かう方向に膜厚が順次減少するバー
ズビーク領域１５とに区分される。実施例４では、フィ
ールド酸化膜２の端部の垂直面２ｅは、バーズビーク領
域１５内にまで後退して形成されている。フィールド酸
化膜２の端部の垂直面２ｅは、活性領域３の周囲に沿っ
て連続的に形成されている。このような構造は、フィー
ルド酸化膜２の端部を、活性領域３の周囲に沿って、半
導体基板の表面に対して垂直な方向からエッチングする
ことによって形成される。このエッチングによって、リ
ーク電流を増大させる欠陥の数を減少させられるため、
情報の保持時間を増大させることができる。
【００４６】実施例５ 図５は、実施例５に係る半導体装置のレイアウト図であ
る。実施例５に係る半導体装置は、以下の点を除いて、
実施例４に係る半導体装置と同様であるので、同一また
は相当する部分には、同一の参照番号を付し、その説明
は繰返さない。
る。実施例５に係る半導体装置は、以下の点を除いて、
実施例４に係る半導体装置と同様であるので、同一また
は相当する部分には、同一の参照番号を付し、その説明
は繰返さない。
【００４７】実施例５では、フィールド酸化膜２の端部
の垂直面２ｅは、フィールド酸化膜２の本体領域１６内
にまで後退して形成されている。本実施例においても、
フィールド酸化膜２の端部の垂直面２ｅは、活性領域３
の周囲に沿って連続的に形成されている。フィールド酸
化膜２の端部をエッチング除去すると同時に、欠陥のほ
とんどが除去される。したがって、リーク電流を増大さ
せる欠陥の数を減少させられるため、情報の保持時間を
増大させることができる。
の垂直面２ｅは、フィールド酸化膜２の本体領域１６内
にまで後退して形成されている。本実施例においても、
フィールド酸化膜２の端部の垂直面２ｅは、活性領域３
の周囲に沿って連続的に形成されている。フィールド酸
化膜２の端部をエッチング除去すると同時に、欠陥のほ
とんどが除去される。したがって、リーク電流を増大さ
せる欠陥の数を減少させられるため、情報の保持時間を
増大させることができる。
【００４８】実施例６ 図６は、実施例６に係る半導体装置のレイアウト図であ
る。実施例６に係る半導体装置は、以下の点を除いて、
実施例５に係る半導体装置と同様であるので、同一また
は相当する部分には同一の参照番号を付し、その説明を
繰返さない。
る。実施例６に係る半導体装置は、以下の点を除いて、
実施例５に係る半導体装置と同様であるので、同一また
は相当する部分には同一の参照番号を付し、その説明を
繰返さない。
【００４９】通常、活性領域３は、その平面形状におい
て、図のように、１対の長辺２５，２５と、該１対の長
辺２５，２５の端部を結ぶ円弧の辺２６とによって囲ま
れる。本実施例においては、図６と図５８を参照して、
レジストマスク１８の開口部１７は、円弧の辺２６がそ
の中に含まれるように形成される。このようなレジスト
マスク１８を用いてフィールド酸化膜の端部をエッチン
グすると、フィールド酸化膜２の端部の垂直面２ｅは、
円弧の辺２６を取囲むように形成される。フィールド酸
化膜２の端部のエッチングと同時に、端部の直下に存在
していた欠陥の多くも取除かれる。したがって、リーク
電流を増大させる欠陥の数を減少させられるため、情報
の保持時間を増大させることができる。
て、図のように、１対の長辺２５，２５と、該１対の長
辺２５，２５の端部を結ぶ円弧の辺２６とによって囲ま
れる。本実施例においては、図６と図５８を参照して、
レジストマスク１８の開口部１７は、円弧の辺２６がそ
の中に含まれるように形成される。このようなレジスト
マスク１８を用いてフィールド酸化膜の端部をエッチン
グすると、フィールド酸化膜２の端部の垂直面２ｅは、
円弧の辺２６を取囲むように形成される。フィールド酸
化膜２の端部のエッチングと同時に、端部の直下に存在
していた欠陥の多くも取除かれる。したがって、リーク
電流を増大させる欠陥の数を減少させられるため、情報
の保持時間を増大させることができる。
【００５０】実施例７ 図７は、実施例７に係る半導体装置のレイアウト図であ
る。実施例７に係る半導体装置は、以下の点を除いて、
実施例４に係る半導体装置と同様であるので、同一また
は相当する部分には同一の参照番号を付し、その説明を
繰返さない。
る。実施例７に係る半導体装置は、以下の点を除いて、
実施例４に係る半導体装置と同様であるので、同一また
は相当する部分には同一の参照番号を付し、その説明を
繰返さない。
【００５１】図７を参照して、活性領域３は、その平面
形状において、１対の長辺２５，２５と、該１対の長辺
２５，２５の端部を結ぶ短辺２７によって囲まれてい
る。フィールド酸化膜２の端部の垂直面２ｅは、活性領
域３の長辺２５の側にのみ形成されている。また、フィ
ールド酸化膜２の端部の垂直面２ｅは、バーズビーク領
域１５内にまで後退して形成されている。フィールド酸
化膜２の端部の垂直面２ｅを形成するための、フィール
ド酸化膜２の端部のエッチングと同時に、フィールド酸
化膜の端部の直下に存在していた欠陥のほとんどが取除
かれる。したがって、リーク電流を増大させる欠陥の数
を減少させられるため、情報の保持時間を増大させるこ
とができる。
形状において、１対の長辺２５，２５と、該１対の長辺
２５，２５の端部を結ぶ短辺２７によって囲まれてい
る。フィールド酸化膜２の端部の垂直面２ｅは、活性領
域３の長辺２５の側にのみ形成されている。また、フィ
ールド酸化膜２の端部の垂直面２ｅは、バーズビーク領
域１５内にまで後退して形成されている。フィールド酸
化膜２の端部の垂直面２ｅを形成するための、フィール
ド酸化膜２の端部のエッチングと同時に、フィールド酸
化膜の端部の直下に存在していた欠陥のほとんどが取除
かれる。したがって、リーク電流を増大させる欠陥の数
を減少させられるため、情報の保持時間を増大させるこ
とができる。
【００５２】実施例８ 図８は、実施例８に係る半導体装置のレイアウト図であ
る。実施例８に係る半導体装置は、以下の点を除いて、
実施例７に係る半導体装置と同様であるので、同一また
は相当する部分には同一の参照番号を付し、その説明を
繰返さない。
る。実施例８に係る半導体装置は、以下の点を除いて、
実施例７に係る半導体装置と同様であるので、同一また
は相当する部分には同一の参照番号を付し、その説明を
繰返さない。
【００５３】フィールド酸化膜２の端部の垂直面２ｅ
は、活性領域３の長辺２５，２５の側にのみ形成されて
いる。またフィールド酸化膜２の端部の垂直面２ｅは、
フィールド酸化膜２の本体領域１６内にまで後退して形
成されている。フィールド酸化膜２の端部の垂直面２ｅ
を形成するための、フィールド酸化膜の端部のエッチン
グと同時に、フィールド酸化膜の端部の直下に存在して
いた欠陥の多くが取除かれる。したがって、リーク電流
を増大させる欠陥の数を減少させられるため、情報の保
持時間を増大させることができる。
は、活性領域３の長辺２５，２５の側にのみ形成されて
いる。またフィールド酸化膜２の端部の垂直面２ｅは、
フィールド酸化膜２の本体領域１６内にまで後退して形
成されている。フィールド酸化膜２の端部の垂直面２ｅ
を形成するための、フィールド酸化膜の端部のエッチン
グと同時に、フィールド酸化膜の端部の直下に存在して
いた欠陥の多くが取除かれる。したがって、リーク電流
を増大させる欠陥の数を減少させられるため、情報の保
持時間を増大させることができる。
【００５４】実施例９ 図９は、実施例９に係る半導体装置のレイアウト図であ
る。実施例９に係る半導体装置は、以下の点を除いて、
実施例７に係る半導体装置と同様であるので、同一また
は相当する部分には同一の参照番号を付し、その説明を
繰返さない。
る。実施例９に係る半導体装置は、以下の点を除いて、
実施例７に係る半導体装置と同様であるので、同一また
は相当する部分には同一の参照番号を付し、その説明を
繰返さない。
【００５５】活性領域３は、その平面形状において１対
の長辺２５，２５と、該１対の長辺２５，２５の端部を
結ぶ短辺２７によって囲まれている。フィールド酸化膜
２の端部の垂直面ｅは、活性領域３の短辺２７側にのみ
形成されている。また、フィールド酸化膜２の端部の垂
直面２ｅは、フィールド酸化膜のバーズビーク領域１５
内にまで後退して形成されている。フィールド酸化膜２
の端部の垂直面２ｅを形成するための、フィールド酸化
膜の端部のエッチングと同時に、フィールド酸化膜の端
部の直下に存在していた欠陥の多くも取除かれる。した
がって、リーク電流を増大させる欠陥の数を減少させら
れるため、情報の保持時間を増大させることができる。
の長辺２５，２５と、該１対の長辺２５，２５の端部を
結ぶ短辺２７によって囲まれている。フィールド酸化膜
２の端部の垂直面ｅは、活性領域３の短辺２７側にのみ
形成されている。また、フィールド酸化膜２の端部の垂
直面２ｅは、フィールド酸化膜のバーズビーク領域１５
内にまで後退して形成されている。フィールド酸化膜２
の端部の垂直面２ｅを形成するための、フィールド酸化
膜の端部のエッチングと同時に、フィールド酸化膜の端
部の直下に存在していた欠陥の多くも取除かれる。した
がって、リーク電流を増大させる欠陥の数を減少させら
れるため、情報の保持時間を増大させることができる。
【００５６】実施例１０ 図１０は、実施例１０に係る半導体装置のレイアウト図
である。実施例１０に係る半導体装置は、以下の点を除
いて、実施例９に係る半導体装置と同様であるので、同
一または相当する部分には同一の参照番号を付し、その
説明を繰返さない。
である。実施例１０に係る半導体装置は、以下の点を除
いて、実施例９に係る半導体装置と同様であるので、同
一または相当する部分には同一の参照番号を付し、その
説明を繰返さない。
【００５７】実施例１０においては、フィールド酸化膜
２の端部の垂直面２ｅは、活性領域３の短辺２７側にの
み形成されている。フィールド酸化膜２の端部の垂直面
２ｅは、フィールド酸化膜２の本体領域１６内にまで後
退して形成されている。フィールド酸化膜２の端部の垂
直面２ｅの形成時に、フィールド酸化膜２の端部の直下
に存在していた欠陥の多くが同時に除去される。
２の端部の垂直面２ｅは、活性領域３の短辺２７側にの
み形成されている。フィールド酸化膜２の端部の垂直面
２ｅは、フィールド酸化膜２の本体領域１６内にまで後
退して形成されている。フィールド酸化膜２の端部の垂
直面２ｅの形成時に、フィールド酸化膜２の端部の直下
に存在していた欠陥の多くが同時に除去される。
【００５８】実施例１１ 図１１は、実施例１１に係る半導体装置のレイアウト図
である。実施例１１に係る半導体装置は、次の点を除い
て、実施例４に係る半導体装置と同様であるので、同一
または相当する部分には同一の参照番号を付し、その説
明を繰返さない。
である。実施例１１に係る半導体装置は、次の点を除い
て、実施例４に係る半導体装置と同様であるので、同一
または相当する部分には同一の参照番号を付し、その説
明を繰返さない。
【００５９】本実施例では、図１１と図５７を参照し
て、活性領域３を形成するためのマスク１４を、実施例
４に比べて小さくしている点である。すなわち、輪郭１
３が、実施例４の場合と比べて小さい。このような実施
例でも、実施例４に係る半導体装置と同様の効果を奏す
る。
て、活性領域３を形成するためのマスク１４を、実施例
４に比べて小さくしている点である。すなわち、輪郭１
３が、実施例４の場合と比べて小さい。このような実施
例でも、実施例４に係る半導体装置と同様の効果を奏す
る。
【００６０】実施例１２ 図１２は、実施例１２に係る半導体装置のレイアウト図
である。実施例１２に係る半導体装置は、実施例５に係
る半導体装置と次の点を除いて同一であるので、同一ま
たは相当する部分には同一の参照番号を付し、その説明
を繰返さない。
である。実施例１２に係る半導体装置は、実施例５に係
る半導体装置と次の点を除いて同一であるので、同一ま
たは相当する部分には同一の参照番号を付し、その説明
を繰返さない。
【００６１】実施例１２の半導体装置においては、活性
領域３の大きさが、実施例５に係る装置に比べて小さく
されている点である。このような構成であっても、実施
例５と同様の効果を奏する。
領域３の大きさが、実施例５に係る装置に比べて小さく
されている点である。このような構成であっても、実施
例５と同様の効果を奏する。
【００６２】実施例１３ 図１３は、実施例１３に係る半導体装置のレイアウト図
である。実施例１３に係る半導体装置は、次の点を除い
て、実施例７に係る半導体装置と同一であるので、同一
または相当する部分には同一の参照番号を付し、その説
明を繰返さない。
である。実施例１３に係る半導体装置は、次の点を除い
て、実施例７に係る半導体装置と同一であるので、同一
または相当する部分には同一の参照番号を付し、その説
明を繰返さない。
【００６３】実施例１３に係る半導体装置が実施例７に
係る半導体装置と異なる点は、活性領域３の短辺２７
を、小さくしている点である。このような実施例でも実
施例７に係る半導体装置と同様の効果を奏する。
係る半導体装置と異なる点は、活性領域３の短辺２７
を、小さくしている点である。このような実施例でも実
施例７に係る半導体装置と同様の効果を奏する。
【００６４】実施例１４ 図１４は、実施例１４に係る半導体装置のレイアウト図
である。実施例１４に係る半導体装置は、次の点を除い
て、実施例８に係る半導体装置と同様であるので、同一
または相当する部分には同一の参照番号を付し、その説
明を繰返さない。
である。実施例１４に係る半導体装置は、次の点を除い
て、実施例８に係る半導体装置と同様であるので、同一
または相当する部分には同一の参照番号を付し、その説
明を繰返さない。
【００６５】実施例１４に係る装置においては、活性領
域３の短辺２７が、実施例８に比べて、縮小されてい
る。このような実施例であっても、実施例８に係る半導
体装置と同様の効果を奏する。
域３の短辺２７が、実施例８に比べて、縮小されてい
る。このような実施例であっても、実施例８に係る半導
体装置と同様の効果を奏する。
【００６６】実施例１５ 図１５は、実施例１５に係る半導体装置のレイアウト図
である。実施例１５に係る半導体装置は、次の点を除い
て、実施例９に係る半導体装置と同様であるので、同一
または相当する部分には同一の参照番号を付し、その説
明を繰返さない。
である。実施例１５に係る半導体装置は、次の点を除い
て、実施例９に係る半導体装置と同様であるので、同一
または相当する部分には同一の参照番号を付し、その説
明を繰返さない。
【００６７】実施例１５に係る半導体装置が実施例９に
係る半導体装置と異なる点は、活性領域３の長辺２５の
長さが縮小されている点である。このような実施例であ
っても、実施例９に係る半導体装置と同様の効果を奏す
る。
係る半導体装置と異なる点は、活性領域３の長辺２５の
長さが縮小されている点である。このような実施例であ
っても、実施例９に係る半導体装置と同様の効果を奏す
る。
【００６８】実施例１６ 図１６は、実施例１６に係る半導体装置のレイアウト図
である。実施例１６に係る半導体装置は、次の点を除い
て、実施例１０に係る半導体装置と同様であるので、同
一または相当する部分には同一の参照番号を付し、その
説明を繰返さない。
である。実施例１６に係る半導体装置は、次の点を除い
て、実施例１０に係る半導体装置と同様であるので、同
一または相当する部分には同一の参照番号を付し、その
説明を繰返さない。
【００６９】実施例１６に係る半導体装置においては、
実施例１０に係る半導体装置に比べて、活性領域３の長
辺２５を縮小している。このような実施例であっても、
実施例１０に係る半導体装置と同様の効果を奏する。
実施例１０に係る半導体装置に比べて、活性領域３の長
辺２５を縮小している。このような実施例であっても、
実施例１０に係る半導体装置と同様の効果を奏する。
【００７０】実施例１７ 図１７は、実施例１７に係る半導体装置のレイアウト図
である。本実施例においては、活性領域３が非常に小さ
くされている。活性領域３の端部は三角形である。フィ
ールド酸化膜２の端部の垂直面２ｅは、活性領域３を囲
んでいる。垂直面２ｅを形成するために、フィールド酸
化膜２の端部をエッチング除去する。フィールド酸化膜
２の端部のエッチングと同時に、フィールド酸化膜の端
部の直下に存在していた欠陥の多くも除去される。した
がって、リーク電流を増大させる欠陥の数を減少させら
れるため、情報の保持時間を増大させることができる。
である。本実施例においては、活性領域３が非常に小さ
くされている。活性領域３の端部は三角形である。フィ
ールド酸化膜２の端部の垂直面２ｅは、活性領域３を囲
んでいる。垂直面２ｅを形成するために、フィールド酸
化膜２の端部をエッチング除去する。フィールド酸化膜
２の端部のエッチングと同時に、フィールド酸化膜の端
部の直下に存在していた欠陥の多くも除去される。した
がって、リーク電流を増大させる欠陥の数を減少させら
れるため、情報の保持時間を増大させることができる。
【００７１】実施例１８ 図１８は、実施例１８に係る半導体装置の断面図であ
る。実施例１８に係る半導体装置は、半導体基板１を備
える。半導体基板１の上に、その端部で活性領域３を取
囲み、該活性領域３を他の活性領域から分離するための
フィールド酸化膜２が設けられている。活性領域３の表
面中に、活性層４が設けられている。活性層４を覆うよ
うに半導体基板１の上に層間絶縁膜６が設けられてい
る。層間絶縁膜６中に活性層４の表面を露出させるため
のコンタクトホール７が設けられている。活性層４に接
触するように、コンタクトホール７内にストレージノー
ド８が埋込まれている。活性層４は、フィールド酸化膜
２の端部と接触しないように、フィールド酸化膜２の端
部から離されて形成されている。本実施例によれば、フ
ィールド酸化膜２の端部に欠陥２１が存在しても、活性
層４が欠陥２１から離されて形成されているので、リー
ク電流は生じない。ひいては情報の保持時間を増大させ
ることができる。
る。実施例１８に係る半導体装置は、半導体基板１を備
える。半導体基板１の上に、その端部で活性領域３を取
囲み、該活性領域３を他の活性領域から分離するための
フィールド酸化膜２が設けられている。活性領域３の表
面中に、活性層４が設けられている。活性層４を覆うよ
うに半導体基板１の上に層間絶縁膜６が設けられてい
る。層間絶縁膜６中に活性層４の表面を露出させるため
のコンタクトホール７が設けられている。活性層４に接
触するように、コンタクトホール７内にストレージノー
ド８が埋込まれている。活性層４は、フィールド酸化膜
２の端部と接触しないように、フィールド酸化膜２の端
部から離されて形成されている。本実施例によれば、フ
ィールド酸化膜２の端部に欠陥２１が存在しても、活性
層４が欠陥２１から離されて形成されているので、リー
ク電流は生じない。ひいては情報の保持時間を増大させ
ることができる。
【００７２】実施例１９ 図１９は、実施例１９に係る半導体装置の断面図であ
る。当該半導体装置は、半導体基板１を備える。半導体
基板１の表面中であって、活性領域３以外の部分に凹部
２８が設けられている。凹部２８内に、活性領域３を他
の活性領域から分離するための、化学気相成長法によっ
て形成された絶縁膜２９が埋込まれている。活性領域３
の上にゲート電極５が設けられている。活性領域３の表
面中であって、ゲート電極５の両側に活性層４が設けら
れている。ゲート電極５を覆うように、半導体基板１の
上に層間絶縁膜６が設けられている。層間絶縁膜６中
に、活性層４の表面を露出させるためのコンタクトホー
ル７が設けられている。活性層４に接続されるように、
コンタクトホール７内にストレージノード８が埋込まれ
ている。本実施例によれば、絶縁膜２９は、化学気相成
長法によって形成されるので、絶縁膜２９の直下には欠
陥は生じない。したがって、リーク電流は発生せず、ひ
いては情報の保持時間を増大させることができる。
る。当該半導体装置は、半導体基板１を備える。半導体
基板１の表面中であって、活性領域３以外の部分に凹部
２８が設けられている。凹部２８内に、活性領域３を他
の活性領域から分離するための、化学気相成長法によっ
て形成された絶縁膜２９が埋込まれている。活性領域３
の上にゲート電極５が設けられている。活性領域３の表
面中であって、ゲート電極５の両側に活性層４が設けら
れている。ゲート電極５を覆うように、半導体基板１の
上に層間絶縁膜６が設けられている。層間絶縁膜６中
に、活性層４の表面を露出させるためのコンタクトホー
ル７が設けられている。活性層４に接続されるように、
コンタクトホール７内にストレージノード８が埋込まれ
ている。本実施例によれば、絶縁膜２９は、化学気相成
長法によって形成されるので、絶縁膜２９の直下には欠
陥は生じない。したがって、リーク電流は発生せず、ひ
いては情報の保持時間を増大させることができる。
【００７３】実施例２０ 図２０〜図２８は、本実施例２０に係る半導体装置の製
造方法の順序の各工程における半導体装置の断面図であ
る。
造方法の順序の各工程における半導体装置の断面図であ
る。
【００７４】図２０を参照して、シリコン基板等の半導
体基板１の上であって、活性領域となる部分の上に窒化
膜３０を形成する。
体基板１の上であって、活性領域となる部分の上に窒化
膜３０を形成する。
【００７５】図２１を参照して、窒化膜３０をマスクに
して、シリコン基板１の表面を熱酸化することによっ
て、フィールド酸化膜２を形成する。このとき、フィー
ルド酸化膜２は、窒化膜３０の端部３０ｅを超えて、活
性領域側にはみ出るように形成される。以下、はみ出し
た部分をバーズビーク部分２２という。バーズビーク部
分２２の直下には、多くの欠陥２１が形成される。図２
１と図２２を参照して、窒化膜３０を除去する。
して、シリコン基板１の表面を熱酸化することによっ
て、フィールド酸化膜２を形成する。このとき、フィー
ルド酸化膜２は、窒化膜３０の端部３０ｅを超えて、活
性領域側にはみ出るように形成される。以下、はみ出し
た部分をバーズビーク部分２２という。バーズビーク部
分２２の直下には、多くの欠陥２１が形成される。図２
１と図２２を参照して、窒化膜３０を除去する。
【００７６】図２３を参照して、シリコン基板１の上に
ゲート絶縁膜のもとになる酸化膜３１と、ゲート電極の
もとになる導電体層３２を形成する。酸化膜３１と導電
体層３２をパターニングし、それによって、ゲート絶縁
膜３３とゲート電極５を形成する。活性領域の表面に活
性層３４を形成する。
ゲート絶縁膜のもとになる酸化膜３１と、ゲート電極の
もとになる導電体層３２を形成する。酸化膜３１と導電
体層３２をパターニングし、それによって、ゲート絶縁
膜３３とゲート電極５を形成する。活性領域の表面に活
性層３４を形成する。
【００７７】図２５を参照して、ゲート電極５を覆うよ
うに、シリコン基板１の上に層間絶縁膜６を堆積する。
うに、シリコン基板１の上に層間絶縁膜６を堆積する。
【００７８】図２６を参照して、層間絶縁膜６中に、活
性領域の表面の一部を露出させるためのコンタクトホー
ル７を形成する。コンタクトホール７の形成と同時に、
フィールド酸化膜２の端部をエッチング除去する。この
とき、フィールド酸化膜２の端部の垂直面２ｅが形成さ
れる。このとき、フィールド酸化膜の端部の直下に存在
していた欠陥２１も除去される。コンタクトホール７か
ら不純物イオンを活性領域の表面に注入することによっ
て、活性層４を形成する。コンタクトホール７中に、活
性層４の表面に接触するように、ストレージノード８を
埋込む。ストレージノード８の表面を誘電体膜９で被覆
する。誘電体膜９を介在させて、ストレージノード８の
上にセルプレート電極１０を形成する。セルプレート電
極１０を覆うように、シリコン基板１の上に層間絶縁膜
３５を形成する。層間絶縁膜３５および層間絶縁膜６中
に、活性層３４の表面を露出させるためのコンタクトホ
ール３６を形成する。コンタクトホール３６内に、活性
層３４に接続されるビット線３７を埋込む。
性領域の表面の一部を露出させるためのコンタクトホー
ル７を形成する。コンタクトホール７の形成と同時に、
フィールド酸化膜２の端部をエッチング除去する。この
とき、フィールド酸化膜２の端部の垂直面２ｅが形成さ
れる。このとき、フィールド酸化膜の端部の直下に存在
していた欠陥２１も除去される。コンタクトホール７か
ら不純物イオンを活性領域の表面に注入することによっ
て、活性層４を形成する。コンタクトホール７中に、活
性層４の表面に接触するように、ストレージノード８を
埋込む。ストレージノード８の表面を誘電体膜９で被覆
する。誘電体膜９を介在させて、ストレージノード８の
上にセルプレート電極１０を形成する。セルプレート電
極１０を覆うように、シリコン基板１の上に層間絶縁膜
３５を形成する。層間絶縁膜３５および層間絶縁膜６中
に、活性層３４の表面を露出させるためのコンタクトホ
ール３６を形成する。コンタクトホール３６内に、活性
層３４に接続されるビット線３７を埋込む。
【００７９】実施例２１ 図２９〜図３７は、実施例２１に係る半導体装置の製造
方法の順序の各工程における半導体装置の断面図であ
る。
方法の順序の各工程における半導体装置の断面図であ
る。
【００８０】図２９を参照して、シリコン基板１の上で
あって、活性領域３となる部分の上に窒化膜３０を形成
する。
あって、活性領域３となる部分の上に窒化膜３０を形成
する。
【００８１】図３０を参照して、窒化膜３０をマスクに
して、シリコン基板１の表面を熱酸化することによっ
て、フィールド酸化膜２を形成する。このとき、フィー
ルド酸化膜２は、窒化膜３０の端部３０ｅを超えて、活
性領域３側にはみ出るように形成される。バーズビーク
部分２２の直下には、多くの欠陥２１が形成される。
して、シリコン基板１の表面を熱酸化することによっ
て、フィールド酸化膜２を形成する。このとき、フィー
ルド酸化膜２は、窒化膜３０の端部３０ｅを超えて、活
性領域３側にはみ出るように形成される。バーズビーク
部分２２の直下には、多くの欠陥２１が形成される。
【００８２】図３０と図３１を参照して、窒化膜３０を
除去する。図３２を参照して、シリコン基板１の上に平
坦化のための層間絶縁膜３８を形成する。活性領域３と
フィールド酸化膜２のバーズビーク部分２２以外の部分
をレジストマスク１８で覆う。
除去する。図３２を参照して、シリコン基板１の上に平
坦化のための層間絶縁膜３８を形成する。活性領域３と
フィールド酸化膜２のバーズビーク部分２２以外の部分
をレジストマスク１８で覆う。
【００８３】図３３を参照して、レジストマスク１８を
用いて、層間絶縁膜３０と、フィールド酸化膜２のバー
ズビーク部分２２をエッチング除去する。このとき、フ
ィールド酸化膜２のバーズビーク部分２２の直下に形成
されていた欠陥２１が除去される。
用いて、層間絶縁膜３０と、フィールド酸化膜２のバー
ズビーク部分２２をエッチング除去する。このとき、フ
ィールド酸化膜２のバーズビーク部分２２の直下に形成
されていた欠陥２１が除去される。
【００８４】図３３と図３４を参照して、レジストマス
ク１８を除去する。図３５を参照して、シリコン基板１
の上に、ゲート絶縁膜のもとになる酸化膜３１と、ゲー
ト電極のもとになる導電体層３２を形成する。酸化膜３
１と導電体層３２をパターニングし、それによってゲー
ト絶縁膜３３とゲート電極５を形成する。酸化膜３１と
導電体層３２のパターニングのためのエッチングによっ
て、活性領域３の表面中の欠陥が、さらに除去される。
ク１８を除去する。図３５を参照して、シリコン基板１
の上に、ゲート絶縁膜のもとになる酸化膜３１と、ゲー
ト電極のもとになる導電体層３２を形成する。酸化膜３
１と導電体層３２をパターニングし、それによってゲー
ト絶縁膜３３とゲート電極５を形成する。酸化膜３１と
導電体層３２のパターニングのためのエッチングによっ
て、活性領域３の表面中の欠陥が、さらに除去される。
【００８５】ゲート電極５を覆うように、シリコン基板
１の上に層間絶縁膜６を形成する。層間絶縁膜６中にコ
ンタクトホール７を形成する。コンタクトホール７を通
して、活性領域の表面に不純物イオンを注入することに
よって、活性層４を形成する。コンタクトホール７中
に、活性層４の表面に接触するように、ストレージノー
ド８を埋込む。
１の上に層間絶縁膜６を形成する。層間絶縁膜６中にコ
ンタクトホール７を形成する。コンタクトホール７を通
して、活性領域の表面に不純物イオンを注入することに
よって、活性層４を形成する。コンタクトホール７中
に、活性層４の表面に接触するように、ストレージノー
ド８を埋込む。
【００８６】実施例２２ 図３８〜図４５は、実施例１２に係る半導体装置の製造
方法の順序の各工程における半導体装置の断面図であ
る。
方法の順序の各工程における半導体装置の断面図であ
る。
【００８７】図３８を参照して、シリコン基板１の上で
あって、活性領域３となる部分の上に窒化膜３０を形成
する。
あって、活性領域３となる部分の上に窒化膜３０を形成
する。
【００８８】図３９を参照して、窒化膜３０をマスクに
して、シリコン基板１の表面を熱酸化することによっ
て、フィールド酸化膜２を形成する。このとき、フィー
ルド酸化膜２は、窒化膜３０の端部３０ｅを超えて、活
性領域３側にはみ出るように形成される。
して、シリコン基板１の表面を熱酸化することによっ
て、フィールド酸化膜２を形成する。このとき、フィー
ルド酸化膜２は、窒化膜３０の端部３０ｅを超えて、活
性領域３側にはみ出るように形成される。
【００８９】図３９と図４０を参照して、窒化膜３０を
除去する。図４０と図４１とを参照して、フィールド酸
化膜２をすべて除去する。これによって、シリコン基板
１の表面中であって、活性領域３以外の部分に凹部３９
を形成する。
除去する。図４０と図４１とを参照して、フィールド酸
化膜２をすべて除去する。これによって、シリコン基板
１の表面中であって、活性領域３以外の部分に凹部３９
を形成する。
【００９０】図４２を参照して、凹部３９に埋込まれる
ようにシリコン基板１の上に低ストレスの酸化膜４０を
形成する。図４２と図４３を参照して低ストレスの酸化
膜４０の表面をエッチングし、活性領域３を露出させ
る。
ようにシリコン基板１の上に低ストレスの酸化膜４０を
形成する。図４２と図４３を参照して低ストレスの酸化
膜４０の表面をエッチングし、活性領域３を露出させ
る。
【００９１】図４４を参照して、活性領域３の上にゲー
ト絶縁膜３３とゲート電極５を形成する。活性領域３の
表面中であってゲート電極５の両側に、活性層４を形成
する。
ト絶縁膜３３とゲート電極５を形成する。活性領域３の
表面中であってゲート電極５の両側に、活性層４を形成
する。
【００９２】図４５を参照して、ゲート電極５を覆うよ
うに、シリコン基板１の上に層間絶縁膜６を形成する。
層間絶縁膜６中に活性層４の表面を露出させるためのコ
ンタクトホール７を形成する。活性層４に接続されるよ
うに、コンタクトホール７内にストレージノード８を埋
込む。
うに、シリコン基板１の上に層間絶縁膜６を形成する。
層間絶縁膜６中に活性層４の表面を露出させるためのコ
ンタクトホール７を形成する。活性層４に接続されるよ
うに、コンタクトホール７内にストレージノード８を埋
込む。
【００９３】本実施例においては、活性領域３を他の活
性領域から分離するための絶縁膜を、低ストレスの酸化
膜４０で形成するので、酸化膜４０の直下には欠陥は生
じない。
性領域から分離するための絶縁膜を、低ストレスの酸化
膜４０で形成するので、酸化膜４０の直下には欠陥は生
じない。
【００９４】実施例２３ 図４６〜図５１は、実施例２３に係る半導体装置の製造
方法の順序の各工程における半導体装置の断面図であ
る。
方法の順序の各工程における半導体装置の断面図であ
る。
【００９５】図４６を参照して、シリコン基板１の上で
あって、活性領域３となる部分の上に窒化膜３０を形成
する。
あって、活性領域３となる部分の上に窒化膜３０を形成
する。
【００９６】図４７を参照して、窒化膜３０をマスクに
して、分離領域にあたる部分をエッチングし、凹部４２
を形成する。
して、分離領域にあたる部分をエッチングし、凹部４２
を形成する。
【００９７】図４７と図４８を参照して、窒化膜３０を
除去する。図４９を参照して、凹部４２に埋込まれるよ
うにシリコン基板１の上に低ストレスの酸化膜４０を堆
積する。
除去する。図４９を参照して、凹部４２に埋込まれるよ
うにシリコン基板１の上に低ストレスの酸化膜４０を堆
積する。
【００９８】図４９と図５０を参照して、酸化膜４０の
表面をエッチングし、活性領域３の表面を露出させる。
図５１を参照して、活性領域３の上に、ゲート絶縁膜３
３とゲート電極５を形成する。活性領域３の表面中であ
って、ゲート電極５の両側に活性層４を形成する。ゲー
ト電極５を覆うように、シリコン基板１の上に層間絶縁
膜６を形成する。層間絶縁膜６中に活性層４の表面を露
出させるためのコンタクトホール７を形成する。コンタ
クトホール７中に活性層４に接続されるストレージノー
ド８を埋込む。
表面をエッチングし、活性領域３の表面を露出させる。
図５１を参照して、活性領域３の上に、ゲート絶縁膜３
３とゲート電極５を形成する。活性領域３の表面中であ
って、ゲート電極５の両側に活性層４を形成する。ゲー
ト電極５を覆うように、シリコン基板１の上に層間絶縁
膜６を形成する。層間絶縁膜６中に活性層４の表面を露
出させるためのコンタクトホール７を形成する。コンタ
クトホール７中に活性層４に接続されるストレージノー
ド８を埋込む。
【００９９】本実施例によれば、活性領域３を他の活性
領域から分離するための絶縁膜を、低ストレスの酸化膜
４０で形成するので、絶縁膜の直下には欠陥は生じな
い。
領域から分離するための絶縁膜を、低ストレスの酸化膜
４０で形成するので、絶縁膜の直下には欠陥は生じな
い。
【０１００】
【発明の効果】本発明の第１の局面に従う半導体装置に
よれば、フィールド酸化膜の端部が、半導体基板の表面
に対して垂直な面を有している。このような構造は、フ
ィールド酸化膜の端部を、半導体基板の表面に対して垂
直な方向からエッチング除去することによって得られ
る。このエッチングにより、フィールド酸化膜の端部が
除去されると同時に、フィールド酸化膜の端部の直下に
存在していた欠陥の多くが除去される。その結果、リー
ク電流を増大させる欠陥の数が減少するため、リーク電
流が少なくなるという効果を奏する。
よれば、フィールド酸化膜の端部が、半導体基板の表面
に対して垂直な面を有している。このような構造は、フ
ィールド酸化膜の端部を、半導体基板の表面に対して垂
直な方向からエッチング除去することによって得られ
る。このエッチングにより、フィールド酸化膜の端部が
除去されると同時に、フィールド酸化膜の端部の直下に
存在していた欠陥の多くが除去される。その結果、リー
ク電流を増大させる欠陥の数が減少するため、リーク電
流が少なくなるという効果を奏する。
【０１０１】本発明の第２の局面に従う半導体装置によ
れば、活性層が、フィールド酸化膜の端部と接触しない
ように、フィールド酸化膜の端部から離されて形成され
ているので、活性層はフィールド酸化膜の端部の直下に
存在している欠陥と接触しない。その結果、リーク電流
が少なくなるという効果を奏する。
れば、活性層が、フィールド酸化膜の端部と接触しない
ように、フィールド酸化膜の端部から離されて形成され
ているので、活性層はフィールド酸化膜の端部の直下に
存在している欠陥と接触しない。その結果、リーク電流
が少なくなるという効果を奏する。
【０１０２】本発明の第３の局面に従う半導体装置によ
れば、活性領域を他の活性領域から分離するための絶縁
膜を、化学気相成長法により形成しているので、基板に
対して与えられるストレスが少なくなる。そのため、絶
縁膜の直下には欠陥が生じない。ひいては、リーク電流
の少ない半導体装置が得られる。
れば、活性領域を他の活性領域から分離するための絶縁
膜を、化学気相成長法により形成しているので、基板に
対して与えられるストレスが少なくなる。そのため、絶
縁膜の直下には欠陥が生じない。ひいては、リーク電流
の少ない半導体装置が得られる。
【０１０３】本発明の第４の局面に従う半導体装置の製
造方法によれば、層間絶縁膜中にコンタクトホールを形
成するときに、フィールド酸化膜の端部も同時にエッチ
ング除去する。フィールド酸化膜の端部のエッチング除
去時に、フィールド酸化膜の端部の直下に存在していた
欠陥の多くが除去される。その結果、リーク電流の少な
い半導体装置が得られるという効果を奏する。
造方法によれば、層間絶縁膜中にコンタクトホールを形
成するときに、フィールド酸化膜の端部も同時にエッチ
ング除去する。フィールド酸化膜の端部のエッチング除
去時に、フィールド酸化膜の端部の直下に存在していた
欠陥の多くが除去される。その結果、リーク電流の少な
い半導体装置が得られるという効果を奏する。
【０１０４】本発明の第５の局面に従う半導体装置の製
造方法によれば、フィールド酸化膜の端部をエッチング
除去するときに、フィールド酸化膜の端部の直下に存在
していた欠陥の多くが同時に除去される。その結果、リ
ーク電流の少ない半導体装置が得られるという効果を奏
する。
造方法によれば、フィールド酸化膜の端部をエッチング
除去するときに、フィールド酸化膜の端部の直下に存在
していた欠陥の多くが同時に除去される。その結果、リ
ーク電流の少ない半導体装置が得られるという効果を奏
する。
【０１０５】本発明の第６の局面に従う半導体装置の製
造方法によれば、活性領域以外の部分に凹部を形成し、
この凹部内に絶縁膜を埋込む。活性領域は、凹部内に埋
込まれた絶縁膜によって、他の活性領域から分離され
る。絶縁膜を凹部内に埋込むとき、半導体基板にはスト
レスが与えられないため、絶縁膜の下には欠陥は生じな
い。その結果、リーク電流の少ない半導体装置が得られ
るという効果を奏する。
造方法によれば、活性領域以外の部分に凹部を形成し、
この凹部内に絶縁膜を埋込む。活性領域は、凹部内に埋
込まれた絶縁膜によって、他の活性領域から分離され
る。絶縁膜を凹部内に埋込むとき、半導体基板にはスト
レスが与えられないため、絶縁膜の下には欠陥は生じな
い。その結果、リーク電流の少ない半導体装置が得られ
るという効果を奏する。
【図１】実施例１に係る半導体装置の断面図である。
【図２】実施例２に係る半導体装置の断面図である。
【図３】実施例３に係る半導体装置の断面図である。
【図４】実施例４に係る半導体装置のレイアウト図であ
る。
る。
【図５】実施例５に係る半導体装置のレイアウト図であ
る。
る。
【図６】実施例６に係る半導体装置のレイアウト図であ
る。
る。
【図７】実施例７に係る半導体装置のレイアウト図であ
る。
る。
【図８】実施例８に係る半導体装置のレイアウト図であ
る。
る。
【図９】実施例９に係る半導体装置のレイアウト図であ
る。
る。
【図１０】実施例１０に係る半導体装置のレイアウト図
である。
である。
【図１１】実施例１１に係る半導体装置のレイアウト図
である。
である。
【図１２】実施例１２に係る半導体装置のレイアウト図
である。
である。
【図１３】実施例１３に係る半導体装置のレイアウト図
である。
である。
【図１４】実施例１４に係る半導体装置のレイアウト図
である。
である。
【図１５】実施例１５に係る半導体装置のレイアウト図
である。
である。
【図１６】実施例１６に係る半導体装置のレイアウト図
である。
である。
【図１７】実施例１７に係る半導体装置のレイアウト図
である。
である。
【図１８】実施例１８に係る半導体装置の断面図であ
る。
る。
【図１９】実施例１９に係る半導体装置の断面図であ
る。
る。
【図２０】実施例２０に係る半導体装置の製造方法の順
序の第１の工程における半導体装置の断面図である。
序の第１の工程における半導体装置の断面図である。
【図２１】実施例２０に係る半導体装置の製造方法の順
序の第２の工程における半導体装置の断面図である。
序の第２の工程における半導体装置の断面図である。
【図２２】実施例２０に係る半導体装置の製造方法の順
序の第３の工程における半導体装置の断面図である。
序の第３の工程における半導体装置の断面図である。
【図２３】実施例２０に係る半導体装置の製造方法の順
序の第４の工程における半導体装置の断面図である。
序の第４の工程における半導体装置の断面図である。
【図２４】実施例２０に係る半導体装置の製造方法の順
序の第５の工程における半導体装置の断面図である。
序の第５の工程における半導体装置の断面図である。
【図２５】実施例２０に係る半導体装置の製造方法の順
序の第６の工程における半導体装置の断面図である。
序の第６の工程における半導体装置の断面図である。
【図２６】実施例２０に係る半導体装置の製造方法の順
序の第７の工程における半導体装置の断面図である。
序の第７の工程における半導体装置の断面図である。
【図２７】実施例２０に係る半導体装置の製造方法の順
序の第８の工程における半導体装置の断面図である。
序の第８の工程における半導体装置の断面図である。
【図２８】実施例２０に係る半導体装置の製造方法の順
序の第９の工程における半導体装置の断面図である。
序の第９の工程における半導体装置の断面図である。
【図２９】実施例２１に係る半導体装置の製造方法の順
序の第１の工程における半導体装置の断面図である。
序の第１の工程における半導体装置の断面図である。
【図３０】実施例２１に係る半導体装置の製造方法の順
序の第２の工程における半導体装置の断面図である。
序の第２の工程における半導体装置の断面図である。
【図３１】実施例２１に係る半導体装置の製造方法の順
序の第３の工程における半導体装置の断面図である。
序の第３の工程における半導体装置の断面図である。
【図３２】実施例２１に係る半導体装置の製造方法の順
序の第４の工程における半導体装置の断面図である。
序の第４の工程における半導体装置の断面図である。
【図３３】実施例２１に係る半導体装置の製造方法の順
序の第５の工程における半導体装置の断面図である。
序の第５の工程における半導体装置の断面図である。
【図３４】実施例２１に係る半導体装置の製造方法の順
序の第６の工程における半導体装置の断面図である。
序の第６の工程における半導体装置の断面図である。
【図３５】実施例２１に係る半導体装置の製造方法の順
序の第７の工程における半導体装置の断面図である。
序の第７の工程における半導体装置の断面図である。
【図３６】実施例２１に係る半導体装置の製造方法の順
序の第８の工程における半導体装置の断面図である。
序の第８の工程における半導体装置の断面図である。
【図３７】実施例２１に係る半導体装置の製造方法の順
序の第９の工程における半導体装置の断面図である。
序の第９の工程における半導体装置の断面図である。
【図３８】実施例２２に係る半導体装置の製造方法の順
序の第１の工程における半導体装置の断面図である。
序の第１の工程における半導体装置の断面図である。
【図３９】実施例２２に係る半導体装置の製造方法の順
序の第２の工程における半導体装置の断面図である。
序の第２の工程における半導体装置の断面図である。
【図４０】実施例２２に係る半導体装置の製造方法の順
序の第３の工程における半導体装置の断面図である。
序の第３の工程における半導体装置の断面図である。
【図４１】実施例２２に係る半導体装置の製造方法の順
序の第４の工程における半導体装置の断面図である。
序の第４の工程における半導体装置の断面図である。
【図４２】実施例２２に係る半導体装置の製造方法の順
序の第５の工程における半導体装置の断面図である。
序の第５の工程における半導体装置の断面図である。
【図４３】実施例２２に係る半導体装置の製造方法の順
序の第６の工程における半導体装置の断面図である。
序の第６の工程における半導体装置の断面図である。
【図４４】実施例２２に係る半導体装置の製造方法の順
序の第７の工程における半導体装置の断面図である。
序の第７の工程における半導体装置の断面図である。
【図４５】実施例２２に係る半導体装置の製造方法の順
序の第８の工程における半導体装置の断面図である。
序の第８の工程における半導体装置の断面図である。
【図４６】実施例２３に係る半導体装置の製造方法の順
序の第１の工程における半導体装置の断面図である。
序の第１の工程における半導体装置の断面図である。
【図４７】実施例２３に係る半導体装置の製造方法の順
序の第２の工程における半導体装置の断面図である。
序の第２の工程における半導体装置の断面図である。
【図４８】実施例２３に係る半導体装置の製造方法の順
序の第３の工程における半導体装置の断面図である。
序の第３の工程における半導体装置の断面図である。
【図４９】実施例２３に係る半導体装置の製造方法の順
序の第４の工程における半導体装置の断面図である。
序の第４の工程における半導体装置の断面図である。
【図５０】実施例２３に係る半導体装置の製造方法の順
序の第５の工程における半導体装置の断面図である。
序の第５の工程における半導体装置の断面図である。
【図５１】実施例２３に係る半導体装置の製造方法の順
序の第６の工程における半導体装置の断面図である。
序の第６の工程における半導体装置の断面図である。
【図５２】従来のＤＲＡＭのアレイ構成の図である。
【図５３】従来のＤＲＡＭのアレイ動作の波形の図であ
る。
る。
【図５４】従来のＤＲＡＭの断面図である。
【図５５】従来のＤＲＡＭのレイアウト図である。
【図５６】図５におけるＡ−Ａ線と同一方向に沿って切
ったときの、ＤＲＡＭの断面図である。
ったときの、ＤＲＡＭの断面図である。
【図５７】従来のフィールド酸化膜の形成方法を示す図
である。
である。
【図５８】従来のコンタクトホールの形成方法を示す図
である。
である。
１ 半導体基板 ２ フィールド酸化膜 ３ 活性領域 ４ 活性層 ６ 層間絶縁膜 ７ コンタクトホール ８ ストレージノード ２ｅ フィールド酸化膜の端部の垂直面
Claims (20)
- 【請求項１】 半導体基板と、 前記半導体基板の上に設けられ、その端部が活性領域を
取囲むことにより、該活性領域を他の活性領域から分離
するフィールド酸化膜と、 前記活性領域を覆うように前記半導体基板の上に設けら
れた層間絶縁膜と、 前記層間絶縁膜中に設けられ、前記活性領域の表面の一
部を露出させるためのコンタクトホールと、 前記活性領域の表面に電気的に接続されるように前記コ
ンタクトホール内に埋込まれた導電体と、を備え、 前記フィールド酸化膜の前記端部は、前記半導体基板の
表面に対して垂直又は垂直に近い面を有している、半導
体装置。 - 【請求項２】 前記フィールド酸化膜は、膜厚がほぼ一
定にされた本体領域と、前記活性領域に向かう方向に膜
厚が順次減少するバーズビーク領域とに区分され、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記バーズビーク領域内にまで後退して形成
されている、請求項１に記載の半導体装置。 - 【請求項３】 前記フィールド酸化膜は、膜厚がほぼ一
定にされた本体領域と、前記活性領域に向かう方向に膜
厚が順次減少するバーズビーク領域とに区分され、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記本体領域内にまで後退して形成されてい
る、請求項１に記載の半導体装置。 - 【請求項４】 前記コンタクトホールの側壁面は、前記
フィールド酸化膜の前記端部の前記垂直又は垂直に近い
面と同一平面上に存在する、請求項１に記載の半導体装
置。 - 【請求項５】 前記フィールド酸化膜の前記端部の前記
垂直又は垂直に近い面は、前記活性領域の周囲に沿って
連続的に形成されている、請求項１に記載の半導体装
置。 - 【請求項６】 前記活性領域は、その平面形状におい
て、１対の長辺と、該１対の長辺の端部を結ぶ短辺によ
って囲まれており、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記活性領域の前記長辺の側にのみ形成され
る、請求項１に記載の半導体装置。 - 【請求項７】 前記フィールド酸化膜は、膜厚がほぼ一
定にされた本体領域と、前記活性領域に向かう方向にそ
の膜厚が順次減少するバーズビーク領域とに区分され、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記バーズビーク領域内にまで後退して形成
されている、請求項６に記載の半導体装置。 - 【請求項８】 前記フィールド酸化膜は、膜厚がほぼ一
定にされた本体領域と、前記活性領域に向かう方向にそ
の膜厚が順次減少するバーズビーク領域とに区分され、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記本体領域内にまで後退して形成されてい
る、請求項６に記載の半導体装置。 - 【請求項９】 前記活性領域は、その平面形状におい
て、１対の長辺と、該１対の長辺の端部を結ぶ短辺によ
って囲まれており、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記活性領域の前記短辺側にのみ形成されて
いる、請求項１に記載の半導体装置。 - 【請求項１０】 前記フィールド酸化膜は、膜厚がほぼ
一定にされた本体領域と、前記活性領域に向かう方向に
その膜厚が順次減少するバーズビーク領域とに区分さ
れ、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記バーズビーク領域内にまで後退して形成
されている、請求項９に記載の半導体装置。 - 【請求項１１】 前記フィールド酸化膜は、膜厚がほぼ
一定にされた本体領域と、前記活性領域に向かう方向に
その膜厚が順次減少するバーズビーク領域とに区分さ
れ、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記フィールド酸化膜の前記本体領域内にま
で後退して形成されている、請求項９に記載の半導体装
置。 - 【請求項１２】 前記活性領域は、その平面形状におい
て、１対の長辺と、該１対の長辺の端部を結ぶ円弧の辺
とによって囲まれており、 前記フィールド酸化膜の前記端部の前記垂直又は垂直に
近い面は、前記円弧の辺を取囲むように設けられてい
る、請求項１に記載の半導体装置。 - 【請求項１３】 前記導電体は、ダイナミックランダム
アクセスメモリのストレージノードを含む、請求項１に
記載の半導体装置。 - 【請求項１４】 半導体基板と、 前記半導体基板の上に設けられ、その端部が活性領域を
取囲み、該活性領域を他の活性領域から分離するための
フィールド酸化膜と、 前記活性領域の表面中に設けられた活性層と、 前記活性領域を覆うように前記半導体基板の上に設けら
れた層間絶縁膜と、 前記層間絶縁膜中に設けられ、前記活性層の表面を露出
させるためのコンタクトホールと、 前記活性層に接触するように、前記コンタクトホール内
に埋込まれた導電体と、を備え、 前記活性層は、前記フィールド酸化膜の前記端部と接触
しないように、前記フィールド酸化膜の前記端部から離
されて形成されている、半導体装置。 - 【請求項１５】 半導体基板と、 前記半導体基板の表面中であって、活性領域以外の部分
に設けられた凹部と、 前記凹部内に埋込まれ、前記活性領域を他の活性領域か
ら分離するための、化学気相成長法によって形成された
絶縁膜と、 前記活性領域の上に形成されたゲート電極と、 前記ゲート電極を覆うように前記半導体基板の上に設け
られた層間絶縁膜と、 前記層間絶縁膜中に設けられ、前記活性領域の表面の一
部を露出させるためのコンタクトホールと、 前記コンタクトホール中に埋込まれるように前記半導体
基板の上に設けられた導電体と、を備えた半導体装置。 - 【請求項１６】 半導体基板の表面中に、その端部で活
性領域を取囲み、該活性領域を他の活性領域から分離す
るためのフィールド酸化膜を形成する工程と、 前記活性領域の上にゲート電極を形成する工程と、 前記ゲート電極を覆うように前記半導体基板の上に層間
絶縁膜を形成する工程と、 上記層間絶縁膜を選択的にエッチングし、それによっ
て、前記層間絶縁膜中に、前記活性領域の表面の一部を
露出させるためのコンタクトホールを形成し、かつ、こ
れと同時に前記フィールド酸化膜の前記端部をエッチン
グ除去する工程と、 前記コンタクトホール中に、前記活性領域に接続される
ように導電体を埋込む工程と、を備えた、半導体装置の
製造方法。 - 【請求項１７】 半導体基板の表面中に、その端部で活
性領域を取囲み、該活性領域を他の活性領域から分離す
るためのフィールド酸化膜を形成する工程と、 前記フィールド酸化膜の前記端部をエッチング除去する
工程と、 前記半導体基板の上にゲート絶縁膜のもとになる酸化膜
と、ゲート電極のもとになる導電体層を順次形成する工
程と、 前記酸化膜と前記導電体層をパターニングし、それによ
ってゲート絶縁膜とゲート電極とを形成する工程と、 前記ゲート電極を覆うように前記半導体基板の上に層間
絶縁膜を形成する工程と、 前記層間絶縁膜中に前記活性領域の表面の一部を露出さ
せるためのコンタクトホールを形成する工程と、 前記コンタクトホール中に、前記活性領域の表面に接触
するように、導電体を埋込む工程と、 を備えた半導体装置の製造方法。 - 【請求項１８】 半導体基板の表面中であって、活性領
域以外の部分に凹部を形成する工程と、 前記凹部内に絶縁膜を埋込む工程と、 前記活性領域の上にゲート電極を形成する工程と、 前記ゲート電極を覆うように前記半導体基板の上に層間
絶縁膜を形成する工程と、 前記層間絶縁膜中に前記活性領域の表面の一部を露出さ
せるためのコンタクトホールを形成する工程と、 前記コンタクトホール中に、前記活性領域の表面に電気
的に接続される導電体を埋込む工程と、 を備えた、半導体装置の製造方法。 - 【請求項１９】 前記凹部を形成する工程は、 半導体基板の表面中に、活性領域を取囲み、該活性領域
を他の活性領域から分離するためのフィールド酸化膜を
形成する工程と、 前記フィールド酸化膜を、前記半導体基板の表面からす
べて除去し、それによって前記半導体基板の表面中に凹
部を形成する工程と、を含む、請求項１８に記載の半導
体装置の製造方法。 - 【請求項２０】 前記凹部を形成する工程は、 半導体基板の上であって、かつ活性領域の上にマスクを
形成する工程と、 前記マスクを用いて、前記活性領域以外の部分をエッチ
ングし、前記半導体基板の表面中に凹部を形成する工程
と、 前記マスクを除去する工程と、 を含む請求項１８に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04224094A JP3653107B2 (ja) | 1994-03-14 | 1994-03-14 | 半導体装置およびその製造方法 |
| KR1019950000047A KR100229852B1 (ko) | 1994-03-14 | 1995-01-04 | 반도체장치 및 그의 제조방법 |
| US08/725,387 US5656853A (en) | 1994-03-14 | 1996-10-03 | Semiconductor device and manufacturing method thereof |
| US08/852,812 US6028361A (en) | 1994-03-14 | 1997-05-07 | Method of manufacturing of semiconductor device having low leakage current |
| US09/373,604 US6514834B2 (en) | 1994-03-14 | 1999-08-13 | Method of manufacturing a semiconductor device having a low leakage current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04224094A JP3653107B2 (ja) | 1994-03-14 | 1994-03-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07249593A true JPH07249593A (ja) | 1995-09-26 |
| JP3653107B2 JP3653107B2 (ja) | 2005-05-25 |
Family
ID=12630511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04224094A Expired - Fee Related JP3653107B2 (ja) | 1994-03-14 | 1994-03-14 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5656853A (ja) |
| JP (1) | JP3653107B2 (ja) |
| KR (1) | KR100229852B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190834B1 (ko) * | 1994-12-08 | 1999-06-01 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체장치및그제조방법 |
| JP2755243B2 (ja) * | 1996-01-23 | 1998-05-20 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP4931267B2 (ja) | 1998-01-29 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6063680A (en) * | 1998-02-19 | 2000-05-16 | Texas Instruments - Acer Incorporated | MOSFETS with a recessed self-aligned silicide contact and an extended source/drain junction |
| JP2000021983A (ja) * | 1998-07-07 | 2000-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| IT1308465B1 (it) * | 1999-04-30 | 2001-12-17 | St Microelectronics Srl | Struttura di cella di memoriadi tipo impilato, in particolare cellaferroelettrica |
| US6872996B2 (en) * | 1999-04-30 | 2005-03-29 | Stmicroelectronics S.R.L. | Method of fabricating a ferroelectric stacked memory cell |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL185376C (nl) * | 1976-10-25 | 1990-03-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| US4277881A (en) * | 1978-05-26 | 1981-07-14 | Rockwell International Corporation | Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
| JPS59124141A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体装置の製造方法 |
| US4549914A (en) * | 1984-04-09 | 1985-10-29 | At&T Bell Laboratories | Integrated circuit contact technique |
| US4933742A (en) * | 1985-03-22 | 1990-06-12 | General Electric Company | Metallization contact system for large scale integrated circuits |
| US4722910A (en) * | 1986-05-27 | 1988-02-02 | Analog Devices, Inc. | Partially self-aligned metal contact process |
| US4903107A (en) * | 1986-12-29 | 1990-02-20 | General Electric Company | Buried oxide field isolation structure with composite dielectric |
| US4764248A (en) * | 1987-04-13 | 1988-08-16 | Cypress Semiconductor Corporation | Rapid thermal nitridized oxide locos process |
| US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
| US5057902A (en) * | 1987-12-02 | 1991-10-15 | Advanced Micro Devices, Inc. | Self-aligned semiconductor devices |
| US5248891A (en) * | 1988-03-25 | 1993-09-28 | Hiroshi Takato | High integration semiconductor device |
| JP2666384B2 (ja) * | 1988-06-30 | 1997-10-22 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2608470B2 (ja) * | 1989-05-01 | 1997-05-07 | 猛英 白土 | 半導体装置及びその製造方法 |
| KR940005729B1 (ko) * | 1989-06-13 | 1994-06-23 | 삼성전자 주식회사 | 디램셀의 제조방법 및 구조 |
| US5314835A (en) * | 1989-06-20 | 1994-05-24 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| JPH0370178A (ja) * | 1989-08-09 | 1991-03-26 | Seiko Instr Inc | 半導体装置 |
| JP2932552B2 (ja) * | 1989-12-29 | 1999-08-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2987860B2 (ja) * | 1990-01-16 | 1999-12-06 | ソニー株式会社 | 半導体不揮発性メモリの製造方法 |
| JP3102869B2 (ja) | 1990-02-09 | 2000-10-23 | 東洋通信機株式会社 | 超薄板圧電共振子の構造 |
| KR930009127B1 (ko) * | 1991-02-25 | 1993-09-23 | 삼성전자 주식회사 | 스택형캐패시터를구비하는반도체메모리장치 |
| KR950010041B1 (ko) * | 1992-03-28 | 1995-09-06 | 현대전자산업주식회사 | 콘택 홀(contact hole) 구조 및 그 제조방법 |
| JPH05211131A (ja) * | 1992-11-24 | 1993-08-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP3211775B2 (ja) | 1997-09-26 | 2001-09-25 | 日本電気株式会社 | 分布帰還型半導体レーザの製造方法 |
-
1994
- 1994-03-14 JP JP04224094A patent/JP3653107B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-04 KR KR1019950000047A patent/KR100229852B1/ko not_active Expired - Lifetime
-
1996
- 1996-10-03 US US08/725,387 patent/US5656853A/en not_active Expired - Lifetime
-
1997
- 1997-05-07 US US08/852,812 patent/US6028361A/en not_active Expired - Lifetime
-
1999
- 1999-08-13 US US09/373,604 patent/US6514834B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6028361A (en) | 2000-02-22 |
| KR100229852B1 (ko) | 1999-11-15 |
| US20010012669A1 (en) | 2001-08-09 |
| US6514834B2 (en) | 2003-02-04 |
| KR950028154A (ko) | 1995-10-18 |
| JP3653107B2 (ja) | 2005-05-25 |
| US5656853A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6906372B2 (en) | Semiconductor device with vertical transistor formed in a silicon-on-insulator substrate | |
| US5006910A (en) | Semiconductor memory device and method for producing the same | |
| KR960004443B1 (ko) | 커패시터를 갖는 반도체 장치 및 그 제조방법 | |
| US5100822A (en) | Semiconductor integrated circuit device and method of production thereof | |
| KR100673673B1 (ko) | Ｄｒａｍ 셀 장치 및 그 제조 방법 | |
| US20070173005A1 (en) | Method for fabricating semiconductor device | |
| US6188099B1 (en) | Storage capacitor structure | |
| JPH07249593A (ja) | 半導体装置およびその製造方法 | |
| CN222706887U (zh) | 半导体器件 | |
| JPH0576785B2 (ja) | ||
| US6329238B1 (en) | Method of fabricating a memory device having a long data retention time with the increase in leakage current suppressed | |
| US6586295B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH11163287A (ja) | 半導体記憶装置とその製造方法 | |
| US6300238B1 (en) | Method of fabricating node contact opening | |
| CN114649337B (zh) | 半导体装置及其形成方法 | |
| US11610899B2 (en) | Memory cell, memory array and method for defining active area of memory cell | |
| JPH05110019A (ja) | 半導体メモリ装置 | |
| CN115988876B (zh) | 半导体结构及其制备方法 | |
| US20260068136A1 (en) | Memory device and manufacturing method thereof | |
| JP2606132B2 (ja) | 埋込み配線を有する半導体装置とその製造方法 | |
| JPH1084091A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20020121658A1 (en) | DRAM having a guard ring and process of fabricating the same | |
| JP3120633B2 (ja) | 半導体記憶装置とその製造方法 | |
| JPS6010662A (ja) | 半導体記憶装置 | |
| US20040031983A1 (en) | Structure of a memory device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |