JPH07253924A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、並列動作する各ＣＰＵがＭＳＵの
データをスワップ方式で保持するＬＢＳを有するととも
に、ＭＳＵの記憶容量を補うべくさらにＥＳＵをそなえ
てなる情報処理装置に関し、ＭＯＶＥＲによるコマンド
ワードの参照をＭＳＵ上で直ちに行なえるようにし、ま
たＣＰＵの処理で高速性を要求されるデータ要素を必要
に応じてＬＢＳへ直接書き込むようにして、データ転送
処理の高速化をはかることを目的とする。 【構成】 自ＣＰＵ１１がＭＯＶＥＲ１５に対してＭＳ
Ｕ３とＥＳＵ６との間の同期転送命令を要求する際に、
コマンドワードおよび転送対象データを含む記憶ブロッ
クをＬＢＳ１４からＭＳＵ１３に転送する記憶ブロック
転送手段１１Ａを各ＣＰＵ１１にそなえて構成する。

Description

【発明の詳細な説明】

【０００１】（目次） 産業上の利用分野 従来の技術（図１０〜図１６） 発明が解決しようとする課題（図１３，図１４，図１
６） 課題を解決するための手段（図１） 作用（図１） 実施例 （ａ）本実施例の情報処理装置の構成の説明（図２） （ｂ）同期転送要求時の動作例の説明（図２，図３） （ｃ）同期転送待機中の動作例の説明（図４） （ｄ）オペレーションコードによる記憶ブロック転送動
作例の説明（図５） （ｅ）同期転送終了時の動作例の説明（図６，図７） （ｆ）同期転送終了時の他の動作例の説明（図８，図
９） 発明の効果

【０００２】

【産業上の利用分野】本発明は、共通の主記憶部のデー
タを用いて並列動作する複数の中央演算処理部に、主記
憶部のデータをスワップ方式で保持するキャッシュメモ
リをそなえるてなる情報処理装置に関し、特に、主記憶
部の記憶容量を補うべくさらに外部記憶部をそなえてな
る情報処理装置に関する。

【０００３】近年の情報処理装置には、大量のデータを
高速に処理することが要求さぬるが、そのデータ量の伸
びは主記憶装置の容量の伸びをはるかに超える要求量で
あり、必然的に拡張記憶装置や半導体ディスク，磁気デ
ィスクなどの外部記憶装置が必要とされる。また、外部
記憶装置と主記憶装置との間のデータ転送性能がシステ
ムのスループットに大きく影響するため、より高速なデ
ータ転送能力が求められている。

【０００４】

【従来の技術】一般に、情報処理の高速化に伴い、多数
のプロセッサユニットを並列的に動作させることが行な
われている。このような情報処理装置では、例えば図１
０に示すように、複数の中央演算処理部（以下、ＣＰＵ
という）１が、記憶制御部（以下、ＭＣＵという）２を
介して共通の主記憶部（以下、ＭＳＵという）３に接続
されている。

【０００５】また、各ＣＰＵ１には、ＭＳＵ３からＭＣ
Ｕ２を介して読み出したデータ等をスワップ（ストアイ
ン）方式で保持するローカルバッファ記憶部（キャッシ
ュメモリ；以下、ＬＢＳという）４がそなえられてい
る。このＬＢＳ４は、ＭＳＵ３よりも小容量であるが高
速処理が可能なもので、ＣＰＵ１とＭＳＵ３との間の処
理速度差を緩和することにより、各ＣＰＵ１での演算処
理の高速化をはかるようになっている。

【０００６】そして、近年、ＭＳＵ３の記憶容量を補う
べく、上述のような情報処理装置においては、図１０に
示すごとく、ＭＣＵ２に、データ転送制御部（以下、Ｍ
ＯＶＥＲという）５を介して外部記憶部（以下、ＥＳＵ
という）６をそなえることも行なわれている。ここで、
ＭＯＶＥＲ５は、ＣＰＵ１がＬＢＳ４またはＭＳＵ３に
作成したコマンドワード（後述，図１０ではＬＢＳ４内
の符号４Ａ参照）を参照して、記憶機構（ＭＳＵ３やＬ
ＢＳ４）とＥＳＵ６との間でデータの転送操作を行なう
ものであり、ＥＳＵ６は、ＭＯＶＥＲ５からの指示によ
りデータの格納および読出を行なうものである。

【０００７】なお、ＭＯＶＥＲ５は、図１２に示すよう
に、ラッチ部５１，ＭＳＵアクセス制御機構５２，デー
タ／コマンド判別部５３，同期／非同期転送判別部５
４，同期転送用ラッチ部５５，非同期転送用ラッチ部５
６，セレクタ５７，５８および加算器５９から構成され
ており、各部の機能説明については、以下の動作説明で
併せて行なう。

【０００８】また、図１２中、５０ＡはＭＯＶＥＲ５か
らＭＣＵ２へのデータバス、５０ＢはＭＣＵ２からＭＯ
ＶＥＲ５へのデータバス、５０ＣはＭＯＶＥＲ５からＥ
ＳＵ６へのデータバス、５０ＤはＥＳＵ６からＭＯＶＥ
Ｒ５へのデータバスである。上述した情報処理装置で
は、ＭＳＵ３，ＭＯＶＥＲ５，ＬＢＳ４がＭＣＵ２を介
して相互にデータの送受信を行なうようになっている。

【０００９】なお、図１０において、７はＭＣＵ２上に
設けられたセレクタで、このセレクタ７は、ＬＢＳ４と
ＭＳＵ３とのいずれか一方を、ＭＯＶＥＲ５を介してＥ
ＳＵ６と通信可能に切り換え接続するためのものであ
る。また、８ＡはＣＰＵ１上のＬＢＳ４のタグ部で、こ
のタグ部８Ａは、ＬＢＳ４に登録されているデータを識
別するためのエントリ情報であるタグ情報を格納するも
ので、ＬＢＳ４は、タグ情報とデータとを１つのエント
リとして保持している。

【００１０】そして、タグ部８Ａは、図１５に示すよう
に、データのＭＳＵ絶対アドレスや、他のＣＰＵ１内の
ＬＢＳ４のデータとの排他制御を行なうための属性ビッ
トなどをＬＢＳタグ情報として保持している。さらに、
図１５に示すように、ＭＣＵ２上にもタグ部８Ｂがそな
えられ、このタグ部８Ｂに、各ＣＰＵ１のＬＢＳ４のタ
グ部８Ａが保持するタグ情報のコピーが保持されてい
る。

【００１１】さて、ＣＰＵ１がＥＳＵ６とＭＳＵ３との
間のデータ転送を要求する場合を、図１０〜図１６によ
り説明する。この場合、まず、ＣＰＵ１は、ＭＳＵ３と
ＥＳＵ６とのアドレスを対応付け、データ長および転送
動作の内容を記述したコマンドワード（図１０ではＬＢ
Ｓ４内の符号４Ａ参照）をＭＳＵ３またはＬＢＳ４上に
作成する（図１３のＡ１参照）。

【００１２】コマンドワード４Ａは、例えば図１１に示
すように、ＭＳＷ（Mover Status Word)とＭＣＷ（Move
r Command Word）との２つの部分から構成されている。
ＭＣＷは転送内容を指定し、ＭＳＷには、ＭＣＷで指定
された転送動作のＭＯＶＥＲ５による処理結果が格納さ
れる。ＣＰＵ１は、ＭＳＷを参照することで指定したデ
ータ転送が正しく処理されたかどうかを知ることができ
る。

【００１３】ＭＣＷの内容は、転送データのＭＳＵ絶対
アドレス，ＥＳＵ６のアドレスデータ長，転送方向等か
ら構成される。ＭＯＶＥＲ５は、ＣＰＵ１から起動され
ると、指定されたＭＣＷのＭＳＵ絶対アドレスからＭＣ
Ｗを読み出して指定されたデータ転送を行ない、その結
果をＭＳＷに格納する。ＭＳＷには、ＣＰＵ１によって
コマンドワード４Ａが作成される時には全てのビットが
０に設定されている。ＭＯＶＥＲ５は、ＥＳＵ６とＭＳ
Ｕ３またはＬＢＳ４との間のデータ転送終了時に終了情
報をＭＳＷに書き込み、ＭＳＷを、転送の終了情報をＣ
ＰＵ１に伝えるために使用する。また、ＭＣＷには、転
送データのＥＳＵ６の転送長，ＥＳＵ６の転送開始実ア
ドレス，ＭＳＵ３の転送長，ＭＳＵ３の転送開始絶対ア
ドレスがセットされ、ＥＳＵ実アドレスとＭＳＵ絶対ア
ドレスとが対応付けられている。

【００１４】一般に、情報処理装置の記憶機構はページ
と呼ばれる所定の記憶容量を単位の集合体として構成さ
れており、記憶機構は単純にページをまたがった転送す
ることはできない。これは、一般にこのような記憶装置
では仮想記憶方式が採用されており、論理アドレスでは
連続している２つのページがあるとしても、物理的に見
た場合には離散的に存在しているかも知れないからであ
る。

【００１５】ここで説明するＭＳＵ２の例においては、
ＥＳＵ６のページサイズは１６ｋバイト，ＭＳＵ３のペ
ージサイズは４ｋバイトであり、且つ、転送はＥＳＵ６
のページをまたがらないものとし、転送開始アドレスは
８バイト単位で指定可能であるために、１つのＥＳＵペ
ージに対し最大５つのＭＳＵページが対応付けられ、事
実上、ＥＳＵ６に指定される転送長が１つの転送要求に
おける総転送長を示す。ＭＳＵ３では物理的に離散して
存在している５つ以下のページが、ＥＳＵ６のページで
は連続した実アドレスの１ページ内に格納されることに
なる。

【００１６】スワップ方式のキャッシュメモリ（ＬＢＳ
４）では、ＣＰＵ１が任意のアドレスに対してデータ更
新を行なった時点では、ＬＢＳ４上のデータのみを更新
し、キャッシュエントリのリプレースメントが生じた場
合や、他ＣＰＵ１が同一記憶ブロックに対して更新を行
なう場合等に更新データをＬＢＳ４からＭＳＵ３に書き
出すことによって、ＭＳＵ３上のデータの更新が行なわ
れる。従って、ＣＰＵ１がＭＯＶＥＲ５に対するコマン
ドワード４Ａを記憶空間に書き込む時には、ＬＢＳ４上
にのみ書き込まれる（図１３のＡ２参照）。

【００１７】ＣＰＵ１がコマンドワード４ＡをＬＢＳ４
に書き込む時に、対応するタグ部８Ａに対してコマンド
ワード４ＡがＬＢＳ４上に存在することを示すタグの属
性情報を書き換える。その後、ＣＰＵ１はＭＯＶＥＲ５
にコマンドワード４Ａの先頭ＭＳＵ絶対アドレス，アク
セスの属性情報などを送り、転送起動要求を発行する
（図１０，図１３のＡ３参照）。ＭＯＶＥＲ５に同期転
送要求を発行したＣＰＵ１には、インタロックがかか
り、ＭＯＶＥＲ５がＥＳＵ６とＭＳＵ３との間の転送が
終了した時にその転送終了をＣＰＵ１に通知するまで、
ＣＰＵ１は停止状態になる。

【００１８】ＣＰＵ１からの転送起動要求は転送要求が
非同期転送か同期転送かを示す属性情報を有しているの
で、ＭＯＶＥＲ５は、同期／非同期転送判別部５４によ
りそのアクセスが同期転送か非同期転送かを判別し（図
１３のＡ４参照）、要求されたアクセスが実行可能な状
態ならば、ＭＳＵアクセス制御機構５２からデータバス
５０Ａを通しＭＣＵ２に対してコマンドワード４Ａの読
出を要求する（図１２，図１３のＡ５参照）。ＭＯＶＥ
Ｒ５が他ＣＰＵからの同期転送実行中の場合と、非同期
命令実行中にＣＰＵ１から非同期転送要求を受けた場合
は、ＭＯＶＥＲ５はＣＰＵ１からの転送要求を実行で
き、ＣＰＵ１は一定時間後に転送起動要求をＭＯＶＥＲ
５に再発行する。

【００１９】ＭＣＵ２内にはそれぞれのＣＰＵ１内のＬ
ＢＳ４のタグ部８Ａのコピーがタグ部８Ｂに保持されて
いるので（図１５参照）、ＭＣＵ２は、ＭＯＶＥＲ５か
らコマンドワード４Ａの読出要求を受けると、ＭＯＶＥ
Ｒ５から受けたＭＣＷのＭＳＵ絶対アドレスを参照して
ＬＢＳ４上にあるか否かを判断可能であり、ＬＢＳ４に
保持されていればＣＰＵ１に該エントリのはき出し要求
を行ない、ＬＢＳ４に保持されていなければＭＳＵ３に
対してコマンドワード読出要求を発行する。

【００２０】同期転送の場合、ＣＰＵ１はＥＳＵ６のア
クセスに必要なコマンドワード４Ａを作成し、ＭＯＶＥ
Ｒ５にアクセス要求を発行した後は転送終了までインタ
ロック状態にあるので、コマンドワード４ＡはＬＢＳ４
上に存在する確率が非常に高い。従って、ＭＯＶＥＲ５
からコマンドワード４Ａの転送要求が来た時には、ＭＣ
Ｕ２は非常に高い確率でＬＢＳ４に対して転送要求を発
行することになる（図１３のＡ６参照）。

【００２１】もしコマンドワード４ＡがＬＢＳ４にある
ならば、ＭＯＶＥＲ５から転送要求が出されるとＬＢＳ
４内のコマンドワード４Ａはブロック単位にＭＳＵ３に
一旦転送された後、ＭＳＵ３からＭＣＵ２を介してＭＯ
ＶＥＲ５に転送され（図１３のＡ７，Ａ８参照）、同時
にＬＢＳ４のタグ部８Ａ，８Ｂでは、コマンドワード４
Ａを保持していたエントリを無効化する。

【００２２】コマンドワード４ＡがＭＯＶＥＲ５に供給
され（図１２，図１３のＡ８参照）、ラッチ部５１に格
納されると、ＭＳＵアクセス制御機構５２は、ＭＣＷの
内容がＭＳＵ３からＥＳＵ６へのデータ転送を指定して
いる場合、ＭＣＵ２からデータバス５０Ｂを通して転送
されてきたデータが、ＭＳＷ，ＭＣＷであるのか、ＭＳ
Ｕ３とＥＳＵ６との間の転送対象データであるのかをデ
ータ／コマンド判別部５３により判別する（図１３のＡ
９参照）。

【００２３】ここで、非同期転送実行中にＭＯＶＥＲ５
に同期転送要求が転送されてきたとすると、同期転送を
先に処理する。このため、ＭＯＶＥＲ５では、少なくと
も同期転送用と非同期転送用の制御情報保持手段として
同期転送用ラッチ部５５および非同期転送用ラッチ部５
６がそなえられ、指定されたデータ転送の種別を同期／
非同期転送判別部５４により判別し、判別された種別に
応じて各々のＭＳＷおよびＭＣＷをラッチ部５５または
５６に保持する。そして、ＭＯＶＥＲ５では、同期転送
用のコマンドワードを解析し、セレクタ５７により現在
実行中の命令ラッチ（ラッチ部５５または５６）を選択
して、ＥＳＵ６を起動してＭＳＵ３とＥＳＵ６との間の
データ転送を開始する（図１３のＡ１０参照）。

【００２４】ＭＳＵ３またはＬＢＳ４からＥＳＵ６への
データ転送の場合、データについても、コマンドワード
４Ａと同様にＭＣＵ２内のタグ部８Ｂを参照して、ＬＢ
Ｓ４内にあるかＭＳＵ３内にあるかが判断され、読み出
された後にＭＯＶＥＲ５（データバス５０Ｂ，判別部５
３，セレクタ５７，データバス５０Ｃ）を経由してＥＳ
Ｕ６へ転送される。また、ＥＳＵ６からＭＳＵ３へデー
タ転送する場合は、ＣＰＵ１がＥＳＵ６から転送された
データをすぐに必要とするかどうか分からないため、Ｅ
ＳＵ６からの転送データは、ＬＢＳ４には転送されず全
てＭＳＵ３にストアされる。

【００２５】次に、ＭＳＵ３からＥＳＵ６へのデータ転
送時の動作を説明する。ＥＳＵ６の起動後、ＭＣＷで送
られたＭＳＵ，ＥＳＵ転送開始アドレスをデータ要求長
ずつ加算器５９で加算しつつＭＳＵアクセス制御機構５
２を介して、ＭＣＵ２にＭＳＵ３からのデータ読出を要
求する。ＭＣＵ２からデータバス５０Ｂを通してデータ
が供給されると、先のコマンドワード４Ａの場合と同様
に、ＭＳＵアクセス制御機構５２は、ＭＣＵ２から転送
された転送対象データを、判別部５３，セレクタ５７，
データバス５０Ｃを介してＥＳＵ６に送る。

【００２６】ＭＳＵ，ＥＳＵアドレスが加算される時に
アドレスが加算された分に対応してＭＳＵ，ＥＳＵの転
送長を減算することにより、残りの転送長を判断するこ
とができる。その後は残り転送長が０になるまで、ＭＳ
Ｕ３へのデータ転送要求，転送されてきたデータのＥＳ
Ｕ６への転送を各々のアドレスを加算しながら繰り返
す。

【００２７】そして、ＭＯＶＥＲ５は、最後のデータを
ＥＳＵ６に転送した後に、全てのデータをＥＳＵ６に転
送したことを示すフラグをＥＳＵ６に送る。ＥＳＵ６
は、全データの処理を終了した後、もしくは、エラーが
検出された時に、転送終了コマンドとエラーなどの終了
情報をＭＯＶＥＲ５に通知する（図１４のＢ１参照）。
全データ転送終了後、ＭＯＶＥＲ５は、コマンドワード
のＭＳＷ内の定められたフィールドにエラー情報などを
書き込む（図１４のＢ２参照）。

【００２８】ＭＯＶＥＲ５からＭＣＵ２に対してエラー
情報等を含むＭＳＷのストア要求を行ない（図１４のＢ
３参照）、ＭＯＶＥＲ５からデータバス５０Ａを通して
ＭＣＵ２へデータが送られると、ＭＣＵ２からＭＳＵ３
に対してＭＳＷのストアを要求し（図１４のＢ４参
照）、データは全てＭＳＵ３にストアされる。ＭＳＵ３
はＭＳＷのストアを完了するとＭＣＵ２に正常終了通知
を行ない（図１４のＢ５参照）、さらに、ＭＣＵ２は、
その正常終了通知をＭＯＶＥＲ５に対して行なう（図１
４のＢ６参照）。

【００２９】このようにしてエラー情報等を書き込まれ
たＭＳＷのＭＳＵ３へのストアを終了し、正常終了通知
を受けたＭＯＶＥＲ５は、コマンドの転送終了をアクセ
ス要求発信元のＣＰＵ１に割込み要求を発信し（図１
０，図１４のＢ７参照）、ＣＰＵ１のインタロックを解
除する。その後、ＣＰＵ１は、ＭＳＷに格納された転送
の終了情報をチェックするために、ＭＣＵ２に対して、
終了情報（エラー情報等）を含むコマンドワードをＭＳ
Ｕ３からＣＰＵ１へ転送するように要求する（図１４の
Ｂ８参照）。この要求を受けたＭＣＵ２はＭＳＵ３に対
してコマンドワードの読出を要求し（図１４のＢ９参
照）、コマンドワードは、ＭＳＵ３からＣＰＵ１に転送
されるとともにＬＢＳ４にも書き込まれる（図１４のＢ
１０参照）。コマンドワードがＣＰＵ１に到達すると
（図１４のＢ１１参照）、ＣＰＵ１はＭＳＷのエラー情
報とステータス情報をチェックし同期転送を終了する。

【００３０】一方、ＭＯＶＥＲ５がＣＰＵ１からの転送
起動要求を受けた時（図１６のＣ１参照）、ＥＳＵ６が
ＭＯＶＥＲ５によりデータ転送中で新たな転送起動要求
を直ちに受け付けられないと判断した場合（図１６のＣ
２参照）、ＭＯＶＥＲ５は、受け付けられなかったこと
を示すコードをＭＣＵ２に返信する（図１６のＣ３参
照）。

【００３１】このＭＯＶＥＲ５からのコードを受けたＭ
ＣＵ２はしばらく待機し、一定時間後にＭＣＵ２はＭＯ
ＶＥＲ５に再度転送要求を発行する（図１６のＣ４参
照）。この再要求時にＭＯＶＥＲ５が受付可能な状態で
あれば、図１３と同様に、ＭＯＶＥＲ５は、そのアクセ
スが同期転送か非同期転送かを判別し、要求されたアク
セスが実行可能な状態ならば、ＭＣＵ２に対してコマン
ドワード４Ａの読出を要求する（図１６のＣ５参照）。

【００３２】また、ＭＣＵ２は、ＭＯＶＥＲ５からコマ
ンドワード４Ａの読出要求を受けると、タグ部８Ｂを参
照して、ＬＢＳ４に対しコマンドワード読出要求を発行
する（図１６のＣ６参照）。ＬＢＳ４は、コマンドワー
ド４ＡをＭＳＵ３に書き込んでからＭＣＵ２に転送し
（図１６のＣ７参照）、さらにＭＣＵ２は、そのコマン
ドワード４ＡをＭＯＶＥＲ５に転送する（図１６のＣ８
参照）。

【００３３】この後、ＭＯＶＥＲ５は、コマンドワード
４Ａを解析して実行すべき処理の判別を行なってから、
ＥＳＵ６を起動してＭＳＵ３とＥＳＵ６との間のデータ
転送を開始する（図１６のＣ９参照）。

【００３４】

【発明が解決しようとする課題】ところで、同期転送時
に、ＣＰＵ１は、コマンドワード４ＡをＬＢＳ４上に作
成した後にインタロック状態となり、転送が終了してそ
のインタロック状態が解除されるまで停止している。そ
のため、ＭＯＶＥＲ５がコマンドワードを読み込もうと
した時には、コマンドワードはＬＢＳ４に存在する確率
が非常に高い。また、転送するデータも直前にＣＰＵ１
が格納アクセスを行なうことにより作成されるために、
ＬＢＳ４に存在する確率が高い。

【００３５】ＭＯＶＥＲ５がデータを読み込むには、デ
ータはＬＢＳ４にあるよりもＭＳＵ３にある方が処理に
要する時間は短い。それは、ＬＢＳ４からＭＯＶＥＲ５
にデータが転送される時には、一度、ＬＢＳ４からＭＳ
Ｕ３に転送された後に、ＭＳＵ３からＭＯＶＥＲ５にデ
ータが転送されるからである（図１３のＢ７〜Ｂ８参
照）。且つ、ＬＢＳ４は個々のＣＰＵ１に存在するた
め、複数ブロックの連続はき出しが極めて困難である。

【００３６】ＭＯＶＥＲ５からＭＣＵ２に対してデータ
要求信号が発行された時に、ＭＣＵ２内のタグ部８Ｂに
おける各ＣＰＵ１毎のＬＢＳタグのコピーをチェックし
た結果、転送対象データがＬＢＳ４にあると判断された
場合は、ＭＣＵ２は最新データがあるＬＢＳ４に対して
データのＭＳＵ３へのはき出し要求を発行する。ＭＳＵ
３へのデータはき出し要求を受けたＬＢＳ４は、要求デ
ータをＭＣＵ２に転送してＬＢＳエントリのデータ属性
を無効化する。もし、ＭＣＵ２への転送対象データが複
数のＬＢＳ４に共有されている場合は、データをＬＢＳ
４からＭＣＵ２に転送すると同時に、各ＬＢＳ４の転送
対象データのエントリを無効化する。その後、ＬＢＳ４
からデータを受けたＭＣＵ２は、それを一旦ＭＳＵ３に
転送した後、ＭＳＵ３からＭＯＶＥＲ５に転送する。

【００３７】また、ＭＯＶＥＲ５からデータの転送要求
がＭＣＵ２に発行された時に、そのデータがＭＳＵ３に
ある場合は、ＭＣＵ２がＭＳＵ３に対してデータの転送
要求を発行するだけであり、ＬＢＳ４のタグ部８Ａの操
作は必要ない。このことから、上述した従来の情報処理
装置では、ＭＯＶＥＲ５からコマンドワードおよびデー
タの読出要求が行なわれた時に、コマンドワードおよび
データをＬＢＳ４からＭＳＵ３へ移動させる動作が必要
となる確率が高く、転送性能の低下要因となっていた。

【００３８】一方、ＥＳＵ６からＭＳＵ３へのデータ転
送時、ＥＳＵ６から読み込まれたデータはＭＳＵ３に書
き込まれるが、ＥＳＵ６からＭＳＵ３へのデータ転送時
にデータがＬＢＳ４でなくＭＳＵ３に書き込まれると、
そのデータの転送が終わってから直ちにＭＳＵ３に書き
込まれたデータをＣＰＵ１が使用する場合、データをＭ
ＳＵ３から転送する必要があって（図１４のＢ８〜Ｂ１
０参照）、その分、時間的なロスを生じてしまう。

【００３９】また、仮にデータを全てＬＢＳ４に書き込
む場合には、書き込まれたデータがＣＰＵ１に使用され
ることを保障できないと、必要なキャッシュエントリを
ＭＳＵ３に追い出す事態を生じることになり、逆にデー
タの処理性能を落としてしまいかねないため、安易にＥ
ＳＵ６からのデータをＬＢＳ４に登録するわけにはいか
ない。

【００４０】従って、上述した従来の情報処理装置で
は、高速性を要求されるデータ要素に対しても一律にＭ
ＳＵ３に書き込んでおり、ＣＰＵ１が必要なデータを取
り出すためにＭＣＵ２を介してＭＳＵ３へアクセスする
ことになり、処理性能向上の障壁となっていた。さら
に、図１６により前述したように、ＭＯＶＥＲ５が複数
のＣＰＵ１により共有されている構成では、ＭＯＶＥＲ
５がＣＰＵ１からコマンドワード４Ａの先頭アドレスと
転送要求を受けた時に、ＭＯＶＥＲ５は既に他のＣＰＵ
１からの転送要求を受けており、先に受け付けた転送を
実行中という状態が考えられる。ＭＯＶＥＲ５が先に受
け付けた実行中のデータ転送要求が同期転送である場合
には、新たな転送要求を受け付けてもその実行は実行中
の同期転送が終了するまで待たされることになる。

【００４１】このとき、後からＭＯＶＥＲ５に送られた
データ転送要求が非同期転送である場合は、データ転送
の実行が待たされてもＣＰＵ１は次の処理を行なうので
新たに送られた命令が同期転送である場合に比べ問題は
ないが、同期転送であった場合にはデータ転送が待たさ
れると、先行しているデータ転送終了後にデータ転送が
実行可能になりさらにその転送が終了するまでＣＰＵ１
は停止したままで、処理効率の低下要因になる。

【００４２】また、ＭＣＵ２からの再要求によりＭＯＶ
ＥＲ５が受付可能であった場合には、前述した通り、Ｍ
ＯＶＥＲ５からコマンドワードおよびデータの読出要求
が行なわれた時に、コマンドワードおよびデータをＬＢ
Ｓ４からＭＳＵ３へ移動させる動作が必要となる確率が
高く、やはり転送性能の低下要因となっていた。本発明
は、このような課題に鑑み創案されたもので、ＭＯＶＥ
Ｒによるコマンドワードの参照をＭＳＵ上で直ちに行な
えるようにし、またＣＰＵの処理で高速性を要求される
データ要素を必要に応じてＬＢＳへ直接書き込むように
して、データ転送処理の高速化をはかった情報処理装置
を提供することを目的とする。

【００４３】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１１は中央演算処理部
（ＣＰＵ）、１３は複数の中央演算処理部１１に共用さ
れる主記憶部（ＭＳＵ）、１２は各中央演算処理部１１
と主記憶部１３との間でデータの転送を制御する記憶制
御部（ＭＣＵ）、１４は各中央演算処理部１１毎にそな
えられるキャッシュメモリ（ＬＢＳ）で、このキャッシ
ュメモリ１４は、記憶制御部１２を介して主記憶部１３
から転送されてきたデータをスワップ方式で保持するも
のである。

【００４４】また、１５はデータ転送制御部（ＭＯＶＥ
Ｒ）で、このデータ転送制御部１５は、各中央演算処理
部１１からの起動指示を契機として、各中央演算処理部
１１がキャッシュメモリ１４もしくは主記憶部１３内に
作成したコマンドワードを参照して、記憶制御部１２を
介して主記憶部１３と外部記憶部１６との間のデータ転
送制御を行なうものである。

【００４５】そして、各中央演算処理部１１には、記憶
ブロック転送手段１１Ａがそなえられている。この記憶
ブロック転送手段１１Ａは、自中央演算処理部１１がデ
ータ転送制御部１５に対して主記憶部１３と外部記憶部
１６との間の同期転送命令を要求する際に、前記コマン
ドワードおよび転送対象データを含む記憶ブロックをキ
ャッシュメモリ１４から主記憶部１３に転送するもので
ある（請求項１）。

【００４６】なお、中央演算処理部１１の記憶ブロック
転送手段１１Ａは、中央演算処理部１１がデータ転送制
御部１５に対して同期転送命令の起動を要求した場合
に、データ転送制御部１５が中央演算処理部１１からの
起動要求受信時にコマンドワードにより指示されたデー
タ転送を即時に開始できない状態である時に、データ転
送制御部１５の処理を開始する前に、前記コマンドワー
ドおよび転送対象データを含む記憶ブロックをキャッシ
ュメモリ１４から主記憶部１３に転送してもよい（請求
項２）。

【００４７】また、データ転送制御部１５が中央演算処
理部１１によって作成されるコマンドワードおよびデー
タの記憶アドレスを解析してデータ転送制御部１５が記
憶制御部１２に対して発行するオペレーションコード
に、データ転送制御部１５が指定したアドレスを含む記
憶ブロックをキャッシュメモリ１４から主記憶部１３に
転送する要求コードをそなえておき、中央演算処理部１
１の記憶ブロック転送手段１１Ａは、データ転送制御部
１５が中央演算処理部１１からの起動指示を受信した後
に記憶制御部１２に対して前記オペレーションコードを
発行した場合に、コマンドワードおよびデータを含む記
憶ブロックをキャッシュメモリ１４から主記憶部１３に
転送してもよい（請求項３）。

【００４８】一方、記憶制御部１２には、切換転送手段
１２Ａがそなえられている。この切換転送手段１２Ａ
は、外部記憶部１６からのデータの転送格納先を主記憶
部１３からキャッシュメモリ１４に切り換えそのデータ
の一部または全部をキャッシュメモリ１４に転送するも
のである（請求項４）。そして、切換転送手段１２Ａ
は、中央演算処理部１１が外部記憶部１６から主記憶部
１３に転送されるデータを転送終了後直ちに使用するこ
とを、中央演算処理部１１からコマンドワードにより指
示されたデータ転送命令の種類に基づいて判断できる場
合に、そのデータの転送格納先を主記憶部１３からキャ
ッシュメモリ１４に切り換えそのデータの一部または全
部をキャッシュメモリ１４に転送する（請求項５）。

【００４９】このとき、データ転送制御部１５に、中央
演算処理部１１が外部記憶部１６から主記憶部１３に転
送されるデータを転送終了後直ちに使用することを属性
情報として保持する属性情報保持手段と、この属性情報
保持手段に保持された属性情報を記憶制御部１２の切換
転送手段１２Ａに通知する通知手段とをそなえ、記憶制
御部１２の切換転送手段１２Ａは、前記通知手段からの
属性情報に応じて切換転送動作を行なうように構成して
もよい（請求項６）。

【００５０】また、データ転送制御部１５に、外部記憶
部１６から主記憶部１３へデータ転送を行なう際に所定
のデータ単位毎にそのデータの転送格納先を記憶制御部
１２の切換転送手段１２Ａに通知する通知手段をそな
え、記憶制御部１２の切換転送手段１２Ａは、前記通知
手段からの属性情報に応じて切換転送動作を行なうよう
に構成してもよい（請求項７）。

【００５１】

【作用】上述した本発明の情報処理装置（請求項１）で
は、自中央演算処理部１１がデータ転送制御部１５に対
して主記憶部１３と外部記憶部１６との間のデータ転送
を要求した後に、そのデータ転送を終了するまで次の命
令処理を行なわない同期転送命令を要求する際、記憶ブ
ロック転送手段１１Ａにより、コマンドワードおよび転
送対象データを含む記憶ブロックがキャッシュメモリ１
４から主記憶部１３に転送される。

【００５２】これにより、データ転送制御部１５からの
記憶制御部１２に対するコマンドワードおよび転送対象
データのフェッチ要求が記憶制御部１２に対して行なわ
れた時に、直ちにコマンドワードおよび主記憶部１３上
の転送対象となるデータを主記憶部１３からデータ転送
制御部１５に供給することができる。また、中央演算処
理部１１がデータ転送制御部１５に対して同期転送命令
の起動を要求する場合において、データ転送制御部１５
が中央演算処理部１１からの起動要求受信時にコマンド
ワードにより指示されたデータ転送を即時に開始できな
い状態である時に、データ転送制御部１５の処理を開始
する前に、記憶ブロック転送手段１１Ａにより、コマン
ドワードおよび転送対象データを含む記憶ブロックをキ
ャッシュメモリ１４から主記憶部１３に転送することに
より（請求項２）、データ転送制御部１５による処理が
開始可能となってコマンドワードおよび主記憶部１３上
の転送対象データのフェッチ要求が記憶制御部１２に対
して行なわれた時に、直ちにコマンドワードおよびデー
タをデータ転送制御部１５に供給することができる。

【００５３】さらに、データ転送制御部１５が記憶制御
部１２に対して発行するオペレーションコードに、デー
タ転送制御部１５が指定したアドレスを含む記憶ブロッ
クをキャッシュメモリ１４から主記憶部１３に転送する
要求コードをそなえることにより、データ転送制御部１
５から前記オペレーションコードが発行された場合に、
記憶ブロック転送手段１１Ａにより、コマンドワードお
よびデータを含む記憶ブロックをキャッシュメモリ１４
から主記憶部１３に事前に転送することにより（請求項
３）、データ転送制御部１５によるコマンドワードおよ
びデータの読出を直ちに行なうことができる。

【００５４】一方、上述した本発明の情報処理装置（請
求項４）では、記憶制御部１２の切換転送手段１２Ａに
より、必要に応じて、外部記憶部１６からのデータの転
送格納先を主記憶部１３からキャッシュメモリ１４に切
り換えそのデータの一部または全部をキャッシュメモリ
１４に転送することができる。このとき、中央演算処理
部１１からコマンドワードにより指示されたデータ転送
命令の種類から、中央演算処理部１１が外部記憶部１６
から主記憶部１３に転送したデータを転送終了後直ちに
使用することが事前に判断できる場合、切換転送手段１
２Ａにより、必要とされるデータの一部または全部を主
記憶部１３ではなくキャッシュメモリ１４に転送するこ
とで（請求項５）、データ転送終了後に中央演算処理部
１１がデータを直ちに処理することができる。

【００５５】なお、データ転送制御部１５の属性情報保
持手段に、中央演算処理部１１が外部記憶部１６から主
記憶部１３に転送されるデータを転送終了後直ちに使用
することを属性情報として保持し、その属性情報を通知
手段により切換転送手段１２Ａに通知することにより
（請求項６）、記憶制御部１２の切換転送手段１２Ａ
は、前記通知手段からの属性情報に応じて切換転送動作
を行なうことができる。

【００５６】また、外部記憶部１６から主記憶部１３へ
データ転送を行なう際に、データ転送制御部１５の通知
手段により、所定のデータ単位毎にそのデータの転送格
納先（記憶機構のどの階層に格納さるか）を切換転送手
段１２Ａに通知することで（請求項７）、記憶制御部１
２の切換転送手段１２Ａは、所定のデータ単位毎に付与
された属性情報に従って、各データをキャッシュメモリ
１４または主記憶部１３に切り換えて転送することがで
きる。

【００５７】

【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）本実施例の情報処理装置の構成の説明 図２は本発明の一実施例としての情報処理装置の構成を
示すブロック図であり、この図２において、１は中央演
算処理部（以下、ＣＰＵという）、２は記憶制御部（以
下、ＭＣＵという）、３は主記憶部（以下、ＭＳＵとい
う）で、ＭＳＵ３は、ＭＣＵ２を介して複数のＣＰＵ１
に共用されている。

【００５８】ここで、ＭＣＵ２は、各ＣＰＵ１とＭＳＵ
３との間でデータの転送を制御するものである。また、
各ＣＰＵ１には、ＭＣＵ２を介してＭＳＵ３から転送さ
れてきたデータをスワップ方式で保持するキャッシュメ
モリ（以下、ＬＢＳという）がそなえられている。

【００５９】さらに、５はデータ転送制御部（以下、Ｍ
ＯＶＥＲという）で、このＭＯＶＥＲ５は、基本的には
図１２で示した従来のものとほぼ同様に構成されてお
り、各ＣＰＵ１からの起動指示を契機として、各ＣＰＵ
１がＬＢＳ４もしくはＭＳＵ３内に作成したコマンドワ
ード４Ａを参照して、ＭＣＵ２を介してＭＳＵ３と外部
記憶部（以下、ＥＳＵという）６との間のデータ転送制
御を行なうものである。

【００６０】そして、本実施例では、各ＣＰＵ１に、記
憶ブロック転送機能部（記憶ブロック転送手段）１Ａが
そなえられている。この記憶ブロック転送機能部１Ａ
は、自ＣＰＵ１がＭＯＶＥＲ５に対してＭＳＵ３とＥＳ
Ｕ６との間の同期転送命令を要求する際に、コマンドワ
ード４Ａおよび転送対象データを含む記憶ブロックをＬ
ＢＳ４からＭＳＵ３に転送するものである。

【００６１】なお、記憶ブロック転送機能部１Ａは、Ｃ
ＰＵ１がＭＯＶＥＲ５に対して同期転送命令の起動を要
求した場合に、ＭＯＶＥＲ５がＣＰＵ１からの起動要求
受信時にコマンドワードにより指示されたデータ転送を
即時に開始できない状態である時に、ＭＯＶＥＲ５の処
理を開始する前に、前記コマンドワードおよび転送対象
データを含む記憶ブロックをＬＢＳ４からＭＳＵ３に転
送するようにしてもよい（図４により後述）。

【００６２】また、ＭＯＶＥＲ５がＣＰＵ１によって作
成されるコマンドワードおよびデータの記憶アドレスを
解析してＭＯＶＥＲ５がＭＣＵ２に対して発行するオペ
レーションコードに、ＭＯＶＥＲ５が指定したアドレス
を含む記憶ブロックをＬＢＳ４からＭＳＵ３に転送する
要求コードをそなえておき、ＣＰＵ１の記憶ブロック転
送機能部１Ａは、ＭＯＶＥＲ５がＣＰＵ１からの起動指
示を受信した後にＭＣＵ２に対して前記オペレーション
コードを発行した場合に、コマンドワードおよびデータ
を含む記憶ブロックをＬＳＢ４からＭＳＵ３に転送する
ようにしてもよい（図５により後述）。

【００６３】一方、ＭＣＵ２には、セレクタ（切換転送
手段）７がそなえられている。このセレクタ７は、従来
もＬＢＳ４とＭＳＵ３とのいずれか一方をＭＯＶＥＲ５
を介してＥＳＵ６と通信可能に切り換え接続するために
そなえらえれているが、本実施例では、ＥＳＵ６からの
データの転送格納先をＭＳＵ３からＬＢＳ４に切り換え
そのデータの一部または全部をＬＢＳ４に転送する切換
転送手段としての機能も果たしている。

【００６４】このセレクタ７は、ＣＰＵ１がＥＳＵ６か
らＭＳＵ３に転送されるデータを転送終了後直ちに使用
することを、ＣＰＵ１からコマンドワードにより指示さ
れたデータ転送命令の種類に基づいて判断できる場合
に、そのデータの転送格納先をＭＳＵ３からＬＢＳ４に
切り換えそのデータの一部または全部をＬＢＳ４に転送
する機能を有している。

【００６５】このとき、図７により後述するごとく、Ｍ
ＯＶＥＲ５〔ＭＳＵアクセス制御機構５２（図１２参
照）〕に、ＣＰＵ１がＥＳＵ６からＭＳＵ３に転送され
るデータを転送終了後直ちに使用することを属性情報と
して保持する属性情報保持部５Ａと、この属性情報保持
部５Ａに保持された属性情報をＭＣＵ２のセレクタ７に
通知する通知機能部（通知手段）５Ｂとをそなえ、ＭＣ
Ｕ２のセレクタ７は、通知機能部５Ｂからの属性情報に
応じて切換転送動作を行なうようにしてもよい。

【００６６】また、図８により後述するごとく、ＭＯＶ
ＥＲ５〔ＭＳＵアクセス制御機構５２（図１２参照）〕
に、ＥＳＵ６からＭＳＵ３へデータ転送を行なう際に所
定のデータ単位毎にそのデータの転送格納先をＭＣＵ２
のセレクタ７に通知する通知機能部（通知手段）５Ｃを
そなえ、ＭＣＵ２のセレクタ７は、通知機能部５Ｃから
の属性情報に応じて切換転送動作を行なうように構成す
ることもできる。

【００６７】なお、本実施例においても、図１０に示し
たものと同様、８ＡはＣＰＵ１上のＬＢＳ４のタグ部
（詳細は図１５参照）で、このタグ部８Ａは、ＬＢＳ４
に登録されているデータを識別するためのエントリ情報
であるタグ情報を格納するもので、ＬＢＳ４は、タグ情
報とデータとを１つのエントリとして保持している。ま
た、ＭＣＵ２上にもタグ部８Ｂがそなえられ（図２，図
１５参照）、このタグ部８Ｂに、各ＣＰＵ１のＬＢＳ４
のタグ部８Ａが保持するタグ情報のコピーが保持されて
いる。

【００６８】（ｂ）同期転送要求時の動作例の説明 次に、本実施例の同期転送要求時の動作を図２，図３を
参照しながら説明する。ＣＰＵ１がコマンドワード４Ａ
をＬＢＳ４上に作成し、コマンドワード４Ａの先頭ＭＳ
Ｕ絶対アドレス，アクセスの属性情報などをＭＯＶＥＲ
５に送るまでは、従来手順（図１３のＡ１〜Ａ３参照）
と同様に、コマンドワード４ＡをＭＳＵ３またはＬＢＳ
４上に作成し（図３のＡ１１参照）、ＬＢＳ４上にのみ
書き込み（図３のＡ１２参照）、ＣＰＵ１はＭＯＶＥＲ
５にコマンドワード４Ａの先頭ＭＳＵ絶対アドレス，ア
クセスの属性情報などを送り、転送起動要求を発行する
（図２，図３のＡ１３参照）。

【００６９】ただし、本実施例においては、ＣＰＵ１が
アクセス要求をＭＯＶＥＲ５に送った後、ＣＰＵ１は、
従来のごとく直ちに停止（インタロック）状態にならな
い。ＣＰＵ１は、ＬＢＳ４のタグ部８Ａをチェックする
ことによりコマンドワード４Ａの先頭ＭＳＵ絶対アドレ
スを含むブロックがＬＢＳ４に存在するかどうかを判断
し、コマンドワード４ＡがＬＢＳ４に含まれる時には、
ＬＢＳ４にコマンドワード４ＡをＭＳＵ３へ転送するよ
うに指示し（図３のＡ１４参照）、記憶ブロック転送機
能部１Ａにより、コマンドワード４Ａを含む記憶ブロッ
クをＬＢＳ４からＭＣＵ２を介してＭＳＵ３へ転送した
後（図２，図３のＡ１５参照）、ＬＢＳ４内のタグ部８
Ａのコマンドワード４Ａが保持されていたエントリを無
効化する内部命令を追加している。

【００７０】つまり、ＣＰＵ１は、アクセス要求をＭＯ
ＶＥＲ５に送った後（図２，図３のＡ１３参照）、上記
内部命令を実行することで、記憶ブロック転送機能部１
Ａによりコマンドワード４ＡをＬＢＳ４からＭＳＵ３へ
転送する。また、コマンドワード４Ａは、ＭＳＵ３，Ｅ
ＳＵ６間転送のためにＭＳＵ３の絶対アドレスとＥＳＵ
６の実アドレスとが対応付けられたフィールド（図１１
参照）を有しており、ＭＯＶＥＲ５は、指定されたＭＳ
Ｕ絶対アドレスとＥＳＵ実アドレスとの間でデータ転送
を行なう。

【００７１】従って、アクセスがＭＳＵ３からＥＳＵ６
へのデータ転送である時、コマンドワードの場合と同様
に、ＣＰＵ１は、データをＥＳＵ６に送る前に指定され
たＭＳＵ絶対アドレスのデータを上記内部命令を使用し
て、データがＬＢＳ４にある場合は自らの制御によりＭ
ＳＵ３に転送しておくことが可能である。このようにし
てコマンドワードおよびデータを全てＬＢＳ４からＭＳ
Ｕ３Ｎい転送した後、ＣＰＵ１は、インタロック状態に
入り、ＭＯＶＥＲ５が転送終了を示す割込みをかけるま
で（図２，図９のＢ１８参照）停止状態になる。

【００７２】一方、ＣＰＵ１からのアクセス要求を受け
たＭＯＶＥＲ５では、その要求のもつ属性情報からその
アクセスが同期転送か非同期転送かを判別し（図３のＡ
１６参照）、要求されたアクセスが実行可能な状態なら
ば、ＭＣＵ２に対してコマンドワード４Ａの読出を要求
する（図３のＡ１７参照）。ＭＣＵ２内にはそれぞれの
ＣＰＵ１内のＬＢＳ４のタグ部８Ａのコピーがタグ部８
Ｂに保持されているので、ＭＣＵ２は、ＭＯＶＥＲ５か
らコマンドワード４Ａの読出要求を受けると、タグ部８
Ｂを参照して、ＭＳＵ３に対しコマンドワード読出要求
を発行する（図３のＡ１８参照）。

【００７３】本実施例では、図３に示すように、ＭＯＶ
ＥＲ５の処理と並行してＣＰＵ１のＬＢＳ４からＭＳＵ
３へコマンドワード４Ａを転送する処理が行なわれてい
るので、前述のようにＭＣＵ２がＭＳＵ３に対してコマ
ンドワード読出要求を発行した時点では、コマンドワー
ド４ＡはＭＳＵ３に格納されている。従って、ＭＳＵ３
は、ＭＣＵ２からのコマンドワード読出要求を受ける
と、コマンドワード４ＡをＭＣＵ２に転送し（図３のＡ
１９参照）、さらにＭＣＵ２は、そのコマンドワード４
ＡをＭＯＶＥＲ５に転送する（図３のＡ２０参照）。

【００７４】以降は、図１３にて説明した従来手順と同
様に、ＭＯＶＥＲ５において、ＭＣＷの内容がＭＳＵ３
からＥＳＵ６へのデータ転送指定している場合、ＭＣＵ
２から転送されてきたデータが、ＭＳＷ，ＭＣＷである
のか、ＭＳＵ３とＥＳＵ６との間の転送対象データであ
るのかを判別し（図３のＡ２１参照）、同期転送用のコ
マンドワードを解析し、現在実行中の命令ラッチを選択
して、ＥＳＵ６を起動してＭＳＵ３とＥＳＵ６との間の
データ転送を開始する（図３のＡ２２参照）。

【００７５】このように、本実施例によれば、ＣＰＵ１
による内部命令の実行は、ＭＯＶＥＲ５へのコマンドワ
ード４Ａの供給後、直ちにＭＯＶＥＲ５の動作と並行し
て行なわれるので、ＭＯＶＥＲ５がＭＣＵ２に対してデ
ータの転送要求を発信するよりも、ＣＰＵ１がこのデー
タをＭＳＵ３に転送し始める時間が十分に早い。従っ
て、ＭＯＶＥＲ５は大部分の必要な全てのデータがＭＳ
Ｕ３上に存在していることになり、図１３の従来例と図
３の本実施例とを比較しても明らかなように、データ転
送処理を高速に行なうことができる。

【００７６】（ｃ）同期転送待機中の動作例の説明 図３に示す動作例では、同期転送要求時に、記憶ブロッ
ク転送機能部１Ａにより記憶ブロックをＬＢＳ４からＭ
ＳＵ３に転送する場合について説明したが、例えば、Ｃ
ＰＵ１が同期転送待機中の状態を利用して記憶ブロック
転送機能部１Ａにより記憶ブロックをＬＢＳ４からＭＳ
Ｕ３に転送するようにしてもよい。以下に、図４を参照
しながらこのような場合について説明する。

【００７７】ＭＯＶＥＲ５が複数のＣＰＵ１により共有
されている構成では、ＭＯＶＥＲ５がＣＰＵ１からコマ
ンドワード４Ａの先頭アドレスと転送要求を受けた時
に、ＭＯＶＥＲ５は既に他のＣＰＵ１からの転送要求を
受けていて、先に受け付けた転送を実行中という状態で
ある場合、ＭＯＶＥＲ５が先に受け付けた実行中のデー
タ転送要求が同期転送であるときには、新たな転送要求
を受け付けてもその実行は実行中の同期転送が終了する
までＣＰＵ１は停止して待機することになるが、本実施
例では、ＭＣＵ２が一定時間経過後に再要求を実行する
までの間に、同期転送終了待ちで実質的に停止状態にあ
るＣＰＵ１の記憶ブロック転送機能部１Ａを利用して、
コマンドワードおよびデータを、ＬＢＳ４からＭＳＵ３
に、はき出しておくことができる。

【００７８】即ち、本実施例では、ＭＯＶＥＲ５がＣＰ
Ｕ１からの転送起動要求を受けた時（図１６のＣ１０参
照）、ＥＳＵ６がＭＯＶＥＲ５によりデータ転送中で新
たな転送起動要求を直ちに受け付けられないと判断した
場合（図１６のＣ１１参照）、ＭＯＶＥＲ５は、受け付
けられなかったことを示すコードをＭＣＵ２に返信し
（図１６のＣ１２参照）、さらにＭＣＵ２はＭＯＶＥＲ
５からのコードをＣＰＵ１に通知する（図４のＣ１３参
照）。

【００７９】このコードを通知されたＣＰＵ１はインタ
ロック状態を解除され、コマンドワード４Ａおよびデー
タがＬＢＳ４にあるかＭＳＵ３にあるかをチェックし
（図４のＣ１４参照）、ＬＢＳ４にあれば、記憶ブロッ
ク転送機能部１Ａによりその一部または全部をＭＳＵ３
に転送し（図４のＣ１５参照）、ＣＰＵ１は再度インタ
ロック状態になる。

【００８０】ＭＯＶＥＲ５により転送起動要求が受け付
けられなかった場合には、その旨を示すコードを受けた
ＭＣＵ２は、しばらく待機し一定時間後にＭＯＶＥＲ５
に再度転送要求を発行する（図４のＣ１６参照）。この
再要求時にＭＯＶＥＲ５が受け付け可能な状態であれ
ば、図３と同様に、ＭＯＶＥＲ５は、そのアクセスが同
期転送か非同期転送かを判別し、要求されたアクセスが
実行可能な状態ならば、ＭＣＵ２に対してコマンドワー
ド４Ａの読出を要求する（図４のＣ１７参照）。

【００８１】また、ＭＣＵ２は、ＭＯＶＥＲ５からコマ
ンドワード４Ａの読出要求を受けると、タグ部８Ｂを参
照して、ＭＳＵ３に対しコマンドワード読出要求を発行
する（図３のＡ１８参照）。このとき、本実施例では、
ＭＯＶＥＲ５が、他の転送要求を実行中のためにＣＰＵ
１からの転送要求を受け付けられない状態にある時に、
ＣＰＵ１のインタロック状態を解除し、記憶ブロック転
送機能部１Ａによりコマンドワード４Ａおよびデータを
ＬＢＳ４からＭＳＵ３に転送しているので、ＭＯＶＥＲ
５が新規命令を受け付け可能になった時に、コマンドワ
ード４ＡおよびデータをＬＢＳからではなく、ＭＳＵ３
から得ることができる。

【００８２】従って、ＭＳＵ３は、ＭＣＵ２からのコマ
ンドワード読出要求を受けると、コマンドワード４Ａを
ＭＣＵ２に転送し（図４のＣ１９参照）、さらにＭＣＵ
２は、そのコマンドワード４ＡをＭＯＶＥＲ５に転送す
る（図４のＣ２０参照）。この後、ＭＯＶＥＲ５におい
て、ＭＣＷの内容がＭＳＵ３からＥＳＵ６へのデータ転
送指定している場合、ＭＣＵ２から転送されてきたデー
タが、ＭＳＷ，ＭＣＷであるのか、ＭＳＵ３とＥＳＵ６
との間の転送対象データであるのかを判別し、同期転送
用のコマンドワードを解析し、現在実行中の命令ラッチ
を選択して、ＥＳＵ６を起動してＭＳＵ３とＥＳＵ６と
の間のデータ転送を開始する（図４のＣ２１参照）。

【００８３】以上のように、ＭＯＶＥＲ５が、データ転
送を受付可能な状態になりコマンドワード４Ａまたはデ
ータの転送要求をＭＣＵ２に対して行なうまでの間に、
同期転送終了待ちで実質的に停止状態にあるＣＰＵ１を
利用して、コマンドワード４ＡまたはデータをＬＢＳ４
からＭＳＵ２に転送しておくことができ、ＭＯＶＥＲ５
は全てのデータがＭＳＵ３上に存在していることにな
り、図１６の従来例と図４の本実施例とを比較しても明
らかなように、データ転送処理を高速に行なうことがで
きる。

【００８４】（ｄ）オペレーションコードによる記憶ブ
ロック転送動作例の説明 ここで、再度、図４にて説明した例と同じ状況を考察し
てみると、ＭＯＶＥＲ５が同期転送実施中に他のＣＰＵ
１からデータ転送要求を受けた時、ＭＯＶＥＲ５は受け
付けることができない。しかし、ＭＯＶＥＲ５が新たな
データ転送を実行できない時には、ＣＰＵ１はＭＯＶＥ
Ｒ５が受け付け可能になるまで、ＭＯＶＥＲ５に対して
一定時間毎にデータ転送の起動を再試行する。

【００８５】このとき、ＭＯＶＥＲ５にはＣＰＵ１が作
成したコマンドワード４Ａの先頭絶対アドレスが送られ
ているのであるから、ＭＯＶＥＲ５とＭＣＵ２とに指定
されたＭＳＵ絶対アドレスを含むブロックを、記憶ブロ
ック転送機能部１ＡによりＬＢＳ４からＭＳＵ３に転送
するというオペレーションコードがあれば、ＭＯＶＥＲ
５は自装置がいずれ新規命令により事前にＬＢＳ４から
ＭＳＵ３に転送しておくことが可能である。

【００８６】以下に、本実施例により、複数のＬＢＳ４
のブロックを必要とする転送長で連続した絶対アドレス
のデータをＥＳＵ６へ転送する場合について、図５に示
すフローチャートを参照しながら説明する。先頭ＭＳＵ
絶対アドレスのデータと、先頭ＭＳＵ絶対アドレスから
ＬＢＳブロックの容量分だけ離れたＭＳＵ絶対アドレス
のデータとは、先頭ＭＳＵ絶対アドレスが属しているＬ
ＢＳブロックと異なるエントリである。

【００８７】ここで、転送対象のデータが全てＬＢＳ４
にあるとき、ＭＯＶＥＲ５が先頭絶対アドレスの転送要
求をＭＣＵ２へ出力しＥＳＵ６へデータを転送する時点
で、先頭ＭＳＵ絶対アドレスを含むＬＢＳブロックはＬ
ＢＳ４からＭＳＵ３へと転送され、以降、先頭ＭＳＵ絶
対アドレスと同じＬＢＳブロックからＥＳＵ６へ転送さ
れる限りは、ＭＳＵ３からデータが連続してＥＳＵ６へ
転送される。

【００８８】そして、先頭ＭＳＵ絶対アドレスと同じブ
ロックに属していないデータがＥＳＵ６への転送対象に
なった時、ＭＯＶＥＲ５がデータの転送要求をＭＣＵ２
に要求すると、データはＬＢＳ４に存在するので、ここ
で先頭ＭＳＵ絶対アドレスの場合と同じように転送対象
ＭＳＵ絶対アドレスのデータが属するＬＢＳブロックが
ＬＢＳ４からＭＳＵ３へと転送される。

【００８９】この時に、ＭＯＶＥＲ５は先頭ＭＳＵ絶対
アドレスと転送長とが分かっており、また、ＬＢＳ４の
ブロックの容量も情報処理装置固有の値であるので、実
際にＭＯＶＥＲ５がＭＣＵ２に転送要求を出力する前
に、先頭ＭＳＵ絶対アドレスと別のＬＢＳブロックに属
するデータのＭＳＵ絶対アドレスを判断することができ
る。

【００９０】そこで、前出の指定ＭＳＵ絶対アドレスを
含むＬＢＳブロックをＬＢＳ４からＭＳＵ３に転送する
オペレーションコードを、ＭＯＶＥＲ５のＭＣＵ２に対
するデータの転送要求に先立って出力しておくことで、
ＭＯＶＥＲ５がＭＣＵ２にデータの転送要求を出力する
前に、記憶ブロック転送機能部１Ａにより、データをＭ
ＳＵ３に転送しておくことが可能になる。

【００９１】ここで、図１２に示したＭＯＶＥＲ５の構
成を考慮してみると、ＭＯＶＥＲ５は、ＭＳＵ３からＥ
ＳＵ６へのデータ転送の際には、次の転送対象データが
格納されているＭＳＵ絶対アドレスを加算器５９で計算
しつつ、その結果をＭＳＵアクセス制御機構５２に供給
してＭＣＵ２にデータの転送要求を発行している。ま
た、ＭＳＵ３内のＥＳＵ６への転送対象データのＭＳＵ
絶対アドレスにＬＢＳ４の記憶ブロックの容量分だけ加
算したアドレスで示される記憶位置は、確実に加算前の
ＭＳＵ絶対アドレスで示される記憶位置とは別のＬＢＳ
４の記憶ブロック内に存在している。

【００９２】つまり、本実施例では、残り転送長がＬＢ
Ｓブロックよりも大きい場合（図５のステップＳ１でＹ
ＥＳ判定の場合）には、転送開始時点でのＭＳＵ絶対ア
ドレスにＬＢＳ４の記憶ブロックの容量分だけ加算した
ＭＳＵ絶対アドレスをレジスタ（図示せず）に保持する
とともに（図５のステップＳ２）、そのＭＳＵ絶対アド
レスを使用して、ＭＯＶＥＲ５からＭＣＵ２に、本実施
例で新規に追加したＬＢＳ４からＭＳＵ３へのはき出し
命令（オペレーションコード）を発行することにより、
レジスタのアドレスを含むＬＢＳブロックを、記憶ブロ
ック転送機能部１ＡによりＬＢＳ４からＭＳＵ３に転送
する（図５のステップＳ３）。なお、残り転送長がＬＢ
Ｓブロック以下の場合（図５のステップＳ１でＮＯ判定
の場合）には、直ちに後述のステップＳ４へ移行する。

【００９３】そして、残り転送長が０になったか否かを
判定しながら（図５のステップＳ４）、０でなければ、
ＭＣＵ２からＭＣＷで送られたＭＳＵ転送開始アドレス
をデータ要求長ずつ加算器５９で加算しつつ、ＭＳＵア
クセス制御機構５２を介してＭＣＵ２にＭＳＵ３からの
データ読出を要求するとともに、ＭＳＵアドレスが加算
される時にアドレスが加算された分に対応して残り転送
長を減算する（図５のステップＳ５）。

【００９４】この後、ＭＳＵアドレスが前記レジスタに
保持されているＭＳＵ絶対アドレスと等しいか否かを判
定し（図５のステップＳ６）、等しくなければ、ステッ
プＳ４へ戻る一方、等しい場合には、ステップＳ１に戻
り、残り転送長が未だＬＢＳブロックよりも大きい場合
には、そのアドレス一致のタイミングをトリガとして、
レジスタに保持してあるＭＳＵ絶対アドレスにＬＢＳ４
の記憶ブロックの容量分だけ加算したＭＳＵ絶対アドレ
スを使用して、ＬＢＳ４のはき出し命令を発行し、加算
した結果のＭＳＵ絶対アドレスをレジスタに保持するこ
とを繰り返し行なう（図５のステップＳ２，Ｓ３）。

【００９５】以上の処理は、ステップＳ４において残り
転送長が０であると判定されるまで、繰り返し実行され
る。このようにして、コマンドワード４Ａおよびデータ
をＭＯＶＥＲ５がＭＣＵ２にデータ転送要求を行なう前
に、当該ＬＢＳ記憶ブロックのはき出しを行ない、コマ
ンドワード４Ａおよびデータを高速にＭＯＶＥＲ５に供
給することが可能である。

【００９６】（ｅ）同期転送終了時の動作例の説明 ところで、従来、転送命令がＥＳＵ６からＭＳＵ３への
データ転送である時には、ＭＣＵ２に送られたデータは
全てＭＳＵ３に格納されていたが、ＣＰＵ１のＥＳＵ６
に対する転送命令の幾つかには、転送終了後、直ちにＣ
ＰＵ１がＥＳＵ６からＭＳＵ３に転送したデータを使用
する部分があり、このようなデータはＥＳＵ６からＭＳ
Ｕ３にストアするのではなく、ＬＢＳ４に格納する方が
望ましい。

【００９７】例えば、ＩＢＭ社の“ENTERPRISE SYSTEMS
ARCHITECTURE/370, PRINCIPLES OFOPERATION”に掲載
されている“COMPARE AND SWAP”と一般に呼ばれる命令
を、１個または複数個のＣＰＵ１と、各ＣＰＵ１に共用
されるＭＳＵ３と、このＭＳＵ３を含む記憶装置を制御
するＭＣＵ２とが相互に接続されている装置（クラス
タ，図２，図７参照）で実行する場合について以下に説
明する。

【００９８】この命令の実行のために用意するデータ
は、複数のＣＰＵ１によって共有されるＭＳＵ３上のア
ドレス（Ｄ２Ｂ２）と、Ｄ２Ｂ２で示されるアドレスに
格納されているであろう期待値（Ｒ１）と、Ｄ２Ｂ２で
示されるアドレスに新たにストアするデータ（Ｒ３）と
である。この命令のオペランドをＣＳとすると、そのフ
ォーマットは図６の（１）で示す通りである。

【００９９】ここで、Ｒ１，Ｒ３，Ｂ２はＣＰＵ１内の
汎用レジスタを使用している。Ｄ２Ｂ２のアドレスは、
Ｂ２で示される汎用レジスタの内容にＤ２の値を加算す
ることにより得られ、ＭＳＵ３の領域毎に特定のアドレ
スが割り当てられている。命令を実行すると、ＭＳＵ３
のＤ２Ｂ２で示されたアドレスからデータをフェッチす
る。

【０１００】ＣＰＵ１は、フェッチされたデータをＲ１
レジスタの内容と比較し、フェッチされたデータとＲ１
レジスタの内容とが同じものであれば、Ｒ３レジスタの
内容をＤ２Ｂ２で示されたＭＳＵ３上のアドレスにスト
アし、更新に成功したことを示す条件コードをソフトウ
エアに通知する。同様に、フェッチされた内容とＲ１レ
ジスタの内容とが不一致の場合には、フェッチされた内
容がＲ１レジスタに格納され、更新不成功を示す条件コ
ードがソフトウエアに通知される。

【０１０１】Ｄ２Ｂ２で示されたアドレスに格納されて
いるデータを参照してからＲ１レジスタの内容と比較さ
れ、不一致の場合は比較されるまで、一致した場合はＲ
３レジスタの内容をＤ２Ｂ２で示されたアドレスに格納
するまで、他のＣＰＵ１のＤ２Ｂ２で示されたアドレス
に対する読出または書込は禁止される。PRINCIPLE OF O
PERATIONでは、上記の命令で指示されるアドレスは、１
個または複数のＣＰＵ１で共有されるＭＳＵアドレスで
あるが、図７に示すように、ＥＳＵ６を１個または複数
のクラスタ１０−１，１０−２で共有する場合にも、こ
の命令のアドレスの指示をＥＳＵアドレスとした同じ動
作をする拡張命令が考えられる。この拡張命令のオペラ
ンドをＣＤＳＥＤとすると、そのフォーマットは図６の
（２）で示す通りである。ここで、Ｒ１，Ｒ３は上述し
たＭＳＵ３の場合と同じくＣＰＵ１のレジスタに格納さ
れるデータであり、Ｄ２Ｂ２はＥＳＵ６のアドレスを示
している。そして、拡張命令の実際の使用例は以下の通
りである。

【０１０２】クラスタ１０−１がＥＳＵ６のある領域を
使用しようとする場合に、ある時点でクラスタ１０−１
がＥＳＵ６にある値（ここでは“１”とする）をストア
したとする。次に他のクラスタ１０−２が同じアドレス
に違う値（ここでは“２”とする）をストアした時、後
にクラスタ１０−１が先程データ“１”を書き込んだア
ドレスにはデータ“１”が書き込まれていると判断して
（実際にはデータ“２”がストアされている）プログラ
ムを実行すると、そこから得られた結果は期待される結
果と異なったものになる。

【０１０３】そこで、“COMPARE AND SWAP”命令をクラ
スタ１０−１，１０−２とＥＳＵ６との間に拡張した命
令を使用し、ＥＳＵ６のある領域を使用してクラスタ１
０−１が処理を行なう時に他のクラスタ１０−２が同じ
領域を書き替えることがないように制御する。Ｄ２Ｂ２
で指定するアドレスは、ＥＳＵ６の領域毎に特定のアド
レスが用意されている。ここでは、Ｄ２Ｂ２で示される
アドレスには、通常、“０”がストアされているとし、
Ｒ１レジスタには“０”が、クラスタ１０−１のＲ３に
は“１”が、クラスタ１０−２のＲ２レジスタには
“２”が設定されている。

【０１０４】クラスタ１０−１のＣＰＵ１がある領域を
使用する前に前記命令を実行する。そこで、Ｒ３レジス
タで示されたアドレスに従って記憶装置から現在ストア
されているデータをフェッチ（ここでは“０”）し（図
６の参照）、Ｒ１の値とフェッチした値とを比較する
が、この例ではＲ１の値が“０”であり、フェッチした
値も“０”なので、Ｒ３の値の“１”がＤ２Ｂ２（ロッ
クフラグ）にストアされ（図６の参照）、更新成功を
示すコードがソフトウエアに通知される。

【０１０５】更新成功となれば、クラスタ１０−１のＣ
ＰＵ１は、ＥＳＵ６のある領域を使用する権利を得たこ
とになり（図６の参照）、ＥＳＵ６の該領域を使用す
る処理を実行し、処理が終了した時点でＤ２Ｂ２で示さ
れたアドレスに“０”をストアする（図６の参照）。
もし、クラスタ１０−１がＥＳＵ６のある領域を使用中
に他のクラスタ１０−２のＣＰＵ１が同じ領域を使用し
ようとした場合、クラスタ１０−２のＣＰＵ１も、ＥＳ
Ｕ６の領域を使用する前に“COMPARE AND SWAP”の拡張
命令を前述したクラスタ１０−１の場合と同様に実行す
る。

【０１０６】そして、Ｄ２Ｂ２で示されたアドレスに従
って記憶装置からのその時ストアされているデータをフ
ェッチし、ＭＳＵ３上の所定の位置に格納する。このと
き、クラスタ１０−１がそのアドレスを“１”に書き替
えているので、“１”がフェッチされる（図６の参
照）。そこで、Ｒ１の値とＭＳＵ３上に格納されたデー
タとが比較されるが、この場合、Ｒ１は“０”、ＭＳＵ
３上に格納されたフェッチされたデータは“１”なの
で、不一致となり、更新不成功でＲ１には“１”が格納
され、更新不成功を示すコードがソフトウエアに通知さ
れる。

【０１０７】更新不成功が通知されると、Ｄ２Ｂ２に各
クラスタ１０−１，１０−２に固有の値が書かれていれ
ば、そのとき、該装置（ＥＳＵ６）を使用しているクラ
スタを知ることができ、またＲ１を元の値（この例では
“０”）に書き替えて更新成功まで“COMPARE AND SWA
P”の拡張命令を繰り返し実行する。“COMPARE AND SWA
P”の拡張命令実行中は、他のクラスタ１０−１のＤ２
Ｂ２で示されるアドレスの更新または参照は禁止される
ので、ロックフラグで管理する記憶領域の使用権を制御
することができる。

【０１０８】ここで、クラスタ１０−１また１０−２の
ＣＰＵ１がＥＳＵ６を使用する時は、前出の例に従って
“COMPARE AND SWAP”の拡張命令を発行し、ＥＳＵ６の
使用したい領域の使用権を取ってからＥＳＵ６にアクセ
スする（図７の参照）。その命令を実行した結果、不
一致であった場合、先の例によりフェッチしＭＳＵ３上
に格納されたデータをＣＰＵ１内のレジスタに格納する
必要がある（図７の参照）。このことは、このフェッ
チしＭＳＵ３上に格納されるデータは、ＣＰＵ１のＬＢ
Ｓ４にストアされる方がデータをレジスタに供給する時
間が短いので、命令を高速に実行することができること
を意味する。

【０１０９】本命令の場合、この時以外はアクセス終了
後の転送状況通知以外は、データが、ＥＳＵ６から、命
令を発行したＣＰＵ１に転送されることはないため、Ｃ
ＰＵ１は、本命令をＥＳＵ６が実行中はデータをセレク
タ７を介してＬＢＳ４に無条件にストアするという属性
を加えることが可能である。そして、図７に示すよう
に、この属性情報を格納・保持しうる属性情報保持部５
ＡをＭＯＶＥＲ５内にそなえ、コマンドワードの先頭ア
ドレスを通知する際にもしくはコマンドワード内でＭＯ
ＶＥＲ５へ通知することにより、その属性情報を属性情
報保持部５Ａに保持する。また、属性情報保持部５Ａに
保持された属性情報をＭＣＵ２のセレクタ７に通知する
ための通知機能部５ＢをＭＯＶＥＲ５〔ＭＳＵアクセス
制御機構（図１２の符号５２参照）〕にそなえておく。

【０１１０】このように構成することで、ＭＯＶＥＲ５
がＭＣＵ２に対してデータを転送する際に、自身のＭＳ
Ｕアクセス制御機構（図１２の符号５２参照）を使用し
てこの属性をＭＣＵ２に通知すれば、ＭＣＵ２は、その
データをＬＢＳ４にストアするかＭＳＵ３にストアする
かを判断し、セレクタ７で切換転送することが可能であ
る。もしくは、ＭＯＶＥＲ５は、ＭＳＵアクセス制御機
構を使用して、転送データをＥＳＵ６からＭＳＵ３に転
送する際にこの属性をＭＣＵ２に送ることができる。

【０１１１】これにより、命令を高速に実行し、データ
の転送速度を高速化し、ロック保存期間を短縮すること
ができ、システムの性能を大幅に向上させることができ
る。 （ｆ）同期転送終了時の他の動作例の説明 さて、ＣＰＵ１のＥＳＵ６に対する転送命令に際し、転
送終了後、直ちにＣＰＵ１がＥＳＵ６からの転送データ
を使用すべく、データをＥＳＵ６からＬＢＳ４に直接転
送・格納する例として、図６，図７では、“COMPARE AN
D SWAP”の拡張命令に際して更新不成功となり、その更
新不成功を示すコードを通知する場合について説明した
が、図１４により前述したように、例えば、転送終了情
報（エラー情報等）を含むコマンドワードも、ＥＳＵ６
からＭＳＵ３にストアするのではなく、ＬＢＳ４に格納
する方が望ましい。

【０１１２】例えば、ＣＰＵ１はＥＳＵ６に対しデータ
転送を要求する時にコマンドワードのフレーム（図２の
符号４Ａ参照）を作成しフレームの先頭アドレスをＭＯ
ＶＥＲ５に対して通知し、ＭＯＶＥＲ５は先頭アドレス
をＭＳＵ３またはＬＢＳ４からコマンドデータを得る。
そして、データ転送終了時には、ＥＳＵ６は、エラー情
報などのデータ転送情報の要求を、受け付けた時と同じ
コマンドワードのフレームの定まったビット（ＭＳＷ
内）にストアする。ＥＳＵ６からＭＳＵ３へのデータ転
送時に、ＭＯＶＥＲ５からＭＣＵ２に転送されるデータ
は、転送対象データと転送終了情報である。

【０１１３】このとき、全ての転送対象データをＬＢＳ
４に格納することは、前述したように、必要なキャッシ
ュエントリをＬＢＳ４からＭＳＵ３に追い出す事態を生
じることになり、逆にデータの処理性能を落としてしま
いかねないため、安易にＥＳＵ６からのデータをＬＢＳ
４に登録するわけにはいかない。従って、本実施例で
も、転送対象データは、セレクタ７を介してＭＳＵ３に
格納される。

【０１１４】しかし、転送終了情報は、転送対象データ
に比べてデータの大きさは小さく、転送終了の割込みが
ＣＰＵ１にかかった後、すぐにＣＰＵ１は転送終了情報
を参照する。このとき、ＬＢＳ４にデータを格納した方
がよいか、ＭＳＵ３にデータを格納した方がよいかは、
ＥＳＵ６とＭＳＵ３との間のデータ転送の命令の種類に
よらないので、ＣＰＵ１が、データをＬＢＳ４に送るか
ＭＳＵ３に送るかを示す属性を付与することは不可能で
ある。

【０１１５】この場合、図８に示すように、ＭＯＶＥＲ
５からＭＣＵ２に対する信号に、ＭＯＶＥＲ５からＭＣ
Ｕ２に転送するデータはＭＳＵ３ではなくＬＢＳ４に転
送するという属性を示す信号を追加し、ＭＯＶＥＲ５
（ＭＳＵアクセス制御機構５２）の通知機能部５Ｃによ
りその属性信号を各データに付与してＭＣＵ２のセレク
タ７に通知する。

【０１１６】転送終了情報をＬＢＳ４に転送するという
属性を付与したいのであれば、終了情報をＭＣＵ２に転
送する際に、転送状態信号としてＭＯＶＥＲ５に保持さ
れている残り転送長（図１２により前述）に基づいて、
これからＭＣＵ２に転送する信号は転送終了情報である
か否かを判断することができる。これにより、ＭＳＵア
クセス制御機構５２を使用して、データをＬＢＳ４に転
送するという信号をＭＣＵ２に通知することが可能にな
る。

【０１１７】このように構成することにより、図８に示
すように、ＭＯＶＥＲ５はデータ転送終了時のデータ転
送情報をＭＣＵ２に転送する際に新規追加信号を使用し
て、ＭＯＶＥＲ５からコマンドワードの終了コードの格
納要求を受けたＭＣＵ２は、新規追加信号（属性）に応
じてセレクタ７をＭＳＵ３側からＣＰＵ１のＬＢＳ４側
に切り換えることにより、データをＭＳＵ３ではなくＬ
ＢＳ４に格納することが可能になる。

【０１１８】次に、図９により、転送終了時（もしくは
エラー検出時）における、転送終了コマンドとエラーな
どの終了情報をＣＰＵ１に転送する際の、本実施例の動
作について説明する。なお、この図９は、前述した図１
４にて説明した従来のものに対応している。ＭＯＶＥＲ
５は、最後のデータをＥＳＵ６に転送した後に、全ての
データをＥＳＵ６に転送したことを示すフラグをＥＳＵ
６に送る。ＥＳＵ６は、全データの処理を終了した後、
もしくは、エラーが検出された時に、転送終了コマンド
とエラーなどの終了情報をＭＯＶＥＲ５に通知する（図
９のＢ１２参照）。全データ転送終了後、ＭＯＶＥＲ５
は、コマンドワードのＭＳＷ内の定められたフィールド
にエラー情報などを書き込む（図９のＢ１３参照）。

【０１１９】ＭＯＶＥＲ５からＭＣＵ２に対してエラー
情報等を含むＭＳＷのストア要求を行ない（図９のＢ１
４参照）、ＭＯＶＥＲ５からＭＣＵ２へデータが送られ
ると、ＭＣＵ２は、図８に示すように、ＭＯＶＥＲ５か
らＭＳＷに与えられた属性に従ってセレクタ7 を切り換
えることにより、ＭＣＵ２からＣＰＵ１のＬＢＳ４に対
してＭＳＷのストアを要求する（図９のＢ１５参照）。
このとき、データは従来と同様に全てＭＳＵ３にストア
される。

【０１２０】ＬＢＳ４はＭＳＷのストアを完了するとＭ
ＣＵ２に正常終了通知を行ない（図９のＢ１６参照）、
さらに、ＭＣＵ２は、その正常終了通知をＭＯＶＥＲ５
に対して行なう（図９のＢ１７参照）。このようにして
エラー情報等を書き込まれたＭＳＷのＬＢＳ３へのスト
アを終了し、正常終了通知を受けたＭＯＶＥＲ５は、コ
マンドの転送終了をアクセス要求発信元のＣＰＵ１に割
込み発信し（図９のＢ１８参照）、ＣＰＵ１のインタロ
ックを解除する。

【０１２１】その後、ＣＰＵ１は、ＭＳＷに格納された
転送の終了情報をチェックするために、ＬＢＳ４に対し
て転送の終了情報（エラー情報等）をもつＭＳＷを要求
し（図９のＢ１９参照）、ＭＳＷのエラー情報とステー
タス情報をチェックし同期転送を終了する（図９のＢ２
０参照）。以上、図６〜図９により説明した通り、本実
施例によれば、転送対象データについては従来通りＭＳ
Ｕ３にストアするが、高速性を要求されるデータ要素
（更新不成功コードや転送終了情報など）については、
ＭＯＶＥＲ５に設定された属性に応じて、ＭＳＵ３では
なくＬＢＳ４へ直接書き込むようにしたので、図１４の
従来例と図９の本実施例とを比較しても明らかなよう
に、ＭＳＵ３とＥＳＵ６との間のデータ転送終了時にデ
ータ転送が終了したことを示す割込みがＣＰＵ１にかか
った後で、ＭＳＵ３に格納したデータを参照する場合に
比べて、ＣＰＵ１はより高速にデータ転送終了コードを
参照でき、システムの性能を大幅に向上させることがで
きる。

【０１２２】

【発明の効果】以上詳述したように、本発明の情報処理
装置（請求項１）によれば、自中央演算処理部がデータ
転送制御部に対して主記憶部と外部記憶部との間の同期
転送命令を要求する際に、記憶ブロック転送手段によ
り、コマンドワードおよび転送多少データを含む記憶ブ
ロックがキャッシュメモリから主記憶部に転送されるの
で、データ転送制御部からの記憶制御部に対するコマン
ドワードおよび転送対象データのフェッチ要求が記憶制
御部に対して行なわれた時には、直ちにコマンドワード
および主記憶部上の転送対象となるデータを主記憶部か
らデータ転送制御部に供給することができ、データ転送
処理を高速に行なえる効果がある。

【０１２３】また、データ転送制御部が中央演算処理部
からの同期転送起動要求受信時にコマンドワードにより
指示されたデータ転送を即時に開始できない状態である
時に、データ転送制御部の処理開始前に、記憶ブロック
転送手段により、コマンドワードおよび転送対象データ
を含む記憶ブロックをキャッシュメモリから主記憶部に
転送することにより（請求項２）、データ転送制御部に
よる処理が開始可能となってコマンドワードおよび主記
憶部上の転送対象データのフェッチ要求が記憶制御部に
対して行なわれた時に、直ちにコマンドワードおよびデ
ータをデータ転送制御部に供給することができ、データ
転送処理を高速に行なえる効果がある。

【０１２４】さらに、データ転送制御部が記憶制御部に
対して発行するオペレーションコードに、データ転送制
御部が指定したアドレスを含む記憶ブロックをキャッシ
ュメモリから主記憶部に転送する要求コードをそなえる
ことにより、データ転送制御部から前記オペレーション
コードが発行された場合に、記憶ブロック転送手段によ
り、コマンドワードおよびデータを含む記憶ブロックを
キャッシュメモリから主記憶部に事前に転送することに
より（請求項３）、データ転送制御部によるコマンドワ
ードおよびデータの読出を直ちに行なうことができ、デ
ータ転送処理を高速に行なえる効果がある。

【０１２５】一方、本発明の情報処理装置（請求項４）
によれば、記憶制御部の切換転送手段により、外部記憶
部からのデータの転送格納先を主記憶部からキャッシュ
メモリに切り換えそのデータの一部または全部をキャッ
シュメモリに転送することができ、ＣＰＵの処理で高速
性を要求されるデータ要素を必要に応じてキャッシュメ
モリへ直接書き込むことができ、データ転送処理を高速
に行なえる効果がある。

【０１２６】このとき、中央演算処理部からコマンドワ
ードにより指示されたデータ転送命令の種類から、中央
演算処理部が外部記憶部から主記憶部に転送したデータ
を転送終了後直ちに使用することが事前に判断できる場
合、切換転送手段により、必要とされるデータの一部ま
たは全部を主記憶部ではなくキャッシュメモリに転送す
ることで（請求項５）、データ転送終了後に中央演算処
理部がデータを直ちに処理することができ、データ転送
処理を高速に行なえる効果がある。

【０１２７】また、データ転送制御部の属性情報保持手
段に、中央演算処理部が外部記憶部から主記憶部に転送
されるデータを転送終了後直ちに使用することを属性情
報として保持し、その属性情報を通知手段により切換転
送手段に通知することにより（請求項６）、記憶制御部
の切換転送手段により、前記通知手段からの属性情報に
応じて切換転送動作が行なわれ、データ転送終了後に中
央演算処理部がデータを直ちに処理することができ、デ
ータ転送処理を高速に行なえる効果がある。

【０１２８】さらに、外部記憶部から主記憶部へデータ
転送を行なう際に、データ転送制御部の通知手段によ
り、所定のデータ単位毎にそのデータの転送格納先を切
換転送手段に通知することで（請求項７）、記憶制御部
の切換転送手段により、所定のデータ単位毎に付与され
た属性情報に従って、各データがキャッシュメモリまた
は主記憶部に切り換えて転送され、データ転送終了後に
中央演算処理部がデータを直ちに処理することができ、
データ転送処理を高速に行なえる効果がある。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例としての情報処理装置の構成
を示すブロック図である。

【図３】本実施例の同期転送要求時の動作を説明するた
めの図である。

【図４】本実施例の同期転送待機中の動作を説明するた
めの図である。

【図５】本実施例のオペレーションコードによる記憶ブ
ロック転送動作を説明するためのフローチャートであ
る。

【図６】本実施例の動作を説明するための図である。

【図７】本実施例の構成および動作を説明するためのブ
ロック図である。

【図８】本実施例の構成および動作を説明するためのブ
ロック図である。

【図９】本実施例の同期転送終了時の動作を説明するた
めの図である。

【図１０】一般的な情報処理装置の構成例を示すブロッ
ク図である。

【図１１】一般的なコマンドワードの例を示す図であ
る。

【図１２】一般的なデータ転送制御部（ＭＯＶＥＲ）の
構成を示すブロック図である。

【図１３】従来の同期転送要求時の動作例を説明するた
めの図である。

【図１４】従来の同期転送終了時の動作例を説明するた
めの図である。

【図１５】タグ部のデータ格納例を示す図である。

【図１６】従来の同期転送待機中の動作例を説明するた
めの図である。

【符号の説明】

１ 中央演算処理部（ＣＰＵ） １Ａ 記憶ブロック転送機能部（記憶ブロック転送手
段） ２ 記憶制御部（ＭＣＵ） ３ 主記憶部（ＭＳＵ） ４ キャッシュメモリ（ローカルバッファ記憶部，ＬＢ
Ｓ） ４Ａ コマンドワード ５ データ転送制御部（ＭＯＶＥＲ） ５Ａ 属性情報保持部（属性情報保持手段） ５Ｂ，５Ｃ 通知機能部（通知手段） ６ 外部記憶部（ＥＳＵ） ７ セレクタ（切換転送手段） ８Ａ，８Ｂ タグ部 １０−１，１０−２ クラスタ １１ 中央演算処理部（ＣＰＵ） １１Ａ 記憶ブロック転送手段 １２ 記憶制御部（ＭＣＵ） １２Ａ 切換転送手段 １３ 主記憶部（ＭＳＵ） １４ キャッシュメモリ（ＬＢＳ） １５ データ転送制御部（ＭＯＶＥＲ） １６ 外部記憶部（ＥＳＵ） ５０Ａ〜５０Ｄ データバス ５１ ラッチ部 ５２ ＭＳＵアクセス制御機構 ５３ データ／コマンド判別部 ５４ 同期／非同期転送判別部 ５５ 同期転送用ラッチ部 ５６ 非同期転送用ラッチ部 ５７，５８ セレクタ ５９ 加算器

フロントページの続き (72)発明者 井上 愛一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡辺 輝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小池 夫澄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 廣瀬 元義 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 信太 由太郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数の中央演算処理部（１１）と、該複
   数の中央演算処理部（１１）に共用される主記憶部（１
   ３）と、各中央演算処理部（１１）と該主記憶部（１
   ３）との間でデータの転送を制御する記憶制御部（１
   ２）とをそなえ、 前記の各中央演算処理部（１１）が、該記憶制御部（１
   ２）を介して該主記憶部（１３）から転送されてきたデ
   ータをスワップ方式で保持するキャッシュメモリ（１
   ４）を有するとともに、 前記の各中央演算処理部（１１）からの起動指示を契機
   として、前記の各中央演算処理部（１１）が該キャッシ
   ュメモリ（１４）もしくは該主記憶部（１３）内に作成
   したコマンドワードを参照して、該記憶制御部（１２）
   を介して該主記憶部（１３）と外部記憶部（１６）との
   間のデータ転送制御を行なうデータ転送制御部（１５）
   をそなえてなる情報処理装置において、 前記の各中央演算処理部（１１）に、 自中央演算処理部（１１）が該データ転送制御部（１
   ５）に対して該主記憶部（１３）と該外部記憶部（１
   ６）との間の同期転送命令を要求する際に、前記コマン
   ドワードおよび転送対象データを含む記憶ブロックを該
   キャッシュメモリ（１４）から該主記憶部（１３）に転
   送する記憶ブロック転送手段（１１Ａ）がそなえられて
   いることを特徴とする、情報処理装置。
2. 【請求項２】 該中央演算処理部（１１）が該データ転
   送制御部（１５）に対して同期転送命令の起動を要求し
   た場合に、該データ転送制御部（１５）が該中央演算処
   理部（１１）からの起動要求受信時に前記コマンドワー
   ドにより指示されたデータ転送を即時に開始できない状
   態である時に、 該中央演算処理部（１１）の該記憶ブロック転送手段
   （１１Ａ）が、該データ転送制御部（１５）の処理を開
   始する前に、前記コマンドワードおよび転送対象データ
   を含む記憶ブロックを該キャッシュメモリ（１４）から
   該主記憶部（１３）に転送することを特徴とする、請求
   項１記載の情報処理装置。
3. 【請求項３】 該データ転送制御部（１５）が該中央演
   算処理部（１１）によって作成されるコマンドワードお
   よびデータの記憶アドレスを解析して該データ転送制御
   部（１５）が該記憶制御部（１２）に対して発行するオ
   ペレーションコードに、該データ転送制御部（１５）が
   指定したアドレスを含む記憶ブロックを該キャッシュメ
   モリ（１４）から該主記憶部（１３）に転送する要求コ
   ードをそなえ、 該データ転送制御部（１５）が該中央演算処理部（１
   １）からの起動指示を受信した後に該記憶制御部（１
   ２）に対して前記オペレーションコードを発行した場合
   に、該中央演算処理部（１１）の該記憶ブロック転送手
   段（１１Ａ）が、コマンドワードおよびデータを含む記
   憶ブロックを該キャッシュメモリ（１４）から該主記憶
   部（１３）に転送することを特徴とする、請求項１記載
   の情報処理装置。
4. 【請求項４】 複数の中央演算処理部（１１）と、該複
   数の中央演算処理部（１１）に共用される主記憶部（１
   ３）と、各中央演算処理部（１１）と該主記憶部（１
   ３）との間でデータの転送を制御する記憶制御部（１
   ２）とをそなえ、前記の各中央演算処理部（１１）が、
   該記憶制御部（１２）を介して該主記憶部（１３）から
   転送されてきたデータをスワップ方式で保持するキャッ
   シュメモリ（１４）を有するとともに、 前記の各中央演算処理部（１１）からの起動指示を契機
   として、前記の各中央演算処理部（１１）が該キャッシ
   ュメモリ（１４）もしくは該主記憶部（１３）内に作成
   したコマンドワードを参照して、該記憶制御部（１２）
   を介して該主記憶部（１３）と外部記憶部（１６）との
   間のデータ転送制御を行なうデータ転送制御部（１５）
   をそなえてなる情報処理装置において、 該外部記憶部（１６）からのデータの転送格納先を該主
   記憶部（１３）から該キャッシュメモリ（１４）に切り
   換え当該データの一部または全部を該キャッシュメモリ
   （１４）に転送する切換転送手段（１２Ａ）が、該記憶
   制御部（１２）にそなえられていることを特徴とする、
   情報処理装置。
5. 【請求項５】 該切換転送手段（１２Ａ）が、 該中央演算処理部（１１）が該外部記憶部（１６）から
   該主記憶部（１３）に転送されるデータを転送終了後直
   ちに使用することを、該中央演算処理部（１１）から前
   記コマンドワードにより指示されたデータ転送命令の種
   類に基づいて判断できる場合に、当該データの転送格納
   先を該主記憶部（１３）から該キャッシュメモリ（１
   ４）に切り換え当該データの一部または全部を該キャッ
   シュメモリ（１４）に転送することを特徴とする、請求
   項４記載の情報処理装置。
6. 【請求項６】 該データ転送制御部（１５）に、 該中央演算処理部（１１）が該外部記憶部（１６）から
   該主記憶部（１３）に転送されるデータを転送終了後直
   ちに使用することを、属性情報として保持する属性情報
   保持手段と、 該属性情報保持手段に保持された属性情報を該記憶制御
   部（１２）の該切換転送手段（１２Ａ）に通知する通知
   手段とがそなえられ、 該記憶制御部（１２）の該切換転送手段（１２Ａ）が、
   該通知手段からの属性情報に応じて切換転送動作を行な
   うことを特徴とする、請求項５記載の情報処理装置。
7. 【請求項７】 該データ転送制御部（１５）に、 該外部記憶部（１６）から該主記憶部（１３）へデータ
   転送を行なう際に、所定のデータ単位毎に当該データの
   転送格納先を該記憶制御部（１２）の該切換転送手段
   （１２Ａ）に通知する通知手段がそなえられ、 該記憶制御部（１２）の該切換転送手段（１２Ａ）が、
   該通知手段からの属性情報に応じて切換転送動作を行な
   うことを特徴とする、請求項４記載の情報処理装置。