JPH07253997A - レイアウト設計支援装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、回路配線情報にレイアウト設計に
先行して編集を施すレイアウト設計支援装置に関し、回
路に要求される機能を維持しつつ配線率を高めることを
目的とする。 【構成】 集積回路上に配置されるべき回路の回路接続
情報に検索処理を施し、前段の非反転データ出力が直接
または非反転バッファを介して後段のデータ入力に接続
され、かつ前段のスキャンデータ出力が直接または非反
転バッファを介して後段のスキャンデータ入力に接続さ
れたフリップフロップの対を得る検索手段１１と、回路
接続情報を取り込み、検索手段１１が得たフリップフロ
ップの対について、非反転データ出力とデータ入力との
区間とスキャンデータ出力とスキャンデータ入力との区
間との何れか一方に、前段の出力端と後段の入力端とで
個別に他方を併合する編集処理を施す編集手段１３とを
備えて構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スキャンパス方式に適
用した論理設計や回路設計の結果として得られる回路配
線情報にレイアウト設計に先行して編集を施すレイアウ
ト設計支援装置に関する。

【０００２】

【従来の技術】近年、多くの電子装置には大規模集積回
路が搭載され、このような大規模集積回路の規模は電子
装置に対する機能の高度化や多様化の要求に応じて増加
しつつある。また、従来、このような集積回路の製造工
程において各部の動作の正否判断を確実に行う方法とし
ては、スキャンパス方式、レベルセンシティブスキャン
デザイン、スキャンセットその他のシリアルスキャン方
式が提案され、実用に供されている。

【０００３】これらのシリアルスキャン方式の内、特
に、スキャンパス方式は、順序回路に挟まれて配置され
た全てのフリップフロップとしてスキャン付きフリップ
フロップ（以下、単に「フリップフロップ」という。）
を用いることにより、シフトレジスタを構成してテスト
時にそのシフトレジスタを介して試験用のビットパター
ンを読んだり書いたりするので、他のシリアルスキャン
方式に比べてチップ外部から内部回路を制御したり観測
することが容易であり、付加回路の規模が少なくて順序
回路が組み合わせ回路として試験可能である。さらに、
このようなスキャンパス方式は、試験の対象となる回路
ブロックの設定に関する自由度が大きくて論理設計者の
経験に依存せずに均質な試験が実現できるために、多く
採用されている。

【０００４】図８は、スキャンパス方式を適用して設計
された回路の一例を示す図である。図において、入力端
子Ｐ₁ はフリップフロップ８１₁ の入力Ｄに接続され、
その非反転出力Ｑはフリップフロップ８１₂ の入力Ｄに
接続される。フリップフロップ８１₂ の非反転出力Ｑは
アンドゲート８２の一方の入力に接続され、その出力は
オアゲート８３の一方の入力に接続される。入力端子Ｐ
₂ はインバータ８４の入力およびオアゲート８３の他方
の入力に接続され、オアゲート８３の出力は後段の回路
（図示されない。）を介して出力端子Ｐ₃ に接続され
る。入力端子Ｐ ₄ は非反転バッファ８５₁ を介してフリ
ップフロップ８１のスキャンデータ入力（以下、単に
「スキャン入力」という。）ＳＤＩに接続され、そのス
キャンデータ出力（以下、単に「スキャン出力」い
う。）ＳＤＯはフリップフロップ８１₂のスキャン入力
ＳＤＩに接続される。フリップフロップ８１₁〜８１_Nの
クロック入力ＣＫにはチップ内部で生成された所定のク
ロックＣＬＫが与えられ、フリップフロップ８１_N の非
反転出力Ｑは図示されない組み合わせ回路に接続され
る。また、フリップフロップ８１_N のスキャン出力ＳＤ
Ｏは、非反転バッファ８５₂を介して出力端子Ｐ₅ に接
続される。入力端子Ｐ₆ はインバータ８６₁ を介してフ
リップフロップ８１₁ 〜８１_N のテストクロックモード
用クロック入力ＩＨに接続され、入力端子Ｐ₇ はインバ
ータ８６₂ を介してフリップフロップ８１₁ 〜８１_N の
クロック入力Ａに接続される。入力端子Ｐ₈ は、インバ
ータ８６₃ を介してフリップフロップ８１₁ 〜８１_N の
クロック入力Ｂに接続される。

【０００５】このような構成の回路では、インバータ８
４、アンドゲート８２、オアゲート８３その他から構成
される組み合わせ回路のスキャンパス方式に基づく動作
試験は、以下のスキャンモードと後続のテストクロック
モードとからなる２つのモードを反復することにより行
われる。

【０００６】スキャンモードでは、入力端子Ｐ₇ 、Ｐ₈
からそれぞれスキャンクロックＸＡＣＫ、ＢＣＫが与え
られ、、かつこれらのクロックに同期させて入力端子Ｐ
₄ に直列のビット列からなるテストデータが与えられ
る。このような状態では、フリップフロップ８１₁ 〜８
１_N は、段間のスキャン出力ＳＤＯとスキャン入力ＳＤ
Ｉとによって縦続接続されたシフトレジスタとして動作
し、先行してこれらのフリップフロップにロードされた
テストの結果をスキャンアウトしつつ上述したテストデ
ータを順次取り込んで組み合わせ回路に与える。

【０００７】テストクロックモードでは、入力端子Ｐ₆
からテスト用クロックＸＴＣＫが与えられ、一般の入力
端子（例えば、入力端子Ｐ₂ ）から与えられた信号と、
上述したスキャンモードでフリップフロップ８１₁〜８
１_Nにスキャンインされたデータとに基づいて組み合わ
せ回路の各部が動作し、その動作の結果は個々の回路の
後段に配置されたフリップフロップにロードされる。

【０００８】したがって、組み合わせ回路には入力端子
Ｐ₄ から所望のテストデータが確実に与えられ、これら
の組み合わせ回路について、基本回路ブロック（例え
ば、論理ゲートやさらに大きな規模の回路からなる機能
ブロック毎）に動作試験が行われる。なお、ここでは、
インバータ８４、アンドゲート８２およびオアゲート８
３を含む組み合わせ回路の動作については、本願に関わ
りがないので、その説明を省略する。

【０００９】また、このような回路については、その回
路の論理設計や回路設計の結果として図９に示す回路接
続情報と図１０に示す基本素子テーブルとが生成され
る。回路接続情報では、図８に示す回路がその回路を構
成する素子の識別子および端子名を用いて示された起点
とその接続先との間の単位接続情報に分割して示され
る。また、このような素子の識別子は図１０に示す基本
素子テーブルとして一括して与えられ、素子の機能を示
す文字列（例えば、フリップフロップは「ＦＦ」で示さ
れ、アンドゲートは「Ａ」で示され、オアゲートは
「Ｏ」で示され、インバータは「Ｉ」で示される）とそ
の素子を物理的に識別する識別番号の添え文字とから構
成される。なお、図８では、このような識別番号は、各
素子の記号内に示される。

【００１０】さらに、このような回路接続情報と基本素
子テーブルとは、個々の基本素子の形状やチップ領域状
の配置を決定したり、チップ上におけるこれらの素子間
の配線経路を決定してマスクパターンを生成するレイア
ウト設計の際に参照される。

【００１１】また、このようなレイアウト設計の工程で
は、設計基準の許容範囲内でできるだけ小さなチップ上
に所望の回路がおさまり、浮遊容量、寄生抵抗、寄生ト
ランジスタ、発熱、プロセスに起因した物理パラメータ
のバラツキその他を考慮して所望の特性を高い確率で得
るために、適宜最適化が施される。

【００１２】

【発明が解決しようとする課題】ところで、このような
スキャンパス方式を適用して設計された回路が配置され
るＬＳＩのレイアウト設計の工程では、そのＬＳＩの高
機能化や複雑化の要求に応じて回路規模が増大したり、
スキャンパス方式による動作試験に必要な付加回路の規
模が増加するほど可配置配線性が著しく低下した。

【００１３】さらに、このような可配置配線性の低下に
起因してレイアウト設計の工程の最終段階で人手による
レイアウトの微調整が必要となって所要工数が大幅に増
加したり、このような工数を要しても配線率が上がらな
い場合にはチップのサイズを大きなものに変更する必要
が生じて著しくコストが増大する場合があった。

【００１４】本発明は、回路に要求される機能を維持し
つつ配線率を高めるレイアウト設計支援装置を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段】図１は、請求項１および
請求項２に記載の発明の原理ブロック図である。請求項
１に記載の発明は、スキャンパス方式が適用されて集積
回路上に配置されるべき回路の回路接続情報にその回路
接続情報の形式に適応した検索処理を施し、前段の非反
転データ出力が直接あるいは非反転バッファを介して後
段のデータ入力に接続され、かつ前段のスキャンデータ
出力が直接あるいは非反転バッファを介して後段のスキ
ャンデータ入力に接続されたフリップフロップの対を得
る検索手段１１と、回路接続情報を取り込み、検索手段
１１によって得られたフリップフロップの対について、
非反転データ出力とデータ入力との区間とスキャンデー
タ出力とスキャンデータ入力との区間との何れか一方の
区間に、前段の出力端と後段の入力端とで個別に他方の
区間を併合する編集処理を施す編集手段１３とを備えた
ことを特徴とする。

【００１６】請求項２に記載の発明は、スキャンパス方
式が適用されて集積回路上に配置されるべき回路の回路
接続情報にその回路接続情報の形式に適応した検索処理
を施し、前段の反転データ出力が縦続接続された奇数個
の反転バッファを介して後段のデータ入力に接続され、
かつ前段のスキャンデータ出力が直接あるいは非反転バ
ッファを介して後段のスキャンデータ入力に接続された
フリップフロップの対を得る検索手段２１と、回路接続
情報を取り込み、検索手段２１によって得られたフリッ
プフロップの対について、前段の非反転データ出力とデ
ータ入力との区間とスキャンデータ出力とスキャンデー
タ入力との区間との何れか一方の区間に、前段の出力端
と後段の入力端とで個別に他方の区間を併合する編集処
理を施す編集手段２３とを備えたことを特徴とする。

【００１７】

【作用】請求項１に記載の発明にかかわるレイアウト設
計支援装置では、検索手段１１が、回路接続情報を検索
することにより、前段のフリップフロップの非反転デー
タ出力が後段のフリップフロップのデータ入力に直接あ
るいは非反転バッファを介して接続され、かつその前段
のフリップフロップのスキャンデータ出力が同じ後段の
フリップフロップのスキャンデータ入力に直接接続され
たり、非反転バッファを介して接続されてなるフリップ
フロップの対を求める。編集手段１３は、上述した回路
接続情報の内、このようにして求められたフリップフロ
ップの対に対応した部分に、上述した非反転データ出力
とデータ入力との間とスキャンデータ出力とスキャンデ
ータ入力との間との何れか一方の区間に、他方の区間が
前段のフリップフロップの出力端と後段のフリップフロ
ップの入力端とで個別に併合される編集処理を施す。

【００１８】また、これらの区間については、一般に、
回路の通常動作状態とテスト動作（スキャンモード）状
態とにおいて何れか一方のみが信号線として用いられ、
かつ反対に用いられない区間の前段の出力端が無接地状
態や無給電無接地状態に設定されたりワイヤードオアを
可能とする回路で構成されるので、上述したように併合
されても正常動作が保証される。

【００１９】すなわち、レイアウト設計に先行して集積
回路のチップ上に配置されるべき回路に含まれるフリッ
プフロップの内、上述したフリップフロップの対につい
て正常動作を保証しつつ段間の信号線の共用化をはかる
編集処理が回路接続情報に施されるので、そのチップ上
における配線パターンの占有面積が低減されて配線率が
効率的に高められ、かつレイアウト設計に要する工数が
削減される。

【００２０】請求項２に記載の発明にかかわるレイアウ
ト設計支援装置では、検索手段２１が、回路接続情報を
検索することにより、前段のフリップフロップの反転デ
ータ出力が後段のフリップフロップのデータ入力に奇数
個の非反転バッファを介して接続され、かつその前段の
フリップフロップのスキャンデータ出力が同じ後段のフ
リップフロップのスキャンデータ入力に直接接続された
り、非反転バッファを介して接続されてなるフリップフ
ロップの対を求める。

【００２１】編集手段２３は、このようにして求められ
たフリップフロップの対に対応した回路接続情報に、請
求項１に記載の発明にかかわるレイアウト設計支援装置
における編集手段１３と同じ編集処理を施すので、チッ
プ上における配線パターンの占有面積が低減されて配線
率が効率的に高められ、かつレイアウト設計に要する工
数が削減される。

【００２２】

【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図２は、請求項１および請求項２に
記載の発明に対応した実施例を示す図である。

【００２３】図において、処理装置３１は、所定のイン
タフェース部（図示されない。）を介して外部記憶装置
３２および端末３３に接続される。なお、本実施例と図
１に示すブロック図との対応関係については、処理装置
３１、外部記憶装置３２および端末３３は、検索手段１
１（２１）および編集手段１３（２３）に対応する。

【００２４】図３は、本実施例の動作フローチャート
(1) である。図４は、本実施例の動作フローチャート
(2) である。以下、図２〜図４を参照して本実施例の動
作を説明する。

【００２５】外部記憶３２には、先行する論理設計や回
路設計の工程で生成された回路接続情報（ここでは、簡
単のため、内容が図９に示されるものと同じであるもの
とする。）が予め格納される。処理装置３１の主記憶
（図示されない。）には、図５に示すように、上述した
回路接続情報に含まれるフリップフロップ（スキャン付
きフリップフロップ）の全ての２つの組み合わせについ
て、前段の非反転出力Ｑと後段の入力Ｄとの間の直結
と、前段のスキャンデータ出力ＳＯＤと後段のスキャン
データ入力ＳＩＤとの間の直結との有無を個別に示す２
ビットの制御情報に併せて、その回路接続情報に含まれ
る個々の単位接続情報の内、編集処理を施すべきものの
位置を示すポインタ値ＰＭを含んだ情報の集合からなる
ネット識別テーブルが配置される。

【００２６】処理装置３１は、上述した回路接続情報の
ファイルの識別情報に併せて処理の開始要求が端末３３
から与えられると、その回路接続情報を主記憶上に読み
出して以下の手順に基づいて処理を施す。なお、以下で
は、このように主記憶上に読み出された回路接続情報に
ついては、簡単のため、同様に「回路接続情報」とい
う。

【００２７】処理装置３１はネット識別テーブルの全て
の記憶領域に初期値として「０」を設定し（図３(1))、
かつ回路接続情報を参照するためのポインタ値ＰＴＲを
「０」に設定する（図３(2))。さらに、処理装置３１
は、このようなポインタ値ＰＴＲに基づいて回路接続情
報を参照し、単位接続情報を読み出す（図３(3))。

【００２８】また、処理装置３１は、このような単位接
続情報に含まれる起点あるいは接続先の何れかが識別子
ＦＦで示されるフリップフロップの非反転出力Ｑである
か否かを判定する（図３(4))。なお、以下では、このよ
うな判定の結果が真である場合におけるそのフリップフ
ロップを「前段のフリップフロップ」という。

【００２９】さらに、処理装置３１は、その判定の結果
が真である場合には、その起点あるいは接続先に対向し
た接続先あるいは起点が上述したフリップフロップと異
なるフリップフロップの入力Ｄであるか否かを判定する
（図３(5))。なお、以下では、このような判定の結果が
真である場合におけるそのフリップフロップを「後段の
フリップフロップ」という。処理装置３１は、その判定
の結果が真である場合には、該当する前段のフリップフ
ロップおよび後段のフリップフロップの識別番号ｉ、ｊ
に基づいてネット識別テーブルを参照し、これらの識別
番号に対応した記憶領域の制御情報をビット列「１０」
との論理和をとることにより更新する（図３(6))。

【００３０】一方、処理装置３１は、上述した２つの判
定処理（図３(4),(5))の何れか一方の判定結果が擬であ
ると認識した場合には、該当する単位接続情報に含まれ
る起点あるいは接続先の何れかが識別子ＦＦで示される
フリップフロップのスキャンデータ出力ＳＯＤであるか
否かを判定する（図３(7))。なお、以下では、このよう
な判定の結果が真である場合におけるそのフリップフロ
ップを「前段のフリップフロップ」という。

【００３１】さらに、処理装置３１は、その判定の結果
が真である場合には、その起点あるいは接続先に対向し
た接続先あるいは起点が上述したフリップフロップと異
なるフリップフロップのスキャンデータ入力ＳＩＤであ
るか否かを判定する（図３(8))。なお、以下では、この
ような判定の結果が真である場合におけるそのフリップ
フロップを「後段のフリップフロップ」という。処理装
置３１は、その判定の結果が真である場合には、該当す
る前段のフリップフロップおよび後段のフリップフロッ
プの識別番号ｉ、ｊに基づいてネット識別テーブルを参
照し、これらの識別番号に対応した記憶領域の制御情報
をビット列「０１」との論理和をとることにより更新す
る（図３(9))。さらに、処理装置３１は、この時点にお
けるポインタ値ＰＴＲ（＝ｘ）をネット識別テーブルの
ポインタフィールドに書き込んで保持する（図３(10)。

【００３２】処理装置３１は、上述した２つの判定処理
（図３(7),(8))の何れか一方の判定結果が擬であると認
識したり、図３(6),(9)〜(10) に示す処理の何れか一方
を完了すると、上述したポインタ値ＰＴＲに基づいて全
ての単位接続情報について同様の処理がなされたか否か
を判定し（図３(11)、その判定の結果が擬である場合に
はポインタ値ＰＴＲを所定のアルゴリズムに基づいて更
新して上述した一連の処理（図３(3)〜(11))を反復す
る。

【００３３】したがって、前段のフリップフロップの非
反転出力Ｑが後段のフリップフロップの入力Ｄに直結さ
れ、かつ同じ前段のフリップフロップのスキャンデータ
出力ＳＯＤが同じ後段のフリップフロップのスキャンデ
ータ入力ＳＩＤに直結されている場合に限って、該当す
る前段および後段のフリップフロップに対応してネット
識別テーブルに格納された制御情報の２ビットが共に論
理値「１」に設定される。

【００３４】また、処理装置３１は、ネット識別テーブ
ルを参照する際に用いられるポインタの内、前段のフリ
ップフロップに対応したポインタ値ｉの初期値として
「１」を設定する（図４(1))。さらに、処理装置３１
は、同様に後段のフリップフロップに対応したポインタ
値ｊの初期値として「２」を設定する（図４(2))。

【００３５】処理装置３１は、ポインタ値ｉとポインタ
値ｊが同じであるか否か判定し（図４(3))、両者が異な
る場合には、これらのポインタ値に対応したフリップフ
ロップは同じものではなく、かつ前段と後段との関係に
なり得ると認識する。処理装置３１は、このような場合
には、ポインタ値ｉ、ｊに基づいてネット識別テーブル
を参照し、これらのポインタ値に対応した制御情報の２
ビットが何れも論理「１」となっているか否か判定する
（図４(4))。

【００３６】処理装置３１は、このような判定の結果が
真である場合には、該当する前段のフリップフロップと
後段のフリップフロップとの間には何ら組み合わせ回路
が存在していないと認識する。さらに、処理装置３１
は、上述した制御情報と共にネット識別テーブルに格納
されたポインタ値に基づいて回路接続情報を参照し、図
９と図６との対比において示されるように、該当する単
位接続情報「ＦＦ_i −ＳＯＤ〜ＦＦ_j −ＳＩＤ」に代え
て「ＦＦ_j−Ｄ〜ＦＦ_j−ＳＩＤ」なる単位接続情報を設
定し、かつ回路接続情報の末尾に新たな「ＦＦ_i−Ｑ〜
ＦＦ_i−ＳＯＤ」を設定する（図４(5))。

【００３７】処理装置３１は、このような処理を完了し
たり、図４(3) に示す判定処理においてポインタ値ｉと
ポインタ値ｊが同じであると判断したり、図４(4) に示
す判定処理において該当する制御情報の内容が「１１」
でないと判断した場合には、ネット識別テーブルの有効
領域を示すポインタ値ｉ、ｊの最大値ｉ_max 、ｊ_maxを
上限としてこれらのポインタ値を順次増加させ、かつ上
述した一連の処理（図４(2) 〜(5))を反復する（図４
(6))。

【００３８】したがって、回路接続情報には図６に網掛
けをして示される編集が施され、このような編集が施さ
れた回路接続情報に基づいて行われるレイアウト設計の
過程では、図７に示すように、フリップフロップ８１₁
のスキャンデータ出力ＳＤＯからフリップフロップ８１
₂ のスキャンデータ入力ＳＤＩに至る区間の配線が、フ
リップフロップ８１₁ の非反転出力Ｑからフリップフロ
ップ８１₂ の入力Ｄに至る区間に一体化された配線経路
として扱われる。

【００３９】一方、フリップフロップ８１₁ 〜８１_N に
ついては、一般に、非反転出力Ｑおよびスキャンデータ
出力ＳＤＯには、通常動作状態およびスキャンモードの
状態の何れの状態においても内部から同じ論理値の出力
が同じ出力回路を介して個別に出力される。さらに、こ
れらの出力回路には、非反転出力Ｑおよびスキャンデー
タ出力ＳＤＯの出力端が直結されてもこれらの出力から
出力される信号の論理値に変化が生じることがなく、か
つ固定障害が発生しない回路方式（例えば、抵抗でプル
アップされた単一のトランジスタで構成される。）が適
用される。

【００４０】したがって、これらのフリップフロップ間
に何ら組み合わせ回路が介在していない場合には、上述
したように配線経路が一体化されても機能は何ら損なわ
れない。

【００４１】また、このように２つのフリップフロップ
が何ら組み合わせ回路を介さずに直結されて構成された
回路は、一般に、ＬＳＩのピンを介して外部から信号が
与えられる初段のセトリング回路、そのＬＳＩのチップ
上に配置された複数の回路ブロックや機能ブロック間
（例えば、演算回路とメモリ回路とを結ぶバスの区間）
のインタフェース回路その他として多く含まれる。さら
に、このような回路の数は、一般に、ＬＳＩの回路規模
やピン数に応じて百個ないし数百個と大きな値に達する
ために、上述した配線経路の一本化に応じてチップ上の
所要面積が大幅に削減される。

【００４２】このように本実施例によれば、レイアウト
設計に先行して回路接続情報に編集を加えることにより
その回路接続情報に基づいて行うべき配線の長さが大幅
に低減されるので、チップサイズを小さく抑えて配線率
が高められ、かつレイアウト設計の効率化がはかられ
る。さらに、チップサイズを大きなものに変更する前に
従来行われていたレイアウトの最適化その他の試行錯誤
の工数が低減され、かつこのようなチップサイズの変更
を行わずにレイアウト設計を完了できる可能性が高めら
れる。

【００４３】なお、本実施例では、前段のフリップフロ
ップの非反転出力Ｑが後段のフリップフロップの入力Ｄ
に直径されていることを条件として、回路接続情報から
フリップフロップの対が検索されているが、本発明は、
このような条件に限定されず、前段のフリップフロップ
の反転出力ＸＱが奇数個のインバータを介して後段の入
力Ｄに接続された場合には、図３(3)〜(4)と図３(5)〜
(6)とに示す判定処理において、前段のフリップフロッ
プの反転出力ＸＱが奇数個のインバータを介して後段の
フリップフロップの入力Ｄに接続されたことを検索の条
件とすることにより、請求項２に記載の発明にかかわる
レイアウト設計支援装置のように、本実施例と等価な動
作を行うフリップフロップの対についても同様に回路接
続情報の編集処理を施すことができる。

【００４４】また、本実施例では、回路接続情報を検索
することにより、前段のフリップフロップの非反転出力
Ｑが後段のフリップフロップの入力Ｄに直結され、かつ
前段のフリップフロップのスキンャデータ出力ＳＤＯが
後段のフリップフロップのスキャンデータ入力ＳＤＩに
直結されたフリップフロップの対を求めたが、本発明
は、このような構成のフリップフロップの対に限定され
ず、例えば、上述した非反転出力Ｑと入力Ｄとの間に直
列接続された任意の数の非反転バッファや偶数個のイン
バータが配置されたり、さらに、このような非反転バッ
ファやインバータが上述したスキャンデータ出力ＳＤＯ
とスキャンデータ入力ＳＤＩとの間に配置された場合に
は、図３(3)〜(4)と図３(5)〜(6)とに示す判定処理にお
いて、上述した非反転バッファやインバータの介在を許
容する判定処理を行うことにより、適用可能である。

【００４５】さらに、本実施例では、ネット識別テーブ
ルに同じフリップフロップの組み合わせに対応した制御
情報およびポインタが配置されているが、本発明はこの
ような構成のネット識別テーブルに限定されず、確実に
アドレッシング可能であるならば、異なるフリップフロ
ップの組み合わせのみに対応した記憶領域からなる如何
なる構成のネット識別テーブルを適用してもよい。

【００４６】また、本実施例では、先ず回路接続情報に
含まれる全ての単位接続情報を検索することによりフリ
ップフロップの対の全てを抽出し、続いて個々のフリッ
プフロップの対に対応した単位接続情報の編集処理を行
っているが、本発明はこのような直列処理に限定され
ず、フリップフロップの対が抽出される度に編集作業を
並行して行う処理形態を採用してもよい。

【００４７】さらに、本実施例では、回路接続情報で与
えられる全てのフリップフロップの対について該当する
単位接続情報の編集処理を施しているが、本発明は、こ
のような処理形態に限定されず、チップ上における配線
の占有面積を確実に低減できるならば、任意のアルゴリ
ズムに基づいて編集処理を中断してもよい。

【００４８】また、本実施例では、個々のフリップフロ
ップの対について、編集の対象となる１つの単位接続情
報を書換え、かつ回路接続情報の末尾に新たに１つの単
位接続情報を付加する処理を行っているが、本発明はこ
のような処理に限定されず、例えば、書換えるべき単位
接続情報を消去して回路接続情報の末尾に２つの単位接
続情報を付加してもよく、かつこのような回路接続情報
の何れの編集方法を採用した場合においても所望のキー
に基づいて単位接続情報のソーティングを行ってもよ
い。

【００４９】さらに、本実施例では、回路接続情報が回
路を構成する個々の接続区間を示すした単位接続情報の
集合として与えられているが、本発明はこのような構成
に限定されず、フリップフロップの対の検索処理および
その検索処理によって得られたフリップフロップの対に
ついて確実に編集処理が施されるならば、１つ起点に対
応した複数の接続先の表示を許容する形式の回路接続情
報であってもよい。

【００５０】また、本実施例では、前段のフリップフロ
ップのスキャンデータ出力ＳＤＯと後段のフリップフロ
ップのスキャンデータ入力ＳＤＩとの間の配線が、前段
のフリップフロップの非反転出力Ｑと後段のフリップフ
ロップの入力Ｄとの間の配線に併合されいるが、本発明
はこのような方法に限定されず、反対に前段のフリップ
フロップのスキャンデータ出力ＳＤＯと後段のフリップ
フロップのスキャンデータ入力との間の配線に前段のフ
リップフロップの非反転出力Ｑと後段のフリップフロッ
プの入力Ｄとの間の配線を併合してもよい。

【００５１】さらに、本実施例では、フリップフロップ
８１₁ 〜８１_N の非反転出力Ｑとスキャンデータ出力Ｓ
ＤＯとが常に同じ論理値の信号を出力し、かつこれらの
出力の出力段は外部で直径されても障害が発生しない回
路で構成されているが、本発明はこのような構成の回路
に限定されず、例えば、通常動作状態とテスト動作（ス
キャンモード）状態とに何れか一方のみがアクティブ状
態となり、かつ反対に用いられない他方の出力端は無接
地状態や無給電無接地状態に設定されるものであっても
よい。

【００５２】また、本実施例では、回路接続情報に編集
を加えることによりフリップフロップの対の段間におけ
る信号線を併合しているが、このような方法の他に、例
えば、該当する単位接続情報に含まれる基本素子の識別
情報を更新することにより、前段のフリップフロップと
して非反転出力Ｑとスキャンデータ出力ＳＤＯとが予め
直結された第一のフリップフロップを配置し、かつ後段
のフリップフロップとして入力Ｄとスキャンデータ入力
ＳＤＩとが予め直結された第二のフリップフロップを配
置する方法を適用してもよい。

【００５３】さらに、本実施例では、処理装置３１が実
行するソフトウエアに基づいて全ての処理が行われてい
るが、本発明はこのような構成に限定されず、何れかの
処理が専用のハードウエアによって行われたり、負荷分
散方式あるいは機能分散方式が適用された複数の処理装
置や専用のハードウエアによって行われる構成としても
よい。

【００５４】なお、本発明では、適用されるレイアウト
設計の方法については、その方式に適応した回路接続情
報が上述した編集処理を行って確実に生成されるなら
ば、マニュアル設計方式、シンボリックレイアウト設計
方式、自動レイアウト設計方式その他の如何なる方式を
適用してもよい。

【００５５】

【発明の効果】以上説明したように本発明では、レイア
ウト設計に先行して回路接続情報によって示されるフリ
ップフロップの対の段間の信号線の内、直結されたり、
論理値の整合性を保証するゲートを介して接続されたデ
ータやスキャンデータの信号線を共用化する編集処理が
その回路接続情報に施されるので、チップ上における配
線パターンの占有面積が低減される。

【００５６】また、レイアウト設計の工程では、配線率
が効率的に高められ、かつその配線率を高めるためにチ
ップのサイズを大きなものに変更したり、その変更に先
行したレイアウトの最適化に多くの工数を所要する必要
性が少なくなる。

【００５７】したがって、本発明を適用して設計された
集積回路は低廉化がはかられて応答特性や信頼性が高め
られ、かつ集積回路の設計の効率化および作業環境の向
上がはかられる。

【図面の簡単な説明】

【図１】請求項１および請求項２に記載の発明の原理ブ
ロック図である。

【図２】請求項１および請求項２に記載の発明に対応し
た実施例を示す図である。

【図３】本実施例の動作フローチャート(1) である。

【図４】本実施例の動作フローチャート(2) である。

【図５】ネット識別テーブルの構成を示す図である。

【図６】本実施例によって編集された回路接続情報を示
す図である。

【図７】編集された回路接続情報に基づくレイアウトの
結果を説明する図である。

【図８】スキャンパス方式を適用して設計された回路の
一例を示す図である。

【図９】回路接続情報の構成を示す図である。

【図１０】基本素子テーブルの構成を示す図である。

【符号の説明】

１１，２１ 検索手段 １３，２３ 編集手段 ３１ 処理装置 ３２ 外部記憶装置 ３３ 端末 ８１ スキャン付きフリップフロップ ８２ アンドゲート ８３ オアゲート ８４，８６ インバータ ８５ 非反転バッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 スキャンパス方式が適用されて集積回路
   上に配置されるべき回路の回路接続情報にその回路接続
   情報の形式に適応した検索処理を施し、前段の非反転デ
   ータ出力が直接あるいは非反転バッファを介して後段の
   データ入力に接続され、かつ前段のスキャンデータ出力
   が直接あるいは非反転バッファを介して後段のスキャン
   データ入力に接続されたフリップフロップの対を得る検
   索手段(１１)と、 前記回路接続情報を取り込み、前記検索手段(１１)によ
   って得られたフリップフロップの対について、前記非反
   転データ出力と前記データ入力との区間と前記スキャン
   データ出力と前記スキャンデータ入力との区間との何れ
   か一方の区間に、前記前段の出力端と前記後段の入力端
   とで個別に他方の区間を併合する編集処理を施す編集手
   段(１３)とを備えたことを特徴とするレイアウト設計支
   援装置。
2. 【請求項２】 スキャンパス方式が適用されて集積回路
   上に配置されるべき回路の回路接続情報にその回路接続
   情報の形式に適応した検索処理を施し、前段の反転デー
   タ出力が縦続接続された奇数個の反転バッファを介して
   後段のデータ入力に接続され、かつ前段のスキャンデー
   タ出力が直接あるいは非反転バッファを介して後段のス
   キャンデータ入力に接続されたフリップフロップの対を
   得る検索手段(２１)と、 前記回路接続情報を取り込み、前記検索手段(２１)によ
   って得られたフリップフロップの対について、前記前段
   の非反転データ出力と前記データ入力との区間と前記ス
   キャンデータ出力と前記スキャンデータ入力との区間と
   の何れか一方の区間に、前記前段の出力端と前記後段の
   入力端とで個別に他方の区間を併合する編集処理を施す
   編集手段(２３)とを備えたことを特徴とするレイアウト
   設計支援装置。