JPH07254218A - パルス幅情報生成回路及びそれを用いたディスク再生装置 - Google Patents
パルス幅情報生成回路及びそれを用いたディスク再生装置Info
- Publication number
- JPH07254218A JPH07254218A JP4671394A JP4671394A JPH07254218A JP H07254218 A JPH07254218 A JP H07254218A JP 4671394 A JP4671394 A JP 4671394A JP 4671394 A JP4671394 A JP 4671394A JP H07254218 A JPH07254218 A JP H07254218A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- information
- signal
- circuit
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、パルス幅カウンタのクロック
の周波数ｆは変えずに入力信号の変化点がクロックのＨ
ＩＧＨ側かまたはＬＯＷ側かを判断することにより２ｎ
倍速動作を可能とすることにある。 【構成】上記目的は、計数手段と、検出手段と、第一の
判断手段と、第二の判断手段と、第二の判断手段の情報
により計数回路によるパルス幅の補正値を生成する補正
手段を有し、補正手段で得た補正値を用いて一対一の情
報コードを生成し、正確なパルス幅を出力することによ
り達成される。
の周波数ｆは変えずに入力信号の変化点がクロックのＨ
ＩＧＨ側かまたはＬＯＷ側かを判断することにより２ｎ
倍速動作を可能とすることにある。 【構成】上記目的は、計数手段と、検出手段と、第一の
判断手段と、第二の判断手段と、第二の判断手段の情報
により計数回路によるパルス幅の補正値を生成する補正
手段を有し、補正手段で得た補正値を用いて一対一の情
報コードを生成し、正確なパルス幅を出力することによ
り達成される。
Description
【０００１】
【産業上の利用分野】本発明は、ディスク再生装置に係
り、特に、ディスクをＮ倍速動作で再生するのに好適な
ディスク再生装置に関する。
り、特に、ディスクをＮ倍速動作で再生するのに好適な
ディスク再生装置に関する。
【０００２】
【従来の技術】パルス幅を計数するパルス幅カウンタ
は、特開昭５８−６３８５６号公報に述べられているよ
うに、入力信号のパルス幅を計数する際、例えば、クロ
ックの立ち上がりで動作するカウンタを用いた場合、入
力信号の０から１または１から０の変化点の検出信号を
用いてリセットし、クロックの立ち上がりエッジでパル
ス幅を計数していた。
は、特開昭５８−６３８５６号公報に述べられているよ
うに、入力信号のパルス幅を計数する際、例えば、クロ
ックの立ち上がりで動作するカウンタを用いた場合、入
力信号の０から１または１から０の変化点の検出信号を
用いてリセットし、クロックの立ち上がりエッジでパル
ス幅を計数していた。
【０００３】
【発明が解決しようとする課題】従来、パルス幅カウン
タのクロックの周波数をｆとすると、カウンタはクロッ
クの立ち上がりまたは立ち下がりどちらか一方でのみカ
ウントするため、動作速度ｎを２倍にしようとするとク
ロックも２倍の２ｆにしなければならず動作速度を向上
させる点で配慮がされていなかった。
タのクロックの周波数をｆとすると、カウンタはクロッ
クの立ち上がりまたは立ち下がりどちらか一方でのみカ
ウントするため、動作速度ｎを２倍にしようとするとク
ロックも２倍の２ｆにしなければならず動作速度を向上
させる点で配慮がされていなかった。
【０００４】本発明の目的は、クロックの周波数ｆは変
えずに入力信号の変化点がクロックのＨＩＧＨ側かまた
はＬＯＷ側かを判断することにより２ｎ倍速動作を可能
とすることにある。
えずに入力信号の変化点がクロックのＨＩＧＨ側かまた
はＬＯＷ側かを判断することにより２ｎ倍速動作を可能
とすることにある。
【０００５】
【課題を解決するための手段】上記目的は、特定のクロ
ックでパルス幅を計数する計数手段と、ディジタル信号
の０から１または１から０の変化点を検出する検出手段
と、上記検出手段により検出された上記変化点が上記ク
ロックのＨＩＧＨ側にあるのかまたはＬＯＷ側にあるの
かを判断する第一の判断回路を用いる判断手段と、上記
変化点の上記第一の判断回路による現在の情報である第
一の情報と該変化点の一つ前の変化点の上記判断回路に
よる情報である第二の情報をもとに上記計数回路にて計
数したパルス幅情報が長いかまたは短いかを判断する第
二の判断回路を用いる判断手段と、上記第二の判断手段
の情報により上記計数手段によるパルス幅の補正値を生
成する補正手段を有し、上記補正手段で得た補正値を用
いて特定のパルス幅に対して、一対一の情報コードを生
成し正確なパルス幅を出力することにより達成される。
ックでパルス幅を計数する計数手段と、ディジタル信号
の０から１または１から０の変化点を検出する検出手段
と、上記検出手段により検出された上記変化点が上記ク
ロックのＨＩＧＨ側にあるのかまたはＬＯＷ側にあるの
かを判断する第一の判断回路を用いる判断手段と、上記
変化点の上記第一の判断回路による現在の情報である第
一の情報と該変化点の一つ前の変化点の上記判断回路に
よる情報である第二の情報をもとに上記計数回路にて計
数したパルス幅情報が長いかまたは短いかを判断する第
二の判断回路を用いる判断手段と、上記第二の判断手段
の情報により上記計数手段によるパルス幅の補正値を生
成する補正手段を有し、上記補正手段で得た補正値を用
いて特定のパルス幅に対して、一対一の情報コードを生
成し正確なパルス幅を出力することにより達成される。
【０００６】
【作用】上記第一の判断手段を設けたことにより、ディ
ジタル信号のパルス幅を計数する際、動作クロックが従
来と同じ周波数で従来の２倍の速度の動作が可能にな
る。
ジタル信号のパルス幅を計数する際、動作クロックが従
来と同じ周波数で従来の２倍の速度の動作が可能にな
る。
【０００７】また、動作クロックの周波数を２分の１に
することで従来と同じ速度の動作時の消費電力は従来の
約２分の１とすることが可能になる。
することで従来と同じ速度の動作時の消費電力は従来の
約２分の１とすることが可能になる。
【０００８】
【実施例】以下、本発明をコンパクトディスク（ＣＤ）
の再生装置におけるパルス幅カウンタに適用した実施例
を図１、図３、図４、図６、図７を用いて説明する。図
１はパルス幅カウンタの構成を示したブロック図、図２
はパルス幅カウンタのタイミングチャート、図３は図１
のエッジ検出部の内部構成を示したブロック図、図４は
図１の比較判断部の内部構成を示したブロック図、図５
は図４の比較判断部の動作を示したタイミングチャート
である。図６は図１の補正の極性の内部構成を示したブ
ロック図、図７は図１のパルス幅情報生成部の内部構成
を示したブロック図である。
の再生装置におけるパルス幅カウンタに適用した実施例
を図１、図３、図４、図６、図７を用いて説明する。図
１はパルス幅カウンタの構成を示したブロック図、図２
はパルス幅カウンタのタイミングチャート、図３は図１
のエッジ検出部の内部構成を示したブロック図、図４は
図１の比較判断部の内部構成を示したブロック図、図５
は図４の比較判断部の動作を示したタイミングチャート
である。図６は図１の補正の極性の内部構成を示したブ
ロック図、図７は図１のパルス幅情報生成部の内部構成
を示したブロック図である。
【０００９】図１において、１はエッジ検出部、２は比
較判断部、３はパルス幅カウンタ部、４は補正部、５は
パルス幅情報生成部、６はクロックの分周回路、７は分
周回路６によりｎ分周されたクロック、８は入力信号、
９はエッジ検出信号、１０は補正の有／無を示す判断信
号、１１は補正の極性信号、１２はパルス幅情報、１３
は補正後のパルス幅情報、１４は入力信号８の立ち上が
りと立ち下がり両エッジ信号である。
較判断部、３はパルス幅カウンタ部、４は補正部、５は
パルス幅情報生成部、６はクロックの分周回路、７は分
周回路６によりｎ分周されたクロック、８は入力信号、
９はエッジ検出信号、１０は補正の有／無を示す判断信
号、１１は補正の極性信号、１２はパルス幅情報、１３
は補正後のパルス幅情報、１４は入力信号８の立ち上が
りと立ち下がり両エッジ信号である。
【００１０】図３において、１５はクロックの立ち上が
りで動作するシフトレジスタ、１６はクロックの立ち下
がりで動作するシフトレジスタ、１７はシフトレジスタ
１５のデコード回路、１８はシフトレジスタ１６のデコ
ード回路、１９はエッジ検出信号９が基本クロックのＨ
ＩＧＨ側かＬＯＷ側かを判断する比較判断回路である。
りで動作するシフトレジスタ、１６はクロックの立ち下
がりで動作するシフトレジスタ、１７はシフトレジスタ
１５のデコード回路、１８はシフトレジスタ１６のデコ
ード回路、１９はエッジ検出信号９が基本クロックのＨ
ＩＧＨ側かＬＯＷ側かを判断する比較判断回路である。
【００１１】図４において、２０は現エッジ情報、２１
は前エッジ情報、２２は現エッジ情報２０と前エッジ情
報２１との比較用ゲートである。
は前エッジ情報、２２は現エッジ情報２０と前エッジ情
報２１との比較用ゲートである。
【００１２】図６において、２３はクロックの立ち上が
りエッジでの検出情報、２４はクロックの立ち下がりエ
ッジでの検出情報である。
りエッジでの検出情報、２４はクロックの立ち下がりエ
ッジでの検出情報である。
【００１３】図７において、２５はカウンタ出力、２６
は補正用ラッチ、２７は補正用カウンタ出力、２８はカ
ウンタ出力２６と補正用カウンタ出力２８の切換回路で
ある。
は補正用ラッチ、２７は補正用カウンタ出力、２８はカ
ウンタ出力２６と補正用カウンタ出力２８の切換回路で
ある。
【００１４】ＣＤから再生される信号は、基本周期をＴ
とすると、３Ｔから１１Ｔまでの範囲でＴの整数倍のパ
ルス幅をもつ信号から成る。ＣＤフォーマットでは、デ
ータ列の中に存在しない特殊な１１Ｔ−１１Ｔというパ
ルス幅のパターンを同期信号とし、この同期信号を検出
するために１１Ｔパターンを計数する必要がある。
とすると、３Ｔから１１Ｔまでの範囲でＴの整数倍のパ
ルス幅をもつ信号から成る。ＣＤフォーマットでは、デ
ータ列の中に存在しない特殊な１１Ｔ−１１Ｔというパ
ルス幅のパターンを同期信号とし、この同期信号を検出
するために１１Ｔパターンを計数する必要がある。
【００１５】上記の構成においてその動作を説明する。
【００１６】図１において、パルス幅を計数する入力信
号８が入力されると、エッジ検出部１にて、分周回路６
で分周したクロック７を用い、入力信号８の立ち上が
り、立ち下がりエッジを検出し、エッジ検出信号９を得
る。エッジ検出部１により検出された上記エッジ検出信
号９は比較判断部２に入力され補正の有／無を示す判断
信号１０を得る。一方、エッジ検出部１からのエッジ検
出信号９は補正部４より、プラス補正を行うか、マイナ
ス補正を行うかを判断する補正の極性信号１１を得る。
入力信号８のパルス幅を計数するカウンタ３の情報１３
は得られた該補正の有／無を示す判断信号１０と上記補
正の極性信号１１をもとに補正され正確なパルス幅情報
として出力される。
号８が入力されると、エッジ検出部１にて、分周回路６
で分周したクロック７を用い、入力信号８の立ち上が
り、立ち下がりエッジを検出し、エッジ検出信号９を得
る。エッジ検出部１により検出された上記エッジ検出信
号９は比較判断部２に入力され補正の有／無を示す判断
信号１０を得る。一方、エッジ検出部１からのエッジ検
出信号９は補正部４より、プラス補正を行うか、マイナ
ス補正を行うかを判断する補正の極性信号１１を得る。
入力信号８のパルス幅を計数するカウンタ３の情報１３
は得られた該補正の有／無を示す判断信号１０と上記補
正の極性信号１１をもとに補正され正確なパルス幅情報
として出力される。
【００１７】図２に示すように、入力信号８はクロック
７を用いてパルス幅情報として出力されるが、クロック
の立ち上がり動作のシフトレジスタ１５の出力と、クロ
ックの立ち下がり動作のシフトレジスタ１６の出力とで
は同一の入力信号でもずれが生じ、入力信号８と動作ク
ロック７の位相関係によっては正確なパルス幅情報が得
られない場合がある。そこで上記のように、入力信号８
のエッジが動作クロックのＨＩＧＨ側にあるかＬＯＷ側
にあるかを判断し、正確なパルス幅情報を得る。
７を用いてパルス幅情報として出力されるが、クロック
の立ち上がり動作のシフトレジスタ１５の出力と、クロ
ックの立ち下がり動作のシフトレジスタ１６の出力とで
は同一の入力信号でもずれが生じ、入力信号８と動作ク
ロック７の位相関係によっては正確なパルス幅情報が得
られない場合がある。そこで上記のように、入力信号８
のエッジが動作クロックのＨＩＧＨ側にあるかＬＯＷ側
にあるかを判断し、正確なパルス幅情報を得る。
【００１８】ここで図１のエッジ検出部１を図３を用い
て詳しく説明する。
て詳しく説明する。
【００１９】図３において、入力信号８はクロックの立
ち上がりで動作するシフトレジスタ１５、クロックの立
ち下がりで動作するシフトレジスタ１６に入り上記シフ
トレジスタ１５のデコード回路１７、シフトレジスタ１
６のデコード回路１８より得られるエッジ信号９を検出
する。このとき検出したエッジ信号９は比較判断回路１
９により基準である上記クロックのＨＩＧＨ側にあるか
またはＬＯＷ側にあるかが判断される。
ち上がりで動作するシフトレジスタ１５、クロックの立
ち下がりで動作するシフトレジスタ１６に入り上記シフ
トレジスタ１５のデコード回路１７、シフトレジスタ１
６のデコード回路１８より得られるエッジ信号９を検出
する。このとき検出したエッジ信号９は比較判断回路１
９により基準である上記クロックのＨＩＧＨ側にあるか
またはＬＯＷ側にあるかが判断される。
【００２０】ここで比較判断部２を図４を用いて詳しく
説明する。
説明する。
【００２１】図４において、検出されたエッジ検出信号
９は入力信号８の現エッジ状態と前エッジ状態の違いを
見分けるため、ＲＳフリップフロップの出力である現状
態信号２０とＤフリップフロップの出力信号である前状
態信号２１は、ＥＮＯＲゲート２２により比較され、こ
こで補正の有／無を示す判断信号１０が得られる。
９は入力信号８の現エッジ状態と前エッジ状態の違いを
見分けるため、ＲＳフリップフロップの出力である現状
態信号２０とＤフリップフロップの出力信号である前状
態信号２１は、ＥＮＯＲゲート２２により比較され、こ
こで補正の有／無を示す判断信号１０が得られる。
【００２２】図５に上記比較判断部２の動作のタイミン
グを示す。
グを示す。
【００２３】ここで補正部４を図６を用いて詳しく説明
する。
する。
【００２４】図６において、エッジ検出部１のシフトレ
ジスタ１５の検出信号２３をセット信号、シフトレジス
タ１６の検出信号２４をリセット信号としたＲＳフリッ
プフロップに入力することでプラス補正を行うか、マイ
ナス補正を行うかを判断する補正の極性信号１１を得、
パルス幅情報生成部５に送る。
ジスタ１５の検出信号２３をセット信号、シフトレジス
タ１６の検出信号２４をリセット信号としたＲＳフリッ
プフロップに入力することでプラス補正を行うか、マイ
ナス補正を行うかを判断する補正の極性信号１１を得、
パルス幅情報生成部５に送る。
【００２５】ここでパルス幅情報生成部を図７を用いて
詳しく説明する。
詳しく説明する。
【００２６】図７において、Ｎ分周された該クロック７
をクロック、該エッジ検出回路１より検出した立ち上
り、立ち下がりの両エッジ信号１４をクリア信号とした
パルス幅カウンタ３からのカウント値２５と補正用ラッ
チ２６を通した補正カウント値２７とを補正の有／無を
示す判断信号１０をセット信号とした切り換え回路２８
に入力し、出力された最下位ビットに補正値を加えパル
ス幅情報１２を生成する。
をクロック、該エッジ検出回路１より検出した立ち上
り、立ち下がりの両エッジ信号１４をクリア信号とした
パルス幅カウンタ３からのカウント値２５と補正用ラッ
チ２６を通した補正カウント値２７とを補正の有／無を
示す判断信号１０をセット信号とした切り換え回路２８
に入力し、出力された最下位ビットに補正値を加えパル
ス幅情報１２を生成する。
【００２７】このように本実施例によれば、Ｎ分周した
クロック７の立ち上がり、立ち下がりエッジを用いて入
力信号８の立ち上がり、立ち下がりエッジを検出し、一
方のクロック７を用い計数した入力信号８のパルス幅１
３にプラス補正かマイナス補正を行うことで正確なパル
ス幅情報を生成する。
クロック７の立ち上がり、立ち下がりエッジを用いて入
力信号８の立ち上がり、立ち下がりエッジを検出し、一
方のクロック７を用い計数した入力信号８のパルス幅１
３にプラス補正かマイナス補正を行うことで正確なパル
ス幅情報を生成する。
【００２８】次に、本発明をコンパクトディスク（以下
ＣＤ）の再生装置に適用した実施例を図８を用いて説明
する。
ＣＤ）の再生装置に適用した実施例を図８を用いて説明
する。
【００２９】図８において、２９はディスク、３０はデ
ィスクを回転させるモータ、３１はピックアップサーボ
回路、３２は駆動回路、３３はディスクからデータを読
みだすピックアップ、３４はプリアンプ、３５はＣＤ信
号処理回路、３６はデータ処理回路、３７はパルス幅情
報生成回路、３８は速度制御回路、３９はシステム制御
マイコン、４０はディスクの速度情報、４１はモータの
状態を示す信号である。
ィスクを回転させるモータ、３１はピックアップサーボ
回路、３２は駆動回路、３３はディスクからデータを読
みだすピックアップ、３４はプリアンプ、３５はＣＤ信
号処理回路、３６はデータ処理回路、３７はパルス幅情
報生成回路、３８は速度制御回路、３９はシステム制御
マイコン、４０はディスクの速度情報、４１はモータの
状態を示す信号である。
【００３０】ＣＤから再生される信号は、基本周期をＴ
とすると、３Ｔから１１Ｔまでの範囲でＴの整数倍のパ
ルス幅をもつ信号から成る。ＣＤフォーマットでは、デ
ータ列の中に存在しない特殊な１１Ｔ−１１Ｔというパ
ルス幅のパターンを同期信号としており、速度制御に
は、この同期信号を用いるため、正確な１１Ｔの信号を
検出することが重要であるが、パルス幅検出用回路の動
作クロックの周波数を高くすることによりパルス幅検出
の分解能を上げるとシステム全体の動作速度の向上が望
めず、また、消費電力の増大につながるため、動作クロ
ックの周波数をおさえることが望ましい。
とすると、３Ｔから１１Ｔまでの範囲でＴの整数倍のパ
ルス幅をもつ信号から成る。ＣＤフォーマットでは、デ
ータ列の中に存在しない特殊な１１Ｔ−１１Ｔというパ
ルス幅のパターンを同期信号としており、速度制御に
は、この同期信号を用いるため、正確な１１Ｔの信号を
検出することが重要であるが、パルス幅検出用回路の動
作クロックの周波数を高くすることによりパルス幅検出
の分解能を上げるとシステム全体の動作速度の向上が望
めず、また、消費電力の増大につながるため、動作クロ
ックの周波数をおさえることが望ましい。
【００３１】上記構成において、その動作を説明する。
【００３２】図８において、モータ３０によりディスク
２９を回転させて、ピックアップサーボ３１にて制御し
ピックアップ３３で上記Ｔの整数倍のパルス幅を持つ信
号を読みだし、プリアンプ３４を介してＣＤ信号処理回
路３５に入力する。
２９を回転させて、ピックアップサーボ３１にて制御し
ピックアップ３３で上記Ｔの整数倍のパルス幅を持つ信
号を読みだし、プリアンプ３４を介してＣＤ信号処理回
路３５に入力する。
【００３３】パルス幅情報生成回路３７は先の実施例で
述べたように入力信号の変化点が動作クロックのＨＩＧ
Ｈ側にあるのか、またはＬＯＷ側にあるのかを判断し、
また、現在の情報と一つ前の情報をもとに補正の有／無
を示す判断信号を得る。
述べたように入力信号の変化点が動作クロックのＨＩＧ
Ｈ側にあるのか、またはＬＯＷ側にあるのかを判断し、
また、現在の情報と一つ前の情報をもとに補正の有／無
を示す判断信号を得る。
【００３４】また、パルス幅カウンタのカウント値がカ
ウンタの入力信号より長いか、短いかを判断した情報に
より、補正値を決め入力信号のパルス幅に対して一対一
の情報コードを生成し、パルス幅情報１２として速度制
御回路３８に供給する。
ウンタの入力信号より長いか、短いかを判断した情報に
より、補正値を決め入力信号のパルス幅に対して一対一
の情報コードを生成し、パルス幅情報１２として速度制
御回路３８に供給する。
【００３５】速度制御回路３８はパルス幅情報１２をも
とにディスクの速度情報４０を生成する。
とにディスクの速度情報４０を生成する。
【００３６】ディスクの速度情報４０は駆動回路３２に
入力され、ディスクの回転を制御する。
入力され、ディスクの回転を制御する。
【００３７】システム制御マイコン３９は速度制御回路
３８にモータの状態を示す信号４１を出力し、モータの
制御を行う。
３８にモータの状態を示す信号４１を出力し、モータの
制御を行う。
【００３８】一方、入力データは、データ処理回路３６
にて復調および訂正を含む所定の処理が施され、オーデ
ィオデータとして出力される。
にて復調および訂正を含む所定の処理が施され、オーデ
ィオデータとして出力される。
【００３９】このように本実施例によれば、従来ｎ倍速
再生時のパルス幅カウンタのクロックの周波数ｆをｆ／
２に落として入力信号の変化点がクロックのＨＩＧＨ側
かまたはＬＯＷ側かを判断することによりｎ倍速再生を
可能とする。
再生時のパルス幅カウンタのクロックの周波数ｆをｆ／
２に落として入力信号の変化点がクロックのＨＩＧＨ側
かまたはＬＯＷ側かを判断することによりｎ倍速再生を
可能とする。
【００４０】
【発明の効果】本発明によれば、従来、ｎ倍速動作して
いたパルス幅カウンタのクロックの周波数ｆは変えずに
入力信号の変化点がクロックのＨＩＧＨ側かまたはＬＯ
Ｗ側かを判断することにより２ｎ倍速動作とすることが
可能となる。
いたパルス幅カウンタのクロックの周波数ｆは変えずに
入力信号の変化点がクロックのＨＩＧＨ側かまたはＬＯ
Ｗ側かを判断することにより２ｎ倍速動作とすることが
可能となる。
【００４１】また、動作クロックの周波数を２分の１に
することで従来と同じ速度の動作時の消費電力は従来の
約２分の１とすることが可能になる。
することで従来と同じ速度の動作時の消費電力は従来の
約２分の１とすることが可能になる。
【図１】本発明のパルス幅情報生成回路のブロック図で
ある。
ある。
【図２】図１のパルス幅情報生成回路のタイミングチャ
ートである。
ートである。
【図３】図１のエッジ検出部の内部構成回路を示したブ
ロック図である。
ロック図である。
【図４】図１の比較判断部の内部構成回路を示したブロ
ック図である。
ック図である。
【図５】図４の比較判断回路のタイミングチャートであ
る。
る。
【図６】図１の補正の極性部の内部構成回路を示したブ
ロック図である。
ロック図である。
【図７】図１の補正回路の内部構成回路を示したブロッ
ク図である。
ク図である。
【図８】本発明のパルス幅情報生成回路を用い速度制御
を行うディスク再生装置のブロック図である。
を行うディスク再生装置のブロック図である。
１…エッジ検出部、 ２…比較判断部、 ３…パルス幅カウンタ、 ４…補正部、 ５…パルス幅情報生成部、 ９…エッジ検出信号、 １０…補正の有／無を示す判断信号、 １１…補正の極性信号、 ２０…現エッジ情報、 ２１…前エッジ情報。
Claims (2)
- 【請求項１】基本周期Ｔの整数倍の値をとり、一定範囲
内でパルス幅が変化する０か１のディジタル信号のパル
ス幅を、ある一定周期の特定のクロックを用いて計数し
た後、特定のパルス幅に対し、一対一の情報コードを生
成するパルス幅情報生成回路において、 上記特定のクロックでパルス幅を計数する計数回路と、 上記ディジタル信号の０から１または１から０の変化点
を検出する検出回路と、上記検出回路により検出された
上記変化点が上記クロックのＨＩＧＨ側にあるのか、ま
たはＬＯＷ側にあるのかを判断する第一の判断回路と、 上記第一の判断回路による上記変化点の現在の情報であ
る第一の情報と該変化点の一つ前の変化点の情報である
第二の情報をもとに上記計数回路にて計数したパルス幅
が上記計数回路に入力された上記ディジタル信号のパル
ス幅より長いかまたは短いかを判断する第二の判断回路
と、 上記第二の判断回路の情報により上記計数回路によるパ
ルス幅の補正値を生成する補正回路を有し、 上記補正回路で得た補正値を用いて特定のパルス幅に対
し、一対一の情報コードを生成し正確なパルス幅情報を
出力することを特徴とするパルス幅情報生成回路。 - 【請求項２】情報データが記録されているディスクを再
生する再生装置において、 ディスクを回転させる回転手段と、 上記ディスクから情報を読み取る情報読み取り手段と、 上記情報読み取り手段からの信号に所定の処理を施し再
生データを出力するデータ処理手段と、 上記情報読み取り手段からの信号の信号幅を計数しパル
ス幅情報を出力する請求項１記載の構成を持つパルス幅
情報生成手段と、 上記パルス幅情報からディスクの回転速度を制御する速
度制御手段を具備し、 上記パルス幅情報生成手段により得られたパルス幅情報
を用いて速度制御を行うことを特徴とするディスク再生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4671394A JPH07254218A (ja) | 1994-03-17 | 1994-03-17 | パルス幅情報生成回路及びそれを用いたディスク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4671394A JPH07254218A (ja) | 1994-03-17 | 1994-03-17 | パルス幅情報生成回路及びそれを用いたディスク再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254218A true JPH07254218A (ja) | 1995-10-03 |
Family
ID=12755000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4671394A Pending JPH07254218A (ja) | 1994-03-17 | 1994-03-17 | パルス幅情報生成回路及びそれを用いたディスク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100535162B1 (ko) * | 1996-08-20 | 2006-03-23 | 소니 가부시끼 가이샤 | 기록/재생장치및기록매체회전제어방법 |
-
1994
- 1994-03-17 JP JP4671394A patent/JPH07254218A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100535162B1 (ko) * | 1996-08-20 | 2006-03-23 | 소니 가부시끼 가이샤 | 기록/재생장치및기록매체회전제어방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327300A (en) | Digital information reproducing apparatus including a circuit for detecting frequency deviation of a synchronism clock | |
| KR0129245B1 (ko) | 씨디-롬 드라이브의 스핀들 모터 제어 회로 및 그 방법 | |
| JP2919380B2 (ja) | ディスク回転速度制御回路 | |
| JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
| JP2943578B2 (ja) | 光ディスク再生装置 | |
| JPH08167239A (ja) | 再生装置及び回転サーボ回路 | |
| KR960035239A (ko) | 디코드장치 및 기억장치 | |
| JP3662985B2 (ja) | 同期及びビット情報検出装置 | |
| JP3974900B2 (ja) | 光記録／再生装置の記録領域検出装置およびその検出方法。 | |
| JP3956525B2 (ja) | 同期信号の検出保護回路 | |
| EP0869484B1 (en) | CD encode device and method for an optical disk drive | |
| JPH02306472A (ja) | 同期回路 | |
| JP2852751B2 (ja) | データ再生方法及び装置 | |
| JPH06105487B2 (ja) | 磁気記録装置の信号再生回路 | |
| JPS5850611A (ja) | 磁気記録読取方式 | |
| JP2988460B2 (ja) | 磁気ディスク装置 | |
| JP3544578B2 (ja) | 光磁気記録装置 | |
| JPS6117271A (ja) | 光デイスク装置 | |
| JPH07141781A (ja) | データ再生用ｐｌｌ回路の制御装置 | |
| JP2640059B2 (ja) | ディスクプレーヤ | |
| JPH08111064A (ja) | 速度検出回路及びそれを用いた再生装置 | |
| JP3063339B2 (ja) | 移動方向検出装置 | |
| SU1205180A1 (ru) | Устройство детекмировани сигналов воспроизведени с магнитного диска | |
| JPH0973735A (ja) | ディスク装置 | |
| JPH0748282B2 (ja) | 信号処理装置 |