JPH07254632A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH07254632A
JPH07254632A JP6071543A JP7154394A JPH07254632A JP H07254632 A JPH07254632 A JP H07254632A JP 6071543 A JP6071543 A JP 6071543A JP 7154394 A JP7154394 A JP 7154394A JP H07254632 A JPH07254632 A JP H07254632A
Authority
JP
Japan
Prior art keywords
electrodes
substrate
semiconductor element
semiconductor device
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6071543A
Other languages
English (en)
Inventor
Hiroshi Ueno
博 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP6071543A priority Critical patent/JPH07254632A/ja
Publication of JPH07254632A publication Critical patent/JPH07254632A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01271—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/287—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 ワイヤボンディング法を不要にし、かつバン
プ電極を用いないで半導体素子を基板に電気的に接続す
るようにした半導体装置及びその製造方法を提供する。 【構成】 複数の電極２が表面に設けられた基板１と、
複数の電極２に対応する複数の電極４が表面に設けられ
これら複数の電極４が基板１の複数の電極２に対向する
ように配置された半導体素子３と、基板１の複数の電極
２と半導体素子３の複数の電極４との対応するもの同士
を各々電気的に接続する導電体５とを有するように構成
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を基板に電
気的に接続する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】ＩＣ等の半導体装置の構造としてＣＯＢ
（Chip On Board）が知られている。このＣＯＢは、ベ
アチップ（裸の半導体素子）をセラミック基板、プリン
ト基板、ガラス基板等の各種基板に直接取り付ける（チ
ップボンディング）ようにしたもので、実装面積を小さ
くできるという利点がある。このＣＯＢにおいて、半導
体素子（チップ）と基板とを電気的に接続する方法とし
て、従来、ワイヤボンディング法、フリップチップ法等
が実施されている。ワイヤボンディング法は従来の設備
をそのまま利用できるという利点があり、またフリップ
チップ法はチップサイズで実装できるという利点があ
る。
【０００３】ワイヤボンディング法は、図５に示したよ
うに、複数の電極１２が表面に設けられた基板１１に、
これら複数の電極１２に対応した複数の電極１４が表面
に設けられ、さらに各電極１４にＡｕボール電極１５を
設けた半導体素子１３を取り付けて、基板１１の複数の
電極１２と半導体素子１３の複数の電極１４との対応す
るもの同士を、Ａｕボール電極１５を介して、径２０乃
至１００μｍ程度のＡｕ線、Ａｌ線、Ｃｕ線等のワイヤ
１９を用いてボンディングして、電気的に接続するよう
にしたものである。ワイヤ１９をボンディングする方法
としては、超音波法、熱圧着法、超音波併用熱圧着法等
の公知の方法が用いられる。
【０００４】フリップチップ法は、図６乃至図８に示し
たような、各種の方法が知られている。図６は、基板１
１の複数の電極１２に半導体素子１３の複数の電極１４
を対向させて、対応する電極同士を半田バンプ、Ａｕバ
ンプ等の径１００μｍ程度のバンプ電極２０を介して各
々電気的に接続するようにしたものである。また、図７
は、基板１１と半導体素子１３の対応する電極同士を、
異方性導電シート１７を介して各々電気的に接続するよ
うにしたものである。ここで、異方性導電シート１７導
電性に方向性があることを利用して、図で縦方向にのみ
導通するものを用いるようにしたものである。さらに、
図８は、基板１１と半導体素子１３の対応する電極同士
を、バンプ電極２０及び導電性接着剤１８を介して各々
電気的に接続するようにしたものである。
【０００５】
【発明が解決しようとする課題】ところで以上示したよ
うな従来の各半導体装置は、各々次のような問題が存在
している。 （１）図５のワイヤボンディング法によるものは、ワイ
ヤボンディングが必要なので、半導体素子１１の上方及
び側方にワイヤ１９を引き回す分だけ、高さ寸法が大き
くなると共に面積も広くなる。 （２）図６乃至図８のフリップチップ法によるものは、
各々バンプ電極１６、２０を用いているので、バンプ電
極を作る工程が複雑になる。 これに伴い各々次のような欠点がある。 図６においては、基板１１及び半導体素子１３の平面
度の影響を受け易く、これらの平面度が悪いと各々の電
極同士を接続できないことがある。また、バンプ電極１
６の組成の影響を受け易く、各々の電極同士を接続でき
ないことがある。さらに、基板１１及び半導体素子１３
の熱膨張係数の差によって、熱履歴に対して不具合が生
じ易い。 図７のフリップチップ法は、熱膨張の影響はほとんど
受けないという利点があるが、異方性導電シート１７を
用いて電気的接続をとる際に、数Kg乃至数十Kgの加圧が
必要になるため、基板１１及び半導体素子１３を劣化さ
せてしまうおそれがある。 図８のフリップチップ法は、熱膨張の問題が起きにく
くまた加圧も小さくて済むという利点があるが、隣接す
る電極間の寸法が小さい場合には、隣接する導電性樹脂
同士が接触して電極同士の短絡が生じ易い。
【０００６】本発明は以上のような問題に対処してなさ
れたもので、ワイヤボンディング法を不要にし、かつバ
ンプ電極を用いないで半導体素子を基板に電気的に接続
するようにした半導体装置及びその製造方法を提供する
ことを目的とするものである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に請求項１に係わる本発明は、複数の電極が表面に設け
られた基板と、前記複数の電極に対応する複数の電極が
表面に設けられこれら複数の電極が前記基板の複数の電
極に対向するように配置された半導体素子と、前記基板
の複数の電極と前記半導体素子の複数の電極との対応す
るもの同士を各々電気的に接続する導電体とを有するこ
とを特徴とするものである。
【０００８】請求項２に係わる本発明は、溝部を介して
複数の電極が表面に設けられた基板と、前記複数の電極
に対応する複数の電極が表面に設けられこれら複数の電
極が前記基板の複数の電極に対向するように配置された
半導体素子と、前記基板の複数の電極と前記半導体素子
の複数の電極との対応するもの同士を各々電気的に接続
する導電体とを有することを特徴とするものである。
【０００９】請求項３に係わる本発明は、請求項１又は
２において、前記基板の複数の電極と前記半導体素子の
複数の電極との対応するもの同士を各々電気的に接続す
る導電体は、相互に絶縁体によって電気的に分離されて
いることを特徴とするものである。
【００１０】請求項４に係わる本発明は、請求項１又は
２において、前記導電体は導電性樹脂からなることを特
徴とするものである。
【００１１】請求項５に係わる本発明は、請求項１又は
２において、前記絶縁体は絶縁性樹脂からなることを特
徴とするものである。
【００１２】請求項６に係わる本発明は、複数の電極が
表面に設けられた基板を用意する工程と、前記基板の複
数の電極に各々導電体を付着する工程と、前記基板の複
数の電極の前記導電体と反対側の位置に絶縁体を付着す
る工程と、前記複数の電極に対応する複数の電極が表面
に設けられた半導体素子をこれら複数の電極が前記基板
の複数の電極に対向するように配置する工程と、前記基
板の複数の電極と前記半導体素子の複数の電極との対応
するもの同士が各々電気的に接続されるように半導体素
子を基板に圧着する工程とを有することを特徴とするも
のである。
【００１３】請求項７に係わる本発明は、複数の電極が
表面に設けられた基板を用意する工程と、前記基板の複
数の電極に各々導電体を付着する工程と、前記基板の複
数の電極を覆うように絶縁体を付着する工程と、前記複
数の電極に対応する複数の電極が表面に設けられた半導
体素子をこれら複数の電極が前記基板の複数の電極に対
向するように配置する工程と、前記基板の複数の電極と
前記半導体素子の複数の電極との対応するもの同士が各
々電気的に接続されるように半導体素子を基板に圧着す
る工程とを有することを特徴とするものである。
【００１４】
【作用】請求項１に係わる本発明の構成によれば、半導
体素子は、この複数の電極が各々基板の複数の電極に対
応するものに導電体を介して接続されて、基板に電気的
に接続される。これによって、ワイヤボンディング法を
不要にし、かつバンプ電極を用いないで半導体素子を基
板に電気的に接続することができる。
【００１５】請求項２に係わる本発明の構成によれば、
半導体素子は、この複数の電極が各々基板に溝部を介し
て設けられている複数の電極の対応するものに導電体を
介して接続されて、基板に電気的に接続される。これに
よって請求項１と同様な作用が行われる。
【００１６】請求項３に係わる本発明の構成によれば、
前記基板の複数の電極と前記半導体素子の複数の電極と
の対応するもの同士を各々電気的に接続する導電体は、
相互に絶縁体によって電気的に分離されていることによ
り、請求項１又は２と同様な作用が行われる。
【００１７】請求項４に係わる本発明の構成によれば、
前記導電体は導電性樹脂からなることにより、請求項１
又は２と同様な作用が行われる。
【００１８】請求項５に係わる本発明の構成によれば、
前記絶縁体は絶縁性樹脂からなることにより、請求項１
又は２と同様な作用が行われる。
【００１９】請求項６に係わる本発明の構成によれば、
複数の電極が表面に設けられた基板を用意し、前記基板
の複数の電極に各々導電体を付着し、前記基板の複数の
電極の前記導電体と反対側の位置に絶縁体を付着し、前
記複数の電極に対応する複数の電極が表面に設けられた
半導体素子をこれら複数の電極が前記基板の複数の電極
に対向するように配置し、前記基板の複数の電極と前記
半導体素子の複数の電極との対応するもの同士が各々電
気的に接続されるように半導体素子を基板に圧着するこ
とにより、請求項１の半導体装置を製造することができ
る。
【００２０】請求項７に係わる本発明の構成によれば、
複数の電極が表面に設けられた基板を用意し、前記基板
の複数の電極に各々導電体を付着し、前記基板の複数の
電極を覆うように絶縁体を付着し、前記複数の電極に対
応する複数の電極が表面に設けられた半導体素子をこれ
ら複数の電極が前記基板の複数の電極に対向するように
配置し、前記基板の複数の電極と前記半導体素子の複数
の電極との対応するもの同士が各々電気的に接続される
ように半導体素子を基板に圧着することにより、請求項
１の半導体装置を製造することができる。
【００２１】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図１は本発明の半導体装置の第１の実施例を示す断
面図で、１は複数の電極２が表面に設けられた基板で、
この基板１の上方には基板１の複数の電極２に対応する
複数の電極４が表面に設けられた半導体素子（チップ）
３が、各電極４が基板１の複数の電極２に対向するよう
に配置されている。そして、基板１の複数の電極２と半
導体素子３の複数の電極４との対応するもの同士は、導
電体である導電性樹脂５を介して電気的に接続されてい
る。この導電性樹脂５は樹脂自身が導電性を示すもので
も、絶縁性樹脂に金属粒子のような導電粒子を混入して
導電性としたものでも良い。また、基板１の複数の電極
２と半導体素子３の複数の電極４との対応するもの同士
を各々電気的に接続している導電性樹脂５は、相互に絶
縁体である絶縁性樹脂６によって電気的に分離されてい
る。
【００２２】次に、本実施例の半導体装置の製造方法を
図３を参照して工程順に説明する。まず、工程（ａ）に
示したように、複数の電極２が表面に設けられた基板１
を用意して、各電極２に導電性樹脂５を付着した後、工
程（ｂ）に示したように、基板１の複数の電極２の導電
性樹脂５と反対側の位置に絶縁性樹脂６を付着する。続
いて、工程（ｃ）に示したように、基板１の複数の電極
２に対応する複数の電極４が表面に設けられた半導体素
子３を用意して、これら複数の電極４が基板１の複数の
電極２に対向するように配置する。次に、工程（ｄ）に
示したように、基板１の複数の電極２と半導体素子３の
複数の電極４との対応するもの同士が各々電気的に接続
されるように半導体素子３を基板１に圧着する。これに
よって、導電性樹脂５及び絶縁性樹脂６が硬化して、半
導体素子３は基板１に一体に取り付けられるので、図１
に示したような構造の半導体装置が得られる。
【００２３】このような第１の実施例の半導体装置によ
れば、半導体素子３は、この複数の電極４が各々基板１
の複数の電極２の対応するものに導電性樹脂５を介して
基板１に電気的に接続されるので、ワイヤボンディング
法を不要にし、かつバンプ電極を用いないで半導体素子
３を基板１に電気的に接続することができる。これに伴
い、前述したようにワイヤボンディング法及びフリップ
チップ法による従来の欠点を全て除去することができ
る。また、特に製造工程の複雑なバンプ電極を用いない
ので、コストダウンを図ることもできる。
【００２４】図４は本実施例の半導体装置の製造方法の
他の例を示すものである。まず、工程（ａ）に示したよ
うに、複数の電極２が表面に設けられた基板１を用意し
て、各電極２に導電性樹脂５を付着した後、工程（ｂ）
に示したように、基板１の複数の電極２を覆うように絶
縁性樹脂６を付着する。続いて、工程（ｃ）に示したよ
うに、基板１の複数の電極２に対応する複数の電極４が
表面に設けられた半導体素子３を用意して、これら複数
の電極４が基板１の複数の電極２に対向するように配置
する。次に、工程（ｄ）に示したように、基板１の複数
の電極２と半導体素子３の複数の電極４との対応するも
の同士が各々電気的に接続されるように半導体素子３を
基板１に圧着する。これによっても、図３の製造方法に
比較して、工程（ｂ），（ｃ）における絶縁性樹脂６の
付着方法が異なるだけなので、図３の製造方法と同様に
図１の構造の半導体装置を得ることができる。
【００２５】図２は本発明の半導体装置の第２の実施例
を示す断面図で、図１の第１の実施例に比較して、基板
１として予め溝部７を設けたものを用いて、この溝部７
を介して複数の電極２を設けた点が異なっている。この
ように溝部７を設けた基板１を用いることにより、半導
体素子３を基板１に圧着したとき、絶縁性樹脂６は一部
が溝部７に充填されるので、各導電性樹脂５の間には空
間部８が形成されるようになる。
【００２６】このような第２の実施例によれば、第１の
実施例に比較して、基板１の形状が異なるだけなので、
第１の実施例と同様な効果を得ることができる。また、
特に第２の実施例の半導体装置によれば、表面波素子の
ように空間領域を信号媒体の経路として利用する素子に
適用すれば、各導電性樹脂５の間に形成される空間部８
をそのまま信号経路として利用することができるので、
効果的となる。さらに、絶縁性樹脂６が流れ出て素子表
面を汚染するおそれもなくなる。
【００２７】なお、本文実施例では、基板側に予め導電
性樹脂及び絶縁性樹脂を付着した後に半導体素子を基板
に圧着して半導体装置を製造する例で説明したが、これ
に限らず、各樹脂は予め半導体素子側に付着するように
しても良い。
【００２８】
【発明の効果】請求項１に係わる本発明によれば、半導
体素子は、この複数の電極が各々基板の複数の電極に対
応するものに導電体を介して接続されて、基板に電気的
に接続されるので、ワイヤボンディング法を不要にし、
かつバンプ電極を用いないで半導体素子を基板に電気的
に接続することができる。請求項２に係わる本発明によ
れば、半導体素子は、この複数の電極が各々基板に溝部
を介して設けられている複数の電極の対応するものに導
電体を介して接続されて、基板に電気的に接続されるの
で、請求項１と同様な効果が得られる。請求項３に係わ
る本発明によれば、前記基板の複数の電極と前記半導体
素子の複数の電極との対応するもの同士を各々電気的に
接続する導電体は、相互に絶縁体によって電気的に分離
されていることにより、請求項１又は２と同様な効果が
得られる。請求項４に係わる本発明によれば、前記導電
体は導電性樹脂からなることにより、請求項１又は２と
同様な効果を得ることができる。請求項５に係わる本発
明によれば、前記絶縁体は絶縁性樹脂からなることによ
り、請求項１又は２と同様な効果を得ることができる。
請求項６に係わる本発明によれば、複数の電極が表面に
設けられた基板を用意し、前記基板の複数の電極に各々
導電体を付着し、前記基板の複数の電極の前記導電体と
反対側の位置に絶縁体を付着し、前記複数の電極に対応
する複数の電極が表面に設けられた半導体素子をこれら
複数の電極が前記基板の複数の電極に対向するように配
置し、前記基板の複数の電極と前記半導体素子の複数の
電極との対応するもの同士が各々電気的に接続されるよ
うに半導体素子を基板に圧着することにより、請求項１
の半導体装置を製造することができる。請求項７に係わ
る本発明によれば、複数の電極が表面に設けられた基板
を用意し、前記基板の複数の電極に各々導電体を付着
し、前記基板の複数の電極を覆うように絶縁体を付着
し、前記複数の電極に対応する複数の電極が表面に設け
られた半導体素子をこれら複数の電極が前記基板の複数
の電極に対向するように配置し、前記基板の複数の電極
と前記半導体素子の複数の電極との対応するもの同士が
各々電気的に接続されるように半導体素子を基板に圧着
することにより、請求項１の半導体装置を製造すること
ができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施例を示す断面
図である。
【図２】本発明の半導体装置の第２の実施例を示す断面
図である。
【図３】第１の実施例の半導体装置の製造方法を示す工
程図である。
【図４】第１の実施例の半導体装置の製造方法を示す工
程図である。
【図５】従来の半導体装置の例を示す断面図である。
【図６】従来の半導体装置の他の例を示す断面図であ
る。
【図７】従来の半導体装置のその他の例を示す断面図で
ある。
【図８】従来の半導体装置のその他の例を示す断面図で
ある。
【符号の説明】
１ 基板 ２ 基板の電極 ３ 半導体素子（チップ） ４ 半導体素子の電極 ５ 導電性樹脂 ６ 絶縁性樹脂 ７ 基板の溝部 ８ 空間部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数の電極が表面に設けられた基板と、
    前記複数の電極に対応する複数の電極が表面に設けられ
    これら複数の電極が前記基板の複数の電極に対向するよ
    うに配置された半導体素子と、前記基板の複数の電極と
    前記半導体素子の複数の電極との対応するもの同士を各
    々電気的に接続する導電体とを有することを特徴とする
    半導体装置。
  2. 【請求項２】 溝部を介して複数の電極が表面に設けら
    れた基板と、前記複数の電極に対応する複数の電極が表
    面に設けられこれら複数の電極が前記基板の複数の電極
    に対向するように配置された半導体素子と、前記基板の
    複数の電極と前記半導体素子の複数の電極との対応する
    もの同士を各々電気的に接続する導電体とを有すること
    を特徴とする半導体装置。
  3. 【請求項３】 前記基板の複数の電極と前記半導体素子
    の複数の電極との対応するもの同士を各々電気的に接続
    する導電体は、相互に絶縁体によって電気的に分離され
    ていることを特徴とする請求項１又は２記載の半導体装
    置。
  4. 【請求項４】 前記導電体は導電性樹脂からなることを
    特徴とする請求項１又は２記載の半導体装置。
  5. 【請求項５】 前記絶縁体は絶縁性樹脂からなることを
    特徴とする請求項１又は２記載の半導体装置。
  6. 【請求項６】 複数の電極が表面に設けられた基板を用
    意する工程と、前記基板の複数の電極に各々導電体を付
    着する工程と、前記基板の複数の電極の前記導電体と反
    対側の位置に絶縁体を付着する工程と、前記複数の電極
    に対応する複数の電極が表面に設けられた半導体素子を
    これら複数の電極が前記基板の複数の電極に対向するよ
    うに配置する工程と、前記基板の複数の電極と前記半導
    体素子の複数の電極との対応するもの同士が各々電気的
    に接続されるように半導体素子を基板に圧着する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 複数の電極が表面に設けられた基板を用
    意する工程と、前記基板の複数の電極に各々導電体を付
    着する工程と、前記基板の複数の電極を覆うように絶縁
    体を付着する工程と、前記複数の電極に対応する複数の
    電極が表面に設けられた半導体素子をこれら複数の電極
    が前記基板の複数の電極に対向するように配置する工程
    と、前記基板の複数の電極と前記半導体素子の複数の電
    極との対応するもの同士が各々電気的に接続されるよう
    に半導体素子を基板に圧着する工程とを有することを特
    徴とする半導体装置の製造方法。
JP6071543A 1994-03-15 1994-03-15 半導体装置及びその製造方法 Pending JPH07254632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6071543A JPH07254632A (ja) 1994-03-15 1994-03-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6071543A JPH07254632A (ja) 1994-03-15 1994-03-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07254632A true JPH07254632A (ja) 1995-10-03

Family

ID=13463767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6071543A Pending JPH07254632A (ja) 1994-03-15 1994-03-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07254632A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302442A (ja) * 2008-06-17 2009-12-24 Toppan Forms Co Ltd 部品実装基板の製造方法
JP2016184714A (ja) * 2015-03-27 2016-10-20 日亜化学工業株式会社 発光装置の製造方法
EP3291285A1 (en) * 2016-08-31 2018-03-07 Kinpo Electronics, Inc. Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302442A (ja) * 2008-06-17 2009-12-24 Toppan Forms Co Ltd 部品実装基板の製造方法
JP2016184714A (ja) * 2015-03-27 2016-10-20 日亜化学工業株式会社 発光装置の製造方法
EP3291285A1 (en) * 2016-08-31 2018-03-07 Kinpo Electronics, Inc. Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2006060128A (ja) 半導体装置
JPH06302653A (ja) 半導体装置
KR100323194B1 (ko) 반도체장치 및 그 제조방법
CN110402492B (zh) 柔性导电粘合
JP2951882B2 (ja) 半導体装置の製造方法及びこれを用いて製造した半導体装置
KR20010005659A (ko) 납땜 와이어로 접속된 안테나를 갖는 무접촉 카드 제조 방법
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
CN113257766A (zh) 半导体装置及其制造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2003124257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN101246849A (zh) 具天线导体的集成电路装置及其制造方法
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP3297959B2 (ja) 半導体装置
JP2001118951A (ja) 半導体装置
JP3466398B2 (ja) 配線基板とその製造方法
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
JPH06338539A (ja) 半導体素子の接続方法
JP4587573B2 (ja) 半導体素子実装体および半導体素子実装体の製造方法
JP3974212B2 (ja) 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法
JP2000214216A (ja) 半導体検査装置
JPH1022329A (ja) 半導体装置
JP2001358171A (ja) 半導体素子実装構造
JP2006108130A (ja) 半導体装置およびその製造方法