JPH07254663A - 高電圧半導体装置のハーメチックパッケージ - Google Patents

高電圧半導体装置のハーメチックパッケージ

Info

Publication number
JPH07254663A
JPH07254663A JP7000760A JP76095A JPH07254663A JP H07254663 A JPH07254663 A JP H07254663A JP 7000760 A JP7000760 A JP 7000760A JP 76095 A JP76095 A JP 76095A JP H07254663 A JPH07254663 A JP H07254663A
Authority
JP
Japan
Prior art keywords
lid
base
edge
semiconductor device
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7000760A
Other languages
English (en)
Inventor
Victor A K Temple
エイ ケイ テンプル ヴィクター
Ii Homer H Glascock
エイチ グラスコック セカンド ホーマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of JPH07254663A publication Critical patent/JPH07254663A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/153—Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/13—Containers comprising a conductive base serving as an interconnection
    • H10W76/136—Containers comprising a conductive base serving as an interconnection having other interconnections perpendicular to the conductive base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は、半導体装置のパッケージング
の方法とパッケージを提供し、更に、パッケージがコン
パクトな大きさで軽量であり、製造が容易であるような
半導体装置をハーメチックでパッケージする方法とハー
メチックパッケージを提供することである。 【構成】高電圧半導体装置をハーメチックにパッケージ
するコンパクトなパッケージ及び方法は、半導体装置を
挟んでセラミックベースに結合される金属蓋を含む。蓋
は装置の一面に結合され、装置の反対面の電気接触部
は、接触ピンのためのベースの開口を密封する箔に結合
される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置のパッケー
ジングに関し、より詳しくは、パッケージの大きさと重
さとが軽減され、半導体装置からの熱伝導が増加され、
ハーメチックシールがより容易に作られるような、高電
圧半導体装置をパッケージングするパーケージ及び方法
に関する。
【０００２】
【従来の技術】サイリスタやダイオードなどのような数
千アンペアの電流が流れ、数千ボルトで動作する高電圧
半導体装置は、商業用電力伝送に於いて益々数多く応用
されている。そのような装置の用途は膨大であって本発
明は制限されないが、典型的には、そのような装置は、
電線に中断が生じた場合の電力降下を防ぐ高速動作スイ
ッチとして使用される。
【０００３】半導体装置は、動作環境からの保護のため
に、通常はパッケージに入れられているが、パッケージ
は、好ましくは内部の装置への通常のアクセスを可能に
して電気接続が行われることを可能にし、コンパクトな
大きさで軽量であり、装置からの熱伝導を妨げない。そ
れらのうちで熱伝導は、動作温度が１５０°以下に保た
れるべき一方で、数千アンペア或いはそれ以上を流す高
電圧半導体装置がそのシリコン基板に１キロワット以上
の熱を生成するとき、より面倒な問題となる。パッケー
ジはまた、望ましくは、装置を湿気、酸素、塵芥等にさ
らさないように密封され、そのようなシールはここでハ
ーメチックと呼ばれる。明らかなように、そのようなシ
ールは、熱伝導問題を悪化させる。
【０００４】それらの望ましいパッケージング特性は、
大量の熱を発生せずまた良好な環境で動作する低電圧装
置に対しては、比較的容易に設計され得るが、遠隔地に
於て先ほどの要素にさらされる高電圧半導体装置は、か
なり困難なパッケージング問題をもたらす。高電圧半導
体装置に対する従来技術パッケージは、それらの特性の
一つを適切に解決するが、それらの全てを解決するもの
は皆無である。例えば、米国特許第3,723,836号の特許
明細に説明されるパッケージは、内部の半導体装置への
容易なアクセスを提供せず、充分な熱伝導を提供しな
い。米国特許第5,248,901の装置は、製造工程を増加さ
せるフランジを使用する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、既知
の問題を解決する半導体装置のパッケージングの方法と
パッケージを提供し、更に、パッケージがコンパクトな
大きさで軽量であり、製造が容易であるような半導体装
置をハーメチックでパッケージする方法とハーメチック
パッケージを提供することである。
【０００６】本発明の他の目的は、装置の両側への電気
的結合のためのアクセスを提供する一方で、その両側か
ら熱が消散されることを可能にして、更に、セラミック
ベースの開口及びそのベースに結合された金属蓋を通し
た装置に対する電気的接触のアクセスを可能にする半導
体装置のためのパッケージを提供することである。本発
明の更なる目的は、エッジで結合してハーメチックシー
ルを形成する金属蓋及びほぼ同サイズのセラミックベー
スによって保護され、装置からの熱が蓋及びベースの両
方を通して伝導されるパッケージされた半導体装置を提
供することである。
【０００７】
【課題を解決するための手段】本発明は、ハーメチック
パッケージされた半導体装置を含み、第１の結合可能金
属接触領域を有する第１の上向き面と複数の第２の結合
可能金属接触領域を有する第２の下向き面を有する略平
面基板を有する半導体装置と、その装置のエッジを越え
て延在するエッジを有し、その装置のその第１の接触領
域に結合された電気的及び熱的に伝導性の蓋と、その蓋
のエッジに一致するエッジを有し、周辺エッジ部分でそ
の蓋と結合して内部にあるその装置をハーメチックに密
封する、その複数の第２の接触領域に一致して貫通され
た複数の開口を有する電気的絶縁で熱伝導性のベース
と、そのベースに結合されその開口をハーメチックに閉
じる第１の平坦面とその装置のその複数の第２の接触領
域の一つに結合された反対側平坦面を各々が有する複数
の電気伝導箔と、各々がその開口の一つの中に上方に延
在しその箔の一つと電気的伝導接触し更にそのベースに
取り付けられる複数の接触ピンとよりなり、従って、そ
の半導体装置は、コンパクトなパッケージ内にハーメチ
ックに密封され、そのピンとその蓋を通して電気的に接
触可能であり、その蓋及びそのベースを通して冷却可能
である。
【０００８】本発明は、添付の図面に参照して例を用い
て説明される。
【０００９】
【実施例】図１は、各々のエッジ１８及び２０で結合さ
れた金属蓋１４及びセラミックベース１６を有するパッ
ケージ内に、半導体装置１０を含む実施例を示す。半導
体装置は、第１の下向き面２４に電気接触領域２２を有
し、典型的にはシリコンで形成される平面基板を有す
る。例えば、半導体装置１０は、複数の金属接触領域２
２と上向き面２８に更なる金属接触領域２６を有するＭ
ＯＳ制御サイリスタ（ＭＣＴ）であって良い。明解さの
ために、例示的な接触領域のみが図に示され、装置の要
素やサブ要素に関連する複数の接触領域が、装置の両平
面に設けられてよいことは理解される。
【００１０】蓋１４は、銅、アルミニウム、或いは銅−
モリブデン−銅のラミネート等である単一或いは複数の
電気伝導金属であってよい。図１の実施例に於て、蓋１
４はカップ様形状であり、即ち、周辺下方垂下部分３０
を有する。蓋１４は上面２８（或いは、半導体装置１０
のタイプに依存して接触領域２６）に結合されるので、
蓋１４がベース１６に結合されたときに、蓋１４の平坦
内部部分３２が上面２８（或いは接触領域２６）と接触
するように、部分３０は下方に延在するべきである。下
方垂下部分３０は望ましくは、ベース１６への結合を補
助するために平坦エッジ部分３４を有する。
【００１１】ベース１６は、アルミナ、酸化ベリリウ
ム、窒化アルミニウム等の電気絶縁性で熱伝導性のセラ
ミックであってよい。ベース１６及び蓋１４のエッジ
は、蓋とベースが結合されたとき、望ましくは合同（即
ち、位置が合わされ同一サイズ）である。一つ或いはそ
れ以上が半導体装置１０の接触領域２２の各々に対する
複数の開口３６が、ベース１６を貫通して延在する。開
口３６は、ベース１６の上面４０に結合される平坦な電
気伝導箔３８によって、密封され閉じられる。箔３８
は、蓋１４及びベース１６が結合されたときに接触領域
２２に結合されるので、接触領域２２は、パッケージの
密封状態を乱すことなく開口３６を通して接触されるこ
とができる。窒化アルミニウムは、高い熱伝導性、高い
電気絶縁能力、低い誘電損、高い力学的強度、シリコン
に近い熱膨張係数（半導体装置基板がシリコンである場
合に望ましい）を提供する。
【００１２】箔３８に対する電気接触は、開口３６で提
供されることができる。例えば、接触ピン４２が開口３
６に設けられても良く、ベース１６の下面４４を越えて
外側に必要なだけ延在してよい。箔３８と接触すると
き、ピン４２は下面４４に半田４６で取り付けられる。
図２に参照して、本発明の代替的な実施例は、蓋５２及
びベース５４の間にパッケージされた半導体装置５０を
含む。蓋５２は略平坦であり、ベース５４は、蓋５２が
結合される下方垂下周辺部分５６を有する。蓋とベース
が結合されたときに、装置５０が、蓋５２によって接触
される上面５８と、ベース５４の上面にある箔６２に接
触する接触領域６０を有することができるような高さ
を、周辺部分５６は有する。
【００１３】図１の実施例のように、図２の半導体装置
５０は、蓋５２に結合される上面５８（或いは図２に示
されない接触領域）を有してよい。複数の接触領域６０
は箔６２に接触してよく、上に説明されたように、ピン
６４及び／或いは他の接触部が開口６６に設けられてよ
い。更なる例として、電気伝導プラグ７２を介して箔６
２に接触する接触パッド６８が、ベースの下面７０に設
けられてもよく、ピン或いはパッド、或いはそのコンビ
ネーションの選択は、パッケージされた装置の特定の応
用に関連する。この実施例は、より高いコストでより高
いセラミック損傷の可能性があるが、より大きな外殻熱
変形性、半導体装置側壁のより大きな冷却性、及びより
大きな衝突余裕間隔を提供する。
【００１４】蓋、ベース、箔、及び半導体装置を結合す
るために、様々な結合技術が使用されてよい。例えば、
銅の「額縁」８０（図１）が、蓋を結合するためにベー
スの周辺エッジに付加され、セラミックベースに結合す
るために直接銅結合処理が使用されてよい。代わりに、
半田、拡散ボンディング、金−アルミニウム反応ボンデ
ィング、或いは複数結合タイプのコンビネーションが使
用されてもよい。半田結合が使用された場合、半導体装
置、蓋内部、額縁等の半田される表面の前処理錫メッキ
が、腐食及び低電圧故障問題の原因となるパッケージ内
への半田フラックスの取り込みを避けるために推奨され
る。必要であれば、通気孔が設けられる。拡散ボンディ
ング或いは金−アルミニウム反応ボンディングが使用さ
れる場合、半導体装置シリコン基板或いはセラミックベ
ースに於ける損傷を引き起こし得る圧点及び歪みモーメ
ントを避けるために、結合表面は望ましくは平坦であ
る。拡散ボンディングは、銅−銅、銅−金、或いは金−
金表面を用いることができる。米国特許第5,248,901号
の明細が、結合方法について説明する。
【００１５】本発明は、半導体装置への配線結合に対す
る必要性をなくし、冷却液槽を含む様々な有害な環境に
於て使用されることができる薄いパッケージを提供す
る。高電圧半導体装置をハーメチックにパッケージする
コンパクトなパッケージ及び方法は、半導体装置を挟ん
でセラミックベースに結合される金属蓋を含む。蓋は装
置の一面に結合され、装置の反対面の電気接触部は、接
触ピンのためのベースの開口を密封する箔に結合され
る。
【図面の簡単な説明】
【図１】本発明の実施例の垂直断面展開図である。
【図２】本発明の他の実施例の垂直断面展開図である。
【符号の説明】
１０ 半導体装置 １４ 金属蓋 １６ セラミックベース １８ エッジ ２０ エッジ ２２ 電気接触領域 ２４ 第１の下向き面 ２６ 金属接触領域 ２８ 上向き面 ３０ 周辺下方垂下部分 ３２ 平坦内部部分 ３４ 平坦エッジ部分 ３６ 開口 ３８ 電気伝導箔 ４０ ベース上面 ４２ ビン ４４ ベース下面 ４６ 半田 ５０ 半導体装置 ５２ 蓋 ５４ ベース ５６ ベース周辺部分 ５８ 上面 ６０ 接触領域 ６２ 箔 ６４ ビン ６６ 開口 ６８ 接触パッド ７０ ベース下面 ７２ 電気伝導プラグ ８０ 額縁
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホーマー エイチ グラスコック セカン ド アメリカ合衆国 マサチューセッツ 02054 ミリス エクスチェインジ スト リート 225

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 第１の結合可能金属接触領域を有する第
    １の上向き面と、複数の第２の結合可能金属接触領域を
    有する第２の下向き面とを有する略平面基板を有する半
    導体装置と、 該装置のエッジを越えて延在するエッジを有し、該装置
    の該第１の接触領域に結合された電気的及び熱的に伝導
    性の蓋と、 該蓋のエッジに一致するエッジを有し、周辺エッジ部分
    で該蓋と結合して内部にある該装置をハーメチックに密
    封する、該複数の第２の接触領域に一致して貫通された
    複数の開口を有する電気絶縁性で熱伝導性のベースと、 該ベースに結合され該開口をハーメチックに閉じる第１
    の平坦面と、該装置の該複数の第２の接触領域の一つに
    結合された反対側平坦面とを各々が有する複数の電気伝
    導性箔と、 各々が該開口の一つの中に上方に延在し該箔の一つと電
    気伝導的に接触し更に該ベースに取り付けられる複数の
    接触ピンとよりなり、該半導体装置はコンパクトなパッ
    ケージ内にハーメチックに密封され、該ピンと該蓋を通
    して電気的に接触可能であり、該蓋及び該ベースを通し
    て冷却可能であるハーメチックパッケージされた半導体
    装置。
  2. 【請求項２】 前記蓋は、前記装置の第１の接触領域が
    結合される平面状内部部分と、その外側にあり、前記ベ
    ースが結合されその中で該ベースは実質的に平面である
    周辺下方垂下部分とよりなる請求項１記載のパッケージ
    された装置。
  3. 【請求項３】 前記ベースは、前記箔が結合される平面
    状内部部分と、その外側にあり、前記蓋が結合される周
    辺上方垂下部分とよりなり、該蓋は平面状である請求項
    １または２記載のパッケージされた装置。
  4. 【請求項４】 反対向きの平坦面に電気接触領域を有す
    る半導体装置用のパッケージであって、 該装置のエッジを越えて延在するエッジを有し、該装置
    の第１の上向き面の接触領域に結合される熱伝導性の金
    属蓋と、 該蓋のエッジに一致するエッジを有し、周辺エッジ部分
    で該蓋と結合して内部にある該装置を保持する、該装置
    の反対側の下向き面の接触領域に一致して貫通された複
    数の開口を有する電気絶縁性で熱伝導性のセラミックベ
    ースと、 該ベースに結合され該開口をハーメチックに閉じる第１
    の平坦面と、該装置の該複数の下向き接触領域の一つに
    結合された反対側平坦面とを各々が有する複数の電気伝
    導性箔と、 該箔に対する電気接触を提供するために該開口の一つの
    中に各々が設けられた複数の接触手段とよりなる半導体
    装置用のパッケージ。
  5. 【請求項５】 第１の上向き平面と複数の平坦な接触領
    域を有する第２の下向き面とを有する半導体装置と、 該装置のエッジを越えて延在するエッジを有し、該装置
    の該第１の面と熱伝導関係にある平坦内部部分を有する
    蓋と、 該装置の該接触領域の少なくとも一つと電気的伝導関係
    にある第１の平坦面を各々が有する複数の箔と、 該蓋のエッジに一致するエッジを有し、周辺エッジ部分
    で該蓋と付け合わされ内部にある該装置を密封する、該
    装置の該第２の接触領域に一致して該箔の一つによって
    各々が閉じられる貫通された複数の開口を有する、該箔
    の各々の反対側平坦面と電気的絶縁及び熱的伝導関係に
    ある平坦内部部分を有するベースとよりなるパッケージ
    された半導体装置。
  6. 【請求項６】 前記蓋は、前記ベースが結合されその中
    で該ベースは実質的に平面である周辺下方垂下部分を有
    し、該ベースは、該蓋が結合されその中で該蓋は平面で
    ある周辺上方垂下部分を有する請求項５記載のパッケー
    ジされた装置。
  7. 【請求項７】 前記蓋は電気的伝導性であり、前記装置
    の前記第１の面は電気的伝導関係で該蓋に取り付けられ
    る第２の平坦接触領域を有し、前記開口は前記箔によっ
    てハーメチックに密封され、該蓋と前記ベースは該装置
    をハーメチックに密封するよう結合される請求項５また
    は６記載のパッケージされた装置。
  8. 【請求項８】 第１の上向き平坦面と複数の平坦接触領
    域を有する第２の下向き面とを有する半導体装置をハー
    メチックにパッケージ内に密封し、該装置からの熱伝達
    を改善する方法であって、 （ａ）複数の箔の第１の平坦面を電気絶縁性及び熱伝導
    性のセラミックベースの平坦内部部分に結合し、ここで
    該ベースは、該複数の接触領域に一致して各々が該箔の
    一つによってハーメチックに密封される貫通された複数
    の開口を有し、該装置のエッジを越えて延在するエッジ
    を有し、 （ｂ）該ベースのエッジと一致するエッジを有する蓋の
    平坦内部部分を、熱伝導関係で該装置の該第１の面に結
    合し、 （ｃ）該箔の反対側の平坦面の各々を、該複数の接触領
    域に結合し、 （ｄ）該蓋及び該ベースをそれらの一致するエッジで結
    合して、内部にある該装置をハーメチックに密封する各
    段階よりなる方法。
  9. 【請求項９】 前記装置の前記第１の面は平坦な第２の
    接触領域を有し、前記蓋は電気伝導性であり、前記段階
    （ａ）は該第２の接触領域を該蓋に結合する段階を含
    み、該装置は該蓋を介して電気的に接触可能である請求
    項８記載の方法。
  10. 【請求項１０】 前記箔と電気的伝導関係に、接触ピン
    を前記複数の開口の各々の中に挿入する段階を含み、前
    記装置は該ピンを介して電気的に接触可能である請求項
    ８または９記載の方法。
  11. 【請求項１１】 前記蓋は、前記ベースが段階（ｄ）で
    結合され、その中で該ベースが平面状である周辺下方垂
    下部分を有し、該ベースは、該蓋が段階（ｄ）で結合さ
    れ、その中で該蓋が平面状である周辺上方垂下部分を有
    する請求項８乃至１０のいずれか１項記載の方法。
JP7000760A 1994-01-06 1995-01-06 高電圧半導体装置のハーメチックパッケージ Pending JPH07254663A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US217801 1994-01-06
US08/217,801 US5446316A (en) 1994-01-06 1994-01-06 Hermetic package for a high power semiconductor device

Publications (1)

Publication Number Publication Date
JPH07254663A true JPH07254663A (ja) 1995-10-03

Family

ID=22812591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7000760A Pending JPH07254663A (ja) 1994-01-06 1995-01-06 高電圧半導体装置のハーメチックパッケージ

Country Status (5)

Country Link
US (2) US5446316A (ja)
EP (1) EP0662711A1 (ja)
JP (1) JPH07254663A (ja)
KR (1) KR100364681B1 (ja)
CA (1) CA2139452A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515635A (ja) * 2001-12-21 2005-05-26 インターナショナル レクティフィアー コーポレイション 支持ボードから所定間隔をおいて配置されたダイ底部を具備する表面実装パッケージ
JP2008538660A (ja) * 2005-04-22 2008-10-30 インターナショナル レクティファイアー コーポレイション チップスケールパッケージ
JP2017534178A (ja) * 2014-10-31 2017-11-16 ゼネラル・エレクトリック・カンパニイ 非磁性パッケージおよび製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805427A (en) * 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design
JPH09321175A (ja) * 1996-05-30 1997-12-12 Oki Electric Ind Co Ltd マイクロ波回路及びチップ
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US6157076A (en) * 1997-06-30 2000-12-05 Intersil Corporation Hermetic thin pack semiconductor device
US6040625A (en) * 1997-09-25 2000-03-21 I/O Sensors, Inc. Sensor package arrangement
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
FR2790905A1 (fr) * 1999-03-09 2000-09-15 Sagem Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant
FR2793350B1 (fr) * 1999-05-03 2003-08-15 St Microelectronics Sa Protection d'une puce semiconductrice
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6651186B1 (en) * 2000-04-28 2003-11-18 Sun Microsystems, Inc. Remote incremental program verification using API definitions
US7692211B1 (en) 2001-07-03 2010-04-06 Silicon Power Corporation Super GTO-based power blocks
US6873043B2 (en) * 2003-03-10 2005-03-29 Delphi Technologies, Inc. Electronic assembly having electrically-isolated heat-conductive structure
AU2003901146A0 (en) * 2003-03-12 2003-03-27 Cochlear Limited Feedthrough assembly
US7091601B2 (en) * 2004-04-30 2006-08-15 Philliber Joel A Method of fabricating an apparatus including a sealed cavity
US7999366B2 (en) * 2004-11-26 2011-08-16 Stmicroelectronics, S.A. Micro-component packaging process and set of micro-components resulting from this process
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
TW200924620A (en) * 2007-11-23 2009-06-01 Acbel Polytech Inc Heat dissipation unit of pin-typed crystal
JP4961398B2 (ja) * 2008-06-30 2012-06-27 株式会社日立製作所 半導体装置
CN102687218A (zh) * 2009-11-11 2012-09-19 株式会社村田制作所 电子部件和元件用封装体、以及它们的制造方法
US8912453B2 (en) * 2009-12-18 2014-12-16 Mitsubishi Electric Corporation Electronic component package
US20120090681A1 (en) * 2010-10-14 2012-04-19 Millennium Communication Co., Ltd. Package structure of concentrated photovoltaic cell and fabrication method thereof
CN102324407A (zh) * 2011-09-22 2012-01-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
RU2489769C1 (ru) * 2011-12-28 2013-08-10 ООО "Научно-производственное предприятие "Томилинский электронный завод" Герметичный корпус для полупроводникового прибора или интегральной схемы свч-диапазона
US20140238726A1 (en) * 2013-02-28 2014-08-28 Cooper Technologies Company External moisture barrier package for circuit board electrical component
CN106960824B (zh) * 2015-10-16 2020-08-28 日月光半导体制造股份有限公司 封盖结构和包含封盖结构的半导体装置封装

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723836A (en) * 1972-03-15 1973-03-27 Motorola Inc High power semiconductor device included in a standard outline housing
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
GB2146174B (en) * 1983-09-06 1987-04-23 Gen Electric Hermetic power chip packages
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US5184211A (en) * 1988-03-01 1993-02-02 Digital Equipment Corporation Apparatus for packaging and cooling integrated circuit chips
US5103290A (en) * 1989-06-16 1992-04-07 General Electric Company Hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5018002A (en) * 1989-07-03 1991-05-21 General Electric Company High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
US4987478A (en) * 1990-02-20 1991-01-22 Unisys Corporation Micro individual integrated circuit package
US5139972A (en) * 1991-02-28 1992-08-18 General Electric Company Batch assembly of high density hermetic packages for power semiconductor chips
US5248901A (en) * 1992-01-21 1993-09-28 Harris Corporation Semiconductor devices and methods of assembly thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515635A (ja) * 2001-12-21 2005-05-26 インターナショナル レクティフィアー コーポレイション 支持ボードから所定間隔をおいて配置されたダイ底部を具備する表面実装パッケージ
JP2008538660A (ja) * 2005-04-22 2008-10-30 インターナショナル レクティファイアー コーポレイション チップスケールパッケージ
JP2017534178A (ja) * 2014-10-31 2017-11-16 ゼネラル・エレクトリック・カンパニイ 非磁性パッケージおよび製造方法
EP3213101B1 (en) * 2014-10-31 2022-05-18 General Electric Company Non-magnetic package and method of manufacture

Also Published As

Publication number Publication date
KR950034709A (ko) 1995-12-28
KR100364681B1 (ko) 2003-02-26
EP0662711A1 (en) 1995-07-12
US5446316A (en) 1995-08-29
US5577656A (en) 1996-11-26
CA2139452A1 (en) 1995-07-07

Similar Documents

Publication Publication Date Title
JPH07254663A (ja) 高電圧半導体装置のハーメチックパッケージ
US5637921A (en) Sub-ambient temperature electronic package
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US5293301A (en) Semiconductor device and lead frame used therein
US7948069B2 (en) Surface mountable hermetically sealed package
US20080272482A1 (en) Integrated Circuit Package With Top-Side Conduction Cooling
JPH04192552A (ja) 半導体素子用パッケージ
US20010035577A1 (en) Heat dissipating microelectronic package
JP3592722B2 (ja) 直接接触ダイ装着
JP2000174180A (ja) 半導体装置
US5406120A (en) Hermetically sealed semiconductor ceramic package
JPH08306856A (ja) マルチチップ・パッケージの作成方法
JP2002231884A (ja) 高出力半導体モジュール及びその用途
US5942796A (en) Package structure for high-power surface-mounted electronic devices
JP4645406B2 (ja) 半導体装置
US5200640A (en) Hermetic package having covers and a base providing for direct electrical connection
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
CN120359612A (zh) 双面冷却功率封装件
JPH04207061A (ja) 半導体装置
US5517058A (en) Semiconductor package and method with vertically extended electrode leads
KR100618759B1 (ko) 하이브리드 모듈
US20050161786A1 (en) Hermetic surface mounted power package
JP2865496B2 (ja) マルチチップモジュール
JPS60257156A (ja) 熱伝導冷却モジユ−ル装置
JPS63173348A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323