JPH07255194A - 位置センサレスブラシレスｄｃモータの駆動装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ブラシレスＤＣモータの回転周波数や負荷の
変化に左右されることなく、常に正確なロータ位置での
検出を行う、ロータ位置検出回路を提供する。 【構成】 ＰＷＭチョッパ制御によりステータ電機子巻
き線端の端子電圧に発生する逆起電力Ｖｕ，Ｖｖ，Ｖｗ
の線間電圧変換手段５０ａ，５０ｂ，５０ｃと、線間電
圧の比較手段６６ａ，６６ｂ，６６ｃにより、ロータの
磁極位置を検出する。前記ロータ位置検出手段の出力
を、ＰＷＭチョッパ制御のチョップオン検出手段と、チ
ョップオン検出手段の出力を端子電圧の開放相に合わせ
て選択する開放相選択手段と、開放相選択手段の出力で
必要とする任意の一点でのエッジを保持させる。また、
前記ロータ位置検出手段の線間電圧変換手段と比較手段
の間に、増幅手段を付加する。また、線間電圧変換手段
をアイソレーションアンプで構成し、また、２つの線間
電圧変換手段と、加算増幅回路を付加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１２０度通電型の電圧
型インバータで、ＰＷＭチョッパ制御による速度調整を
行う、永久磁石型のブラシレスＤＣモータにおいて、逆
起電力を利用したセンサレス駆動装置に関するものであ
る。

【０００２】

【従来の技術】従来のセンサレスブラシレスＤＣモータ
の駆動装置を図１に示し説明する。図１は、センサレス
ブラシレスＤＣモータの駆動装置全体の一構成例であ
る。１は商用電源、２は整流回路、３は６個の半導体ス
イッチング素子で構成された１２０度通電型の電圧型イ
ンバータ、４はブラシレスＤＣモータ本体、５はロータ
位置検出手段、６はブラシレスＤＣモータ本体４のステ
ータ電機子巻き線端、７は駆動制御手段で構成されてい
る。インバータ３の入力端は、商用電源１から整流回路
２によって整流平滑された直流電源が供給されている。
また、出力端はブラシレスＤＣモータ本体４のステータ
電機子巻き線に接続され、前記直流電源を導通、遮断す
ることによって、ブラシレスＤＣモータを回転させるよ
うにしている。ブラシレスＤＣモータ本体４は、多相の
電機子巻き線をスター結線したステータと永久磁石によ
って磁極対を構成するロータで構成され、ロータが回転
することによってステータ電機子巻き線端６に逆起電力
が発生する。ロータ位置検出手段５はステータ電機子巻
き線端６から前記逆起電力が入力されて、ロータの位置
検出を行いパルス信号として駆動制御手段７に入力され
る。駆動制御手段７は、インバータドライブ回路８、出
力パターン発生回路９、ＰＷＭ制御回路１０で構成され
る。出力パターン発生回路９は、入力されたロータ位置
検出手段５の検出タイミングに合わせ、インバータの各
スイッチング素子のゲートを駆動するパターンを決定
し、回転数指令１１に従ってＰＷＭチョッパ制御の導通
遮断の比率を決定するＰＷＭ制御回路１０の出力と合成
し、インバータドライブ回路８に入力され、インバータ
３の各ゲートが駆動されるものである。

【０００３】次に前記ロータ位置検出手段５を図２に示
す。図２は１相分のロータ位置検出回路の一構成例であ
る。２０は抵抗２１，２２で構成された分圧回路、２３
は直流成分除去のためのコンデンサ、２４は抵抗２５，
コンデンサ２６で構成された一次遅れフィルタ回路、２
７は抵抗２８，２９，３０，比較器３１で構成された比
較回路である。分圧回路２０はステータ電機子巻き線端
６の端子電圧を入力端３２に入力し、前記直流電源の０
Ｖを基準として抵抗２１と２２との分圧比によって検出
される。この検出された端子電圧には、逆起電力の基本
波成分以外に前記ＰＷＭチョッパ制御による高周波成
分、転流後の還流モードで生じるスパイク電圧、分圧回
路２０の抵抗２１，２２のばらつきによる直流分のオフ
セットなどが含まれている。これらを軽減するために直
流成分カットのためフィルタ２３の接続を介し、さらに
一次遅れフィルタ２４によって高調波成分の低減を行う
とともに９０度位相シフトを行っている。比較回路２７
は一次遅れフィルタ２４の出力と基準電圧３４を比較す
ることによって出力端３３にパルス信号としてロータ位
置検出信号が出力される。基準電圧３４は、直接ステー
タ電機子巻き線の中性点電圧や、前記一次遅れフィルタ
後の端子電圧を合成して得られる中性点電圧が用いられ
ている。９０度位相シフトされた検出信号は、検出した
自身の相より１２０度遅れた相の位置検出信号として用
いられるため、ほぼ進角０度の位置で駆動される。例え
ばＵ，Ｖ，Ｗの３相で駆動されている場合、Ｕ相の端子
電圧で検出された検出信号は、Ｗ相のロータ位置信号と
して使用されている。

【０００４】

【発明が解決しようとする課題】前記のようなロータ位
置検出手段５では、ステータ電機子巻き線端６の端子電
圧を一次遅れフィルタ２４によって、高周波成分をカッ
トするとともに９０度位相シフトを行ってるため一次遅
れフィルタ２４のカットオフ周波数を数Ｈｚから数十Ｈ
ｚ以下に設定されている。一方ロータが回転することに
よってステータ電機子巻き線端６に発生する逆起電力の
基本波成分は、モータ回転範囲により一般的に数百Ｈｚ
程度まで可変されるため、一次遅れフィルタ２４を通過
したロータ位置検出の位相は、ブラシレスＤＣモータの
回転周波数の増加によって検出遅れを生じてしまうこと
や、転流後の還流モードでスパイク電圧が発生し、負荷
電流の状況によりパルス幅が増加するため検出に進みが
生じてしまうなど、正確な転流位相が得られない。特に
高回転で駆動する場合に遅れ位相での運転となるため、
運転範囲を制限されるとともにモータ効率の低下をまね
いていた。

【０００５】また、一次遅れフィルタ２４のカットオフ
周波数を数ＫＨｚに上げて設定し、前記端子電圧に含ま
れるＰＷＭチョッパ制御による高周波成分のみをカット
しようとしても、転流後の還流モードで生じるスパイク
電圧が除去できなくなり、このままでは正常な駆動がで
きなかった。

【０００６】そこで本発明の目的は、ブラシレスＤＣモ
ータの回転周波数や負荷の変化に左右されることなく、
常に正確なロータ位置での検出を行う、ロータ位置検出
手段を提供することにある。

【０００７】

【課題を解決するための手段】本発明は、前記課題を解
決するため、ＰＷＭチョッパ制御によりステータ電機子
巻き線端の端子電圧に発生する逆起電力を、線間電圧に
変換する線間電圧変換手段と、前記線間電圧変換手段よ
り入力された線間電圧同士を直接比較し合う比較手段と
により構成されることを特徴とする。

【０００８】また、前記ロータ位置検出手段の出力を、
ＰＷＭチョッパ制御のチョップオン時に合わせて検出す
るチョップオン検出手段と、チョップオン検出手段の出
力を端子電圧の開放相に合わせて選択する開放相選択手
段と、この開放相選択手段の出力で必要とする任意の一
点でのエッジを保持させるエッジ検出手段とにより構成
されることを特徴とする。

【０００９】また、前記ロータ位置検出手段の線間電圧
変換手段と比較手段の間に、増幅手段を付加したことを
特徴とする。

【００１０】また、前記ロータ位置検出手段の線間電圧
変換手段をアイソレーションアンプで構成したことを特
徴とする。

【００１１】また、前記ロータ位置検出手段の２つの線
間電圧変換手段と、この出力から他の線間電圧を作成す
る加算増幅回路を付加したことを特徴とする。

【００１２】また、前記ロータ位置検出手段の２つの線
間電圧変換手段をアイソレーションアンプで構成し、こ
の出力から他の線間電圧を作成する加算増幅回路を付加
したことを特徴とする。

【００１３】

【実施例】

（実施例１）以下に本発明の実施例１について添付の図
面を参照して説明する。

【００１４】図３は、本発明の位置センサレスブラシレ
スＤＣモータ駆動装置の一構成例である。３相の電機子
巻き線をスター結線したステータ４１と永久磁石によっ
て磁極を構成するロータ４２で構成されたブラシレスＤ
Ｃモータ４０と、チョッパ制御による速度調整を行う１
２０度通電型の電圧型インバータ４３（以下インバータ
と呼ぶ。）と、チョップオン時の逆起電力を利用したロ
ータ位置検出手段４４と、このロータ位置検出手段４４
の出力によってインバータ４３を駆動制御する駆動制御
手段４５で構成される。３相の電機子巻き線をスター結
線したステータ４１の各相励磁コイルＵ、Ｖ、Ｗは、イ
ンバータ４３に接続されている。このインバータ４３に
は直流電源Ｅｄが印可されており、Ｐ側に直流電源Ｅｄ
のＥｄ＋、Ｎ側にＥｄのＥｄ−が接続され、各々Ｐ側の
還流ダイオードＤａ+、Ｄｂ+、Ｄｃ+が接続されたＰ側
のトランジスタＴａ+、Ｔｂ+、Ｔｃ+と、各々Ｎ側の還
流ダイオードＤａ-、Ｄｂ-、Ｄｃ-が接続されたＮ側の
トランジスタＴａ-、Ｔｂ-、Ｔｃ-とから構成されてい
る。駆動制御手段４５は、図４に示すように、各相の励
磁コイルのうち２つの巻き線を選択して、Ｐ側トランジ
スタとＮ側トランジスタを一組組み合わせた励磁パター
ンで順次導通させ、ステータ４１に回転磁界を形成しロ
ータ４２を回転させる。さらに速度調整を行う方法とし
て、前記励磁パターンのＰ側トランジスタあるいはＮ側
トランジスタを、ＰＷＭチョッパ制御により導通遮断
（以下、導通をチョップオン、遮断をチョップオフと呼
ぶ。）を繰り返し、チョップオン、オフの比率を可変す
ることによって投入電力を調整し速度調整を行ってい
る。この時ステータ４１の各相励磁コイルＵ、Ｖ、Ｗに
は、直流電源ＥｄのＥｄ−側を基準にして端子電圧Ｖ
u，Ｖv，Ｖwが得られる。（基準は直流電源ＥｄのＥｄ
＋側あるいはＥｄ−側どちらをとってもかまわないが、
この例ではＥｄ−側をとることと仮定する。）これらの
端子電圧波形について述べる。図５はブラシレスＤＣモ
ータにおける、各相の逆起電力ｅa、ｅb、ｅcと駆動信
号の関係を示す。常に最大のトルクを得るには電流の位
相を逆起電力の位相と一致するようにインバータ４３を
駆動させなければならない。この場合いかなる位相にお
いても、Ｐ側のある一相と、それとは異なるＮ側のある
一相の２つのトランジスタだけが動作している。従っ
て、各相の端子電圧には１周期内で２回（電気角で６０
度区間が２回）、Ｐ側・Ｎ側両方のトランジスタがとも
に動作しない期間が存在する。以下では、この期間を
「開放期間」この状態にある相を「開放相」と呼ぶ。

【００１５】ここで、開放期間のチョップオン時の端子
電圧について検討する。図６にチョッパ制御でＴａ+−
Ｔｂ-が導通時の等価回路を示す。Ｔａ+とＴｂ-に駆動
信号を与え、Ｔａ+からＴｂ-に電流ｉが導通した、いわ
ゆるＵ相とＶ相が導通したチョップオン時を仮定する。
この時、開放相であるＷ相の端子電圧Ｖwは以下のよう
に表せる。

【００１６】電流ｉが流れるループから次式が成立す
る。

【００１７】

【数１】

【００１８】この関係は、Ｐ側チョッパあるいはＮ側チ
ョッパといったＰＷＭチョッパ制御の方式には関係な
く、いずれのチョッパでもチョップオン時であれば
（５）式を満足する開放相端子電圧が得られる。さらに
（５）式から、開放相端子電圧に発生するチョップオン
時の逆起電力は、直流電源Ｅｄの１／２の電位を基準に
発生していることがわかる。すなわち開放相端子電圧の
チョップオン時において、Ｅｄ／２となる時点が正規の
転流点よりも電気角で３０度進んだ検出タイミングとな
っている。

【００１９】次にこの開放相端子電圧Ｖwの逆起電力ｅc
のＰ点を検出する方法について述べる。この例の場合Ｗ
相の開放期間中、他のＵ，Ｖ相のチョップオン時の状態
は、Ｕ相端子電圧Ｖuは、 Ｖu＝Ｅｄ−ＶCE．．．（６） であり、Ｖ相端子電圧Ｖvが、 Ｖv＝０＋ＶCE ．．．（７） となっている。図７ｂに示すようにＶwからみたＶv端子
電圧は、 Ｖv−Ｖw＝−ｅc−（Ｅｄ／２−ＶCE）．．．（８） となり、ＶuからみたＶw端子電圧は、 Ｖw−Ｖu＝ｅc−（Ｅｄ／２−ＶCE）．．．（９） となる。それぞれ（８）式、（９）式にｅc＝０を代入
し逆起電力ｅcのＰ点を求めると、−（Ｅｄ／２−ＶC
E）の点で一致する。一般にＶCEは小さな値であり、
（８）式、（９）式の両方に含まれているためｅcのＰ
点の検出には影響しない。

【００２０】これらの検出タイミングを図７ｂに示す。
図７ｂからもわかるように、（８）式のＶwからみたＶv
端子電圧は（９）式のＶuからみたＶw端子電圧にたいし
て反転した逆起電力が得られている。この結果から
（８）式と（９）式の大小を互いに直接比較することに
よって正確な逆起電力ｅcのＰ点を検出することができ
る。

【００２１】次に図８において、本発明の前記チョプオ
ン時の逆起電力を利用したロータ位置検出手段４４の回
路構成例を示し説明する。ステータ巻き線端の端子電圧
Ｖu、Ｖv、Ｖwは、線間電圧変換手段５０ａ、５０ｂ、
５０ｃに入力され線間電圧Ｖw-u、Ｖu-v、Ｖv-wに変換
される。前記線間電圧は、比較手段６６ａ、６６ｂ、６
６ｃに入力され、線間電圧同士を直接比較し合い、正規
の転流点よりも電気角で３０度進んだロータの磁極位置
Ｕp、Ｖp、Ｗpを検出することができる。このロータの
磁極位置信号を元に駆動制御手段４５によりインバータ
４３を駆動制御する。

【００２２】以下に線間電圧変換手段の動作について詳
細に述べる。

【００２３】Ｕ相の端子電圧ＶuとＷ相の端子電圧Ｖwは
第１の線間電圧変換手段５０ａに入力されている。５０
ａは抵抗５１，５２，５３，５４と増幅器５５で構成さ
れている。端子電圧Ｖwは抵抗５１を介して増幅器５５
の＋入力端子に接続され、端子電圧Ｖuは抵抗５２を介
して増幅器５５の−入力端子に接続され、Ｖuから見た
Ｖwの端子電圧を出力する。抵抗５３は増幅器５５の出
力端子から−入力端子にかけて接続され、抵抗５４は増
幅器５５の＋入力端子から直流電源Ｅｄの負側に接地す
るように接続された、いわゆる差動増幅回路である。こ
こで、抵抗５１＝抵抗５２＝Ｒ１，抵抗５３＝抵抗５４
＝Ｒ２とすると、５０ａの出力Ｖw-uは、 Ｖw-u＝Ｒ２／Ｒ１・（Ｖw−Ｖu）．．．（１０ａ） となる。結果として、Ｒ２／Ｒ１の比で決まる増幅率で
増幅されたＷ相−Ｕ相間の線間電圧を得ている。同様に
して、Ｖ相の端子電圧ＶvとＵ相の端子電圧Ｖuは第２の
線間電圧変換手段５０ｂに入力されている。５０ｂは抵
抗５６，５７，５８，５９と増幅器６０で構成されてい
る。端子電圧Ｖuは抵抗５６を介して増幅器６０の＋入
力端子に接続され、端子電圧Ｖvは抵抗５７を介して増
幅器６０の−入力端子に接続され、Ｖvから見たＶuの端
子電圧を出力する。抵抗５８は増幅器６０の出力端子か
ら−入力端子にかけて接続され、抵抗５９は増幅器６０
の＋入力端子から直流電源Ｅｄの負側に接地するように
接続された、いわゆる差動増幅器である。ここで、抵抗
５６＝抵抗５７＝Ｒ１，抵抗５８＝抵抗５９＝Ｒ２とす
ると、５０ｂの出力Ｖu-vは、 Ｖu-v＝Ｒ２／Ｒ１・（Ｖu−Ｖv）．．．（１０ｂ） となる。結果として、Ｒ２／Ｒ１の比で決まる増幅率で
増幅されたＵ相−Ｖ相間の線間電圧を得ている。同様に
して、Ｗ相の端子電圧ＶwとＶ相の端子電圧Ｖvは第３の
線間電圧変換手段５０ｃに入力されている。５０ｃは抵
抗６１，６２，６３，６４と増幅器６５で構成されてい
る。端子電圧Ｖvは抵抗６１を介して増幅器６５の＋入
力端子に接続され、端子電圧Ｖwは抵抗６２を介して増
幅器６５の−入力端子に接続され、Ｖwから見たＶvの端
子電圧を出力する。抵抗６３は増幅器６５の出力端子か
ら−入力端子にかけて接続され、抵抗６４は増幅器６５
の＋入力端子から直流電源Ｅｄの負側に接地するように
接続された、いわゆる差動増幅器である。ここで、抵抗
６１＝抵抗６２＝Ｒ１，抵抗６３＝抵抗６４＝Ｒ２とす
ると、５０ｃの出力Ｖv-wは、 Ｖv-w＝Ｒ２／Ｒ１・（Ｖv−Ｖw）．．．（１０ｃ） となる。結果として、Ｒ２／Ｒ１の比で決まる増幅率で
増幅されたＶ相−Ｗ相間の線間電圧を得ている。

【００２４】次に比較手段の動作について詳細に述べ
る。

【００２５】第１の比較手段６６ａは第１の線間電圧変
換手段５０ａの出力Ｖw-uと第２の線間電圧変換手段５
０ｂの出力Ｖu-vを比較する比較器である。ここで、Ｖw
-u＞Ｖu-vの時にＨｉｇｈ電圧が出力され、Ｖw-u＜Ｖu-
vの時にＬｏｗ電圧が出力されるパルス信号Ｕpを得てい
る。

【００２６】同様にして、第２の比較手段６６ｂは第２
の線間電圧変換手段５０ｂの出力Ｖu-vと第３の線間電
圧変換手段５０ｃの出力Ｖv-wを比較する比較器であ
る。ここで、Ｖu-v＞Ｖv-wの時にＨｉｇｈ電圧が出力さ
れ、Ｖu-v＜Ｖv-wの時にＬｏｗ電圧が出力されるパルス
信号Ｖpを得ている。

【００２７】同様にして、第３の比較手段６６ｃは第３
の線間電圧変換手段５０ｃの出力Ｖv-wと第１の線間電
圧変換手段５０ａの出力Ｖw-uを比較する比較器であ
る。ここで、Ｖv-w＞Ｖw-uの時にＨｉｇｈ電圧が出力さ
れ、Ｖv-w＜Ｖw-uの時にＬｏｗ電圧が出力されるパルス
信号Ｗpを得ている。

【００２８】このようにＰＷＭチョッパ制御時、ステー
タ電機子巻き線端の端子電圧に発生するチョップオンの
逆起電力を線間電圧に変換し、この線間電圧同士を一次
遅れフィルタなしで直接比較し合うことによって、正規
の転流点よりも電気角で３０度進んだロータの磁極位置
Ｕp、Ｖp、Ｗpを検出することができる。図９は図８の
各部の信号波形をタイミングチャートで示したものであ
る。

【００２９】（実施例２）以下に本発明の実施例２につ
いて添付の図面を参照して説明する。

【００３０】本発明の実施例１のロータ位置検出手段４
４の出力には、ロータ磁極位置の信号とともに、転流後
の還流モードで現れるスパイク電圧も含まれてくる。そ
の動作を図１０に示す。以下では、ロータ磁極位置だけ
を検出し、常に正常な運転を行うための駆動制御手段に
ついて述べる。

【００３１】図１１は実施例２の駆動制御手段４５の内
部を説明するための構成例である。駆動制御手段４５
は、従来の構成例であるインバータ４３を駆動するイン
バータドライブ回路８と、ロータ位置検出手段４４の検
出タイミングに合わせブラシレスＤＣモータの駆動信号
パターンを出力する出力パターン発生回路９と、回転数
指令１１に従ってＰＷＭチョッパ制御のチョップオン、
オフの比率を可変したＰＷＭ信号Ｐ１を出力するＰＷＭ
制御回路１０に、チョップオン検出手段７１と、開放相
選択手段７２と、エッジ検出手段７３を付加した構成で
ある。

【００３２】前記ロータ位置検出手段４４の出力Ｕp、
Ｖp、Ｗpを、チョップオン検出手段７１によってＰＷＭ
チョッパ制御のチョップオン時に合わせて検出する。次
に開放相選択手段７２で、出力パターン発生回路９の現
在の駆動信号パターン出力に合わせて、チョップオン検
出手段７１の出力の開放相を選択する。エッジ検出手段
７３は、この開放相選択手段７２の出力で、必要とする
任意の一点でのエッジを保持させている。このエッジ検
出手段７３の出力を介して接続された、出力パターン発
生回路９により次の駆動信号パターンがインバータドラ
イブ回路８に入力され、インバータ４３の各トランジス
タＴａ+、Ｔｂ+、Ｔｃ+、Ｔａ-、Ｔｂ-、Ｔｃ-を駆動し
ている。

【００３３】図１２は実施例２の回路構成例を、図１３
に、その動作のタイミングチャートを示す。チョップオ
ン検出手段７１は、前記出力Ｕp、Ｖp、Ｗpを直流電源
Ｅｄと絶縁した検出信号Ｕps、Ｖps、Ｗpsに変換するた
めの絶縁カプラ７０ａ、７０ｂ、７０ｃと、１０１、１
０２、１０３のＡＮＤゲート１００と、１１１、１１
２、１１３のＥＸ−ＯＲゲート１１０で構成される。Ａ
ＮＤゲート１００には、前記検出信号Ｕps、Ｖps、Ｗps
と前記ＰＷＭ信号Ｐ１が入力され、Ｐ１のチョップオン
期間の信号成分としてパルス信号Ｕps+、Ｖps+、Ｗps+
を出力する。その論理式は、 Ｕps+＝Ｕps・Ｐ１．．．（１１ａ） Ｖps+＝Ｖps・Ｐ１．．．（１１ｂ） Ｗps+＝Ｗps・Ｐ１．．．（１１ｃ） となる。

【００３４】ＥＸ−ＯＲゲート１１０は、前記Ｕps+、
Ｖps+、Ｗps+と、前記ＰＷＭ信号Ｐ１が入力され、前記
Ｐ１のチョップオン期間の信号成分Ｕps+、Ｖps+、Ｗps
+と電気角で、それぞれ１８０度位相の遅れたチョップ
オン期間の信号成分としてパルス信号Ｕps-、Ｖps-、Ｗ
ps-を出力する。その論理式は、

【００３５】

【数２】

【００３６】である。ここで、ＮＯＴ（Ｕps+）、ＮＯ
Ｔ（Ｖps+）、ＮＯＴ（Ｗps+）、ＮＯＴ（Ｐ１）は、Ｕ
ps+、Ｖps+、Ｗps+、Ｐ１のそれぞれ否定を表す。これ
らＵps+、Ｖps+、Ｗps+、Ｕps-、Ｖps-、Ｗps-は、チョ
ップオン期間で検出された逆起電力だけを検出する。開
放相選択手段７２は、データ選択器１２１と、２０１、
２０２、２０３、のＡＮＤゲート２００と、ＯＲゲート
２１０とから構成される。パルス信号Ｕps+、Ｖps+、Ｗ
ps+、Ｕps-、Ｖps-、Ｗps-は、データ選択器１２１のデ
ータ信号として入力される。出力パターン発生回路９か
ら出力される駆動信号パターンＴａｄ+、Ｔｂｄ+、Ｔｃ
ｄ+、Ｔａｄ-、Ｔｂｄ-、Ｔｃｄ-から開放相選択信号Ｓ
１、Ｓ２、Ｓ３、を作成する。出力パターン発生回路９
から出力される駆動信号パターンＴａｄ+、Ｔｂｄ+、Ｔ
ｃｄ+、Ｔａｄ-、Ｔｂｄ-、Ｔｃｄ-は、ＡＮＤゲート２
００に入力され、Ｋ１、Ｋ２、Ｋ３を得る。このＫ１、
Ｋ２、Ｋ３はＯＲゲート２１０に入力され、開放相選択
信号Ｓ１を出力する。さらにＳ２に駆動信号パターンＴ
ｂｄ+を、Ｓ３にＴｃｄ+を使用する。Ｓ１の論理式は、 Ｋ１＝Ｔａｄ+・Ｔｃｄ-．．．（１３ａ） Ｋ２＝Ｔｂｄ+・Ｔａｄ-．．．（１３ｂ） Ｋ３＝Ｔｃｄ+・Ｔｂｄ-．．．（１３ｃ） Ｓ１＝Ｋ１＋Ｋ２＋Ｋ３．．．（１４） である。これらＳ１、Ｓ２、Ｓ３の開放相選択信号は、
データ選択器１２１に入力され、図１４に示す真理値表
に従って、前記のデータ信号Ｕps+、Ｖps+、Ｗps+、Ｕp
s-、Ｖps-、Ｗps-の各々開放期間のみを選択し、開放相
信号Ｐ２を出力する。

【００３７】エッジ検出手段７３は、前記開放相信号Ｐ
２が入力され、Ｐ２のエッジに同期してリトリガされ、
外付け抵抗Ｒ１と外付けコンデンサＣ１の時定数ｔ１に
よって決定されるパルス幅のパルス信号Ｐ３を出力する
モノマルチ３０１と、前記モノマルチ３０１の出力Ｐ３
が入力され、Ｐ３の最初のエッジに同期してトリガさ
れ、外付け抵抗Ｒ２と外付けコンデンサＣ２の時定数ｔ
２によって決定されるパルス幅のパルス信号Ｐ４を出力
するモノマルチ３０２で構成される。

【００３８】Ｐ２は前記Ｐ１のチョッピング周期のオン
期間に同期した信号として検出される。Ｐ２には、検出
エッジとスパイク電圧によるエッジが含まれている。こ
のスパイク電圧もチョッピング周期のオン期間に同期し
て現れ、ブラシレスＤＣモータの負荷運転によって、モ
ータ電流が大きくなるのにしたがいチョッピング周期の
オン期間以内で時間幅が増加し、パルスエッジも増加す
る。この発生タイミングは、転流タイミングと一致して
いるため、検出エッジとスパイク電圧によるエッジと
は、発生時間にチョッピング周期以上の時間差がある。
従ってモノマルチ３０１によって、Ｐ２に対し時定数ｔ
１のパルス幅を持たせた波形成形を行う。モノマルチ３
０１の時定数ｔ１の設定条件は、 １．５Ｔ＜ｔ１（＝Ｃ１・Ｒ１）＜２．０Ｔ...(15) とする。Ｔは、前記Ｐ１のチョッピング周波数ｆcによ
って決定されるチョッピング周期Ｔ（Ｔ＝１／ｆc）を
表す。

【００３９】結果としてＰ３を得る。Ｐ３の立ち上がり
エッジが、３０度進みのロータ位置検出信号であり、こ
こで３０度進みの検出位置を３０度シフトした転流を行
った場合を仮定すると、次の立ち下がりエッジまでの期
間が、３０度シフトした検出エッジと転流後の還流モー
ドで現れるスパイク電圧の影響によって発生している。
モノマルチ３０２は、Ｐ３の立ち上がりエッジだけを
検出し、時定数ｔ２のパルス幅で出力している。結果と
して、Ｐ２の最初の検出エッジだけを検出し、ブラシレ
スＤＣモータの運転で負荷の有無に影響なく、常に正確
な３０度進みのロータ位置検出信号が得られている。

【００４０】尚、実施例では、論理素子により開放相を
選択しているが、マイコン等を使用する場合、開放相は
出力される駆動信号パターンにおいて一義的に決まるた
め駆動パターンの出力と同時にマイコンから開放相選択
信号を出力し、データ選択器１２１を選択しても良い。

【００４１】また、前記データ信号をマイコンに直接取
り込みマイコン内部で全て処理してもかまわない。

【００４２】（実施例３）以下に本発明の実施例３につ
いて添付の図面を参照して説明する。

【００４３】本発明の実施例１のロータ位置検出手段４
４に、前記線間電圧Ｖw-u、Ｖu-v、Ｖv-wを増幅する増
幅手段８０ａ、８０ｂ、８０ｃを付加したものである。

【００４４】図１５は本発明の実施例３の一構成例を、
図１６は、その動作のタイミングチャートを示す。前記
ロータ位置検出手段４４の第１、第２、第３の線間電圧
変換手段５０ａ、５０ｂ、５０ｃの各相の出力信号が、
各々第１、第２、第３の増幅手段８０ａ、８０ｂ、８０
ｃに接続され、この増幅手段８０ａ、８０ｂ、８０ｃの
出力と、線間電圧変換手段５０ａ、５０ｂ、５０ｃの出
力とを比較するようにした比較手段６６ａ、６６ｂ、６
６ｃで構成される。

【００４５】以下に線間電圧変換手段の動作について詳
細に述べる。

【００４６】第１の線間電圧変換手段５０ａの出力Ｖw-
uは、第１の増幅手段８０ａに入力されている。第１の
増幅手段８０ａは抵抗８１、８２と増幅器８３で構成さ
れ、前記出力Ｖw-uは増幅器８３の＋入力端子に接続さ
れ、抵抗８１は増幅器８３の−入力端子から直流電源Ｅ
ｄの負側に接地するように接続され、抵抗８２は増幅器
８３の出力端子から−端子にかけて接続された、いわゆ
る同相増幅器である。ここで、抵抗８１＝Ｒ３、抵抗８
２＝Ｒ４とすると、８０ａの出力Ｖw-u(gain)は、 Ｖw-u(gain)＝（１＋Ｒ４／Ｒ３）・Ｖw-u．（１６ａ） となる。結果として、（１＋Ｒ４／Ｒ３）の比で決まる
増幅率で増幅され、Ｖw-u＜Ｖw-u(gain)となる線間電圧
を得ている。

【００４７】同様にして、第２の線間電圧変換手段５０
ｂの出力Ｖu-vは、第２の増幅手段８０ｂに入力されて
いる。第２の増幅手段８０ｂは抵抗８４、８５と増幅器
８６で構成され、前記出力Ｖu-vは増幅器８６の＋入力
端子に接続され、抵抗８４は増幅器８６の−入力端子か
ら直流電源Ｅｄの負側に接地するように接続され、抵抗
８５は増幅器８６の出力端子から−端子にかけて接続さ
れた、いわゆる同相増幅器である。ここで、抵抗８４＝
Ｒ３、抵抗８５＝Ｒ４とすると、増幅回路８０ｂの出力
Ｖu-v(gain)は、 Ｖu-v(gain)＝（１＋Ｒ４／Ｒ３）・Ｖu-v...(16b) となる。結果として、（１＋Ｒ４／Ｒ３）の比で決まる
増幅率で増幅され、Ｖu-v＜Ｖu-v(gain)となる線間電圧
を得ている。

【００４８】同様にして、第３の線間電圧変換手段５０
ｃの出力Ｖv-wは、第３の増幅手段８０ｃに入力されて
いる。第３の増幅手段８０ｃは抵抗８７、８８と増幅器
８９で構成され、前記出力Ｖv-wは増幅器８９の＋入力
端子に接続され、抵抗８７は増幅器８９の−入力端子か
ら直流電源Ｅｄの負側に接地するように接続され、抵抗
８８は増幅器８９の出力端子から−端子にかけて接続さ
れた、いわゆる同相増幅器である。ここで、抵抗８７＝
Ｒ３、抵抗８８＝Ｒ４とすると、増幅回路８０ｃの出力
Ｖv-w(gain)は、 Ｖv-w(gain)＝（１＋Ｒ４／Ｒ３）・Ｖv-w...(16c) となる。結果として、（１＋Ｒ４／Ｒ３）の比で決まる
増幅率で増幅され、Ｖv-w＜Ｖv-w(gain)となる線間電圧
を得ている。

【００４９】次に比較手段の動作について詳細に述べ
る。

【００５０】第１の比較手段６６ａは第１の増幅手段８
０ａの出力Ｖw-u(gain)と第２の線間電圧変換手段５０
ｂの出力Ｖu-vを比較して、Ｖw-u(gain)＞Ｖu-vの時に
Ｈｉｇｈ電圧が出力され、Ｖw-u(gain)＜Ｖu-vの時にＬ
ｏｗ電圧が出力されるパルス信号Ｕp’を得ている。

【００５１】同様にして、第２の比較手段６６ｂは第２
の増幅手段８０ｂの出力Ｖu-v(gain)と第３の線間電圧
変換手段５０ｃの出力Ｖv-wを比較して、Ｖu-v(gain)＞
Ｖv-wの時にＨｉｇｈ電圧が出力され、Ｖu-v(gain)＜Ｖ
v-wの時にＬｏｗ電圧が出力されるパルス信号Ｖp’を得
ている。

【００５２】同様にして、第３の比較手段６６ｃは第３
の増幅手段８０ｃの出力Ｖv-w(gain)と第１の線間電圧
変換手段５０ａの出力Ｖw-uを比較して、Ｖv-w(gain)＞
Ｖw-uの時にＨｉｇｈ電圧が出力され、Ｖv-w(gain)＜Ｖ
w-uの時にＬｏｗ電圧が出力されるパルス信号Ｗp’を得
ている。

【００５３】図１７は、前記線間電圧変換手段の出力Ｖ
u-vと、（１＋Ｒ４／Ｒ３）の増幅率で増幅された増幅
手段の出力Ｖw-u(gain)とを比較したときのロータ位置
検出の検出タイミングを示す。点Ｈから点Ｊまでの期間
（電気角６０度）が開放期間である。Ｖu-vがピークを
示す点Ｊが進角０度を示す。この点Ｊを基準に点Ｈ方向
を進角θとすると、Ｖu-vとＶw-u(gain)との交点で決ま
る進角θは次式で表せる。

【００５４】 θ＝｛１−（Ａ／（１＋Ａ））｝・６０...(17) ここで、Ａは増幅率を示す。（１７）式から増幅率Ａに
よって進角θが決定されることがわかる。例えば、Ａ＝
１の場合、進角θ＝３０度で検出される。またＡ＝２と
すれば、進角θ＝２０度となり、容易にロータ位置検出
の位相を遅らせることができる。図１６中Ｖw-u(gai
n)、Ｖu-v(gain)、Ｖv-w(gain)は増幅率Ａを約４倍とし
た場合を示している。

【００５５】（実施例４）以下に本発明の実施例４につ
いて添付の図面を参照して説明する。

【００５６】本発明の実施例１のロータ位置検出手段４
４の線間電圧変換手段５０ａ、５０ｂ、５０ｃを他の実
施例としてアイソレーションアンプに置き換えることが
できる。前記線間電圧変換手段では、ステータ巻き線端
の端子電圧Ｖu、Ｖv、Ｖwを増幅器５５、６０、６５に
より、それぞれ差動増幅回路を構成し線間電圧Ｖw-u、
Ｖu-v、Ｖv-wを得ている。増幅器５５、６０、６５とし
ては、例えば、オペアンプがあげられる。特に低オフセ
ット、低温度ドリフト、同相除去比に優れ、低コストで
回路を構成できるため好ましい。線間電圧出力は、比較
手段６６ａ、６６ｂ、６６ｃに導かれ、パルス信号Ｕ
p、Ｖp、Ｗpに変換される。実施例１では、強電系であ
る直流電源ＥｄのＥｄ−側を基準にして、これらの検出
信号を得ている。これらの検出信号は、後段の駆動制御
手段４５へ入力され、強電系である直流電源Ｅｄの電圧
変動やノイズ等の外乱要素から、弱電系である後段の駆
動制御手段４５を保護し、かつ正常に信号処理を行うた
めに絶縁処理を行っている。従って、パルス信号Ｕp、
Ｖp、Ｗpは、図１２に示されるように、絶縁カプラ７０
ａ、７０ｂ、７０ｃによって直流電源Ｅｄと絶縁されて
いる。そこで増幅器５５、６０、６５はオペアンプにか
えて、アイソレーションアンプを用いることができる。
特にアイソレーションアンプはコモンモード除去能力が
高く、アナログ信号のアイソレーションを行うのに好ま
しい。その構成例を図１８に示す。Ｕ相の端子電圧Ｖu
とＷ相の端子電圧Ｖwは第１の線間電圧変換手段５０ａ
に入力されている。５０ａは抵抗４００，４０１とアイ
ソレーションアンプ４０２で構成されている。端子電圧
Ｖwは抵抗４００を介してアイソレーションアンプ４０
２の＋入力端子に接続され、端子電圧Ｖuは抵抗４０１
を介してアイソレーションアンプ４０２の−入力端子に
接続され、Ｖuから見たＶwの端子電圧を出力する。いわ
ゆる差動増幅回路である。ここで、抵抗４００＝抵抗４
０１、アイソレーションアンプ４０２の増幅率をＡとす
ると、５０ａの出力Ｖw-uは、 Ｖw-u＝Ａ・（Ｖw−Ｖu）．．．（１８ａ） となる。結果として、増幅率Ａで増幅されたＷ相−Ｕ相
間の線間電圧を得ている。同様にして、Ｖ相の端子電圧
ＶvとＵ相の端子電圧Ｖuは第２の線間電圧変換手段５０
ｂに入力されている。５０ｂは抵抗４０３，４０４とア
イソレーションアンプ４０５で構成されている。端子電
圧Ｖuは抵抗４０３を介してアイソレーションアンプ４
０５の＋入力端子に接続され、端子電圧Ｖvは抵抗４０
４を介してアイソレーションアンプ４０５の−入力端子
に接続され、Ｖvから見たＶuの端子電圧を出力する。い
わゆる差動増幅器である。ここで、抵抗４０３＝抵抗４
０４、アイソレーションアンプ４０５の増幅率をＡとす
ると、５０ｂの出力Ｖu-vは、 Ｖu-v＝Ａ・（Ｖu−Ｖv）．．．（１８ｂ） となる。結果として、増幅率Ａで増幅されたＵ相−Ｖ相
間の線間電圧を得ている。同様にして、Ｗ相の端子電圧
ＶwとＶ相の端子電圧Ｖvは第３の線間電圧変換手段５０
ｃに入力されている。５０ｃは抵抗４０６，４０７とア
イソレーションアンプ４０８で構成されている。端子電
圧Ｖvは抵抗４０６を介してアイソレーションアンプ４
０８の＋入力端子に接続され、端子電圧Ｖwは抵抗４０
７を介してアイソレーションアンプ４０８の−入力端子
に接続され、Ｖwから見たＶvの端子電圧を出力する。い
わゆる差動増幅器である。ここで、抵抗４０６＝抵抗４
０７、アイソレーションアンプ４０８の増幅率をＡとす
ると、５０ｃの出力Ｖv-wは、 Ｖv-w＝Ａ・（Ｖv−Ｖw）．．．（１８ｃ） となる。結果として、増幅率Ａで増幅されたＶ相−Ｗ相
間の線間電圧を得ている。このような構成にすることに
より、差動増幅による線間電圧が得られると共に、直流
電源Ｅｄと絶縁する効果がある。これによって、絶縁カ
プラ７０ａ、７０ｂ、７０ｃを省略することが可能とな
る。

【００５７】（実施例５）以下に本発明の実施例５につ
いて添付の図面を参照して説明する。

【００５８】本発明の実施例１のロータ位置検出手段４
４の３つの線間電圧変換手段５０ａ、５０ｂ、５０ｃを
図１９に示すように、２つの線間電圧変換手段５０ａ、
５０ｂと、この出力から他の線間電圧を作成する加算増
幅回路を付加した構成でも実施例１と同等の効果が得ら
れる。Ｕ相の端子電圧ＶuとＷ相の端子電圧Ｖwは第１の
線間電圧変換手段５０ａに入力され、５０ａの出力とし
て（１０ａ）式からＶw-uを得ている。同様にして、Ｖ
相の端子電圧ＶvとＵ相の端子電圧Ｖuは第２の線間電圧
変換手段５０ｂに入力され、５０ｂの出力として（１０
ｂ）式からＶu-vを得ている。線間電圧Ｖw-uは抵抗４０
９を介して増幅器６５の−入力端子に接続され、端子電
圧Ｖu-vも抵抗４１０を介して増幅器６５の−入力端子
に接続され、抵抗４１１は増幅器６５の出力端子から−
入力端子にかけて接続され、抵抗４１２は増幅器６５の
＋入力端子から直流電源Ｅｄの負側に接地するように接
続された、いわゆる加算増幅回路である。ここで、抵抗
４０９＝抵抗４１０＝Ｒ５，抵抗４１１＝Ｒ６とする
と、加算増幅回路の出力Ｖv-wは、 Ｖv-w＝−Ｒ６／Ｒ５・（（Ｖw-u）＋（Ｖu-v））..(19) となる。結果として、Ｒ６／Ｒ５の比で決まる増幅率で
増幅されたＶ相−Ｗ相間の線間電圧を得ている。図１９
では第１と第２の線間電圧変換手段の出力を使用した
が、３つの線間電圧変換手段の出力信号の内いずれかの
２信号を検出すれば、同様にしてもうひとつの線間電圧
を作成することができる。以上で得られれた線間電圧は
実施例１で得られた線間電圧と同等であり、後段の信号
処理においても同等の結果が得られる。

【００５９】（実施例６）以下に本発明の実施例６につ
いて添付の図面を参照して説明する。

【００６０】本発明の実施例１のロータ位置検出手段４
４の３つの線間電圧変換手段５０ａ、５０ｂ、５０ｃを
図２０に示すように、２つの線間電圧変換手段５０ａ、
５０ｂをアイソレーションアンプで構成し、この出力か
ら他の線間電圧を作成する加算増幅回路を付加した構成
である。Ｕ相の端子電圧ＶuとＷ相の端子電圧Ｖwは第１
の線間電圧変換手段５０ａに入力され、５０ａの出力と
して（１８ａ）式からＶw-uを得ている。同様にして、
Ｖ相の端子電圧ＶvとＵ相の端子電圧Ｖuは第２の線間電
圧変換手段５０ｂに入力され、５０ｂの出力として（１
８ｂ）式からＶu-vを得ている。線間電圧Ｖw-uは抵抗４
０９を介して増幅器６５の−入力端子に接続され、端子
電圧Ｖu-vも抵抗４１０を介して増幅器６５の−入力端
子に接続され、抵抗４１１は増幅器６５の出力端子から
−入力端子にかけて接続され、抵抗４１２は増幅器６５
の＋入力端子から駆動制御回路のグランドに接地するよ
うに接続された、いわゆる加算増幅回路である。加算増
幅回路の出力は、（１９）式からＶv-wを得ることがで
きる。図２０では第１と第２の線間電圧変換手段にアイ
ソレーションアンプを使用したが、３つの線間電圧変換
手段の出力信号の内いずれかの２信号を検出すれば、同
様にしてもうひとつの線間電圧を作成することができ
る。このように、アイソレーションアンプとオペアンプ
を組み合わせることにより、オペアンプよりも高価なア
イソレーションアンプを１つ減らすことができ、当然絶
縁カプラ７０ａ、７０ｂ、７０ｃも省略することが可能
となる。

【００６１】

【発明の効果】本発明によれば、ＰＷＭチョッパ制御に
よりステータ電機子巻き線端の端子電圧に発生する逆起
電力を、線間電圧に変換する線間電圧変換手段と、前記
線間電圧変換手段より入力された線間電圧同士を直接比
較し合う比較手段によって、正確な３０度進みの検出タ
イミングでロータの磁極位置を検出するようにしたの
で、一次遅れフィルタによるロータ位置検出の位相ズレ
の影響を受けず、ブラシレスＤＣモータの回転周波数に
追従した、正確なロータ位置検出を行うことができ、ブ
ラシレスＤＣモータの運転範囲や効率改善を行うことが
できる。

【００６２】また、前記ロータ位置検出手段の出力を、
ＰＷＭチョッパ制御のチョップオン時に合わせて検出す
るチョップオン検出手段と、チョップオン検出手段の出
力を端子電圧の開放相に合わせて選択する開放相選択手
段と、この開放相選択手段の出力で必要とする任意の一
点でのエッジを保持させるエッジ検出手段によって、端
子電圧の開放相のチョップオン時の検出信号だけを抽出
し、必要な検出信号のエッジを検出するようにしたの
で、転流後の還流モードで生じるスパイク電圧やその他
の外乱成分を除去し、ブラシレスＤＣモータの運転で負
荷の有無に影響なく、常に正確なロータ位置検出を行う
ことができる。

【００６３】また、前記ロータ位置検出手段に線間電圧
を増幅する増幅手段を付加し、前記比較手段の入力に、
互いに異なる増幅率で増幅された線間電圧を入力したこ
とにより、この増幅率の可変によって容易にロータ位置
検出の位相を遅らせることができる。

【００６４】また、前記ロータ位置検出手段の線間電圧
に変換する線間電圧変換手段をアイソレーションアンプ
で構成したことにより、直流電源と絶縁して信号処理が
可能となるため後段の信号処理において絶縁カプラ等を
省略することができる。

【００６５】また、前記ロータ位置検出手段の２つの線
間電圧変換手段と、この出力から他の線間電圧を作成す
る加算増幅回路を付加した構成でも、３つの線間電圧変
換手段を用いた回路構成と同様の効果が得られる。

【００６６】また、前記ロータ位置検出手段の２つの線
間電圧変換手段をアイソレーションアンプで構成し、こ
の出力から他の線間電圧を作成する加算増幅回路を付加
したことにより、直流電源と絶縁して信号処理が可能と
なるため後段の信号処理において絶縁カプラ等を省略す
ることができると共に、オペアンプよりも高価なアイソ
レーションアンプを１つ省略することができる。

【図面の簡単な説明】

【図１】 従来のセンサレスブラシレスＤＣモータの
駆動装置のブロック図。

【図２】 従来のロータ位置検出手段の回路図。

【図３】 実施例１の位置センサレスブラシレスＤＣ
モータ駆動装置の一構成図。

【図４】 ブラシレスＤＣモータの励磁パターンを説
明する説明図。

【図５】 逆起電力と駆動信号の関係を示す図。

【図６】 チョッパ制御でＴａ+−Ｔｂ-が導通時の等
価回路を示す図。

【図７】 逆起電力の検出タイミングを説明する説明
図。

【図８】 実施例１のロータ位置検出手段の回路構成
図。

【図９】 図８の動作を説明するタイミングチャー
ト。

【図１０】 転流後の還流モードで現れるスパイク電圧
の動作を説明するタイミングチャート図。

【図１１】 実施例２の駆動制御手段の内部を説明する
ための構成図。

【図１２】 実施例２の回路構成例を示す図。

【図１３】 図１２の動作を説明するタイミングチャー
ト。

【図１４】 真理値表。

【図１５】 実施例３の一構成例を示す図。

【図１６】 図１５の動作を説明するタイミングチャー
ト。

【図１７】 実施例３のロータ位置検出タイミングを説
明する説明図。

【図１８】 実施例４の一構成例を示す図。

【図１９】 実施例５の一構成例を示す図。

【図２０】 実施例６の一構成例を示す図。

【符号の説明】

５０ａ． 第１の線間電圧変換手段 ５０ｂ． 第２の線間電圧変換手段 ５０ｃ． 第３の線間電圧変換手段 ６６ａ． 第１の比較手段 ６６ｃ． 第３の比較手段 ６６ｂ． 第２の比較手段

Claims (6)

【特許請求の範囲】
1. 【請求項１】 多相の電機子巻き線をスター結線したス
   テータと永久磁石によって磁極対を構成するロータと、
   複数個の半導体スイッチング素子で構成された１２０度
   通電型の電圧型インバータと、前記ステータ電機子巻き
   線端に発生する端子電圧を検出しロータの磁極位置を出
   力するロータ位置検出手段と、前記ロータ位置検出手段
   の出力に基づいて、前記１２０度通電型の電圧型インバ
   ータをＰＷＭチョッパ制御による速度調整を行う駆動制
   御手段とをもつ位置センサレスブラシレスＤＣモータに
   おいて、ロータ位置検出手段が、ＰＷＭチョッパ制御に
   よりステータ電機子巻き線端の端子電圧に発生する逆起
   電力を、線間電圧に変換する線間電圧変換手段と、前記
   線間電圧変換手段より入力された線間電圧同士を直接比
   較し合う比較手段とにより構成されることを特徴とする
   位置センサレスブラシレスＤＣモータの駆動装置。
2. 【請求項２】 請求項１記載の位置センサレスブラシレ
   スＤＣモータの駆動装置において、前記ロータ位置検出
   手段の出力を、ＰＷＭチョッパ制御のチョップオン時に
   合わせて検出するチョップオン検出手段と、チョップオ
   ン検出手段の出力を端子電圧の開放相に合わせて選択す
   る開放相選択手段と、この開放相選択手段の出力で必要
   とする任意の一点でのエッジを保持させるエッジ検出手
   段とにより構成されることを特徴とする位置センサレス
   ブラシレスＤＣモータの駆動装置。
3. 【請求項３】 請求項１記載の位置センサレスブラシレ
   スＤＣモータの駆動装置において、前記ロータ位置検出
   手段の線間電圧変換手段と比較手段の間に、増幅手段を
   付加したことを特徴とする位置センサレスブラシレスＤ
   Ｃモータの駆動装置。
4. 【請求項４】 請求項１記載の位置センサレスブラシレ
   スＤＣモータの駆動装置において、前記ロータ位置検出
   手段の線間電圧変換手段をアイソレーションアンプで構
   成したことを特徴とする位置センサレスブラシレスＤＣ
   モータの駆動装置。
5. 【請求項５】 請求項１記載の位置センサレスブラシレ
   スＤＣモータの駆動装置において、前記ロータ位置検出
   手段の２つの線間電圧変換手段と、この出力から他の線
   間電圧を作成する加算増幅回路を付加したことを特徴と
   する位置センサレスブラシレスＤＣモータの駆動装置。
6. 【請求項６】 請求項１記載の位置センサレスブラシレ
   スＤＣモータの駆動装置において、前記ロータ位置検出
   手段の２つの線間電圧変換手段をアイソレーションアン
   プで構成し、この出力から他の線間電圧を作成する加算
   増幅回路を付加したことを特徴とする位置センサレスブ
   ラシレスＤＣモータの駆動装置。