JPH0725712Y2 - 高帯域トリガ回路 - Google Patents
高帯域トリガ回路Info
- Publication number
- JPH0725712Y2 JPH0725712Y2 JP4612990U JP4612990U JPH0725712Y2 JP H0725712 Y2 JPH0725712 Y2 JP H0725712Y2 JP 4612990 U JP4612990 U JP 4612990U JP 4612990 U JP4612990 U JP 4612990U JP H0725712 Y2 JPH0725712 Y2 JP H0725712Y2
- Authority
- JP
- Japan
- Prior art keywords
- point
- resistor
- voltage
- trigger
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、トリガ回路の特性改善に関するものである。
〈従来の技術〉 第２図はヒューレット・パッカード社製のHP54118A型ト
リガ・ユニットの基本構成を示す図である。図におい
て、Ｓは180°位相スプリッタで、入力Viに対して、Vi
と同一周波数で互いに位相が180°ずれたVinと▲
▼が得られるようになっている。まず、アーミング（ar
ming）電圧を徐々に大きくしてゆくと、トンネルダイオ
ードD1のアノード電圧V1もVinを重畳させながら、第３
図の（ｂ）のように上昇してゆき、トンネルダイオード
の順方向電圧VFと電流IFとの関係を示す同図（ａ）のVa
の値にV1が到達すると、D1の動作点はＡ点からＢ点にき
わめて短い時間に移り、V1は同図（ａ）のVbとなる。こ
こで、同図（ａ）の線分ABの傾斜はD1から回路を見たイ
ンピーダンス、つまり抵抗R1,Ra,R3の並列抵抗にほぼ等
しい値である。
リガ・ユニットの基本構成を示す図である。図におい
て、Ｓは180°位相スプリッタで、入力Viに対して、Vi
と同一周波数で互いに位相が180°ずれたVinと▲
▼が得られるようになっている。まず、アーミング（ar
ming）電圧を徐々に大きくしてゆくと、トンネルダイオ
ードD1のアノード電圧V1もVinを重畳させながら、第３
図の（ｂ）のように上昇してゆき、トンネルダイオード
の順方向電圧VFと電流IFとの関係を示す同図（ａ）のVa
の値にV1が到達すると、D1の動作点はＡ点からＢ点にき
わめて短い時間に移り、V1は同図（ａ）のVbとなる。こ
こで、同図（ａ）の線分ABの傾斜はD1から回路を見たイ
ンピーダンス、つまり抵抗R1,Ra,R3の並列抵抗にほぼ等
しい値である。
この時、D2の動作点は、第３図（ｃ）の▲ ▼がい
かなる値をとってもＢ点の方に以降することのない動作
点Ｐから、わずかにVFが増加すると、Ａ点からＢ点に移
ろうとする点Ｑに急速に移る。これは、V1がVbにまで上
がることにより、抵抗R3を通じてD2に流れ込む電流が増
加するためである。
かなる値をとってもＢ点の方に以降することのない動作
点Ｐから、わずかにVFが増加すると、Ａ点からＢ点に移
ろうとする点Ｑに急速に移る。これは、V1がVbにまで上
がることにより、抵抗R3を通じてD2に流れ込む電流が増
加するためである。
このD1が点Ａから点Ｂに移り、D2がＰからＱに移る時
（この時点をt1とする）は、Vinの周期に比べて比較的
ゆっくりとVaが変化すると仮定しているため、第３図
（ｂ）より分かるように、Vinが正のピーク値に達した
時である。そのとき▲ ▼は負のピーク値である。
（この時点をt1とする）は、Vinの周期に比べて比較的
ゆっくりとVaが変化すると仮定しているため、第３図
（ｂ）より分かるように、Vinが正のピーク値に達した
時である。そのとき▲ ▼は負のピーク値である。
そのため、抵抗R2を通じてD2に流れ込む電流によって、
t1以降D2のIFは▲ ▼の上昇に伴って上昇し、最終
的にＡ点に到達する。この時点をt2とすると、この時D2
はＢ点に急速に移行する。このときのD2の電圧V2の変化
を第２図に示すように抵抗R4とコンデンサC4の直列回路
を介して取り出すと、これをトリガ出力電圧とすること
ができる。また、Vtを変化させると、Ｐ点が第３図
（ａ）の曲線上を移動し、一方Ｐ点とＱ点とのIFの変化
（ΔIFQとする）は、t1のときのV1の変化（Vb−Va）を
抵抗R3で割った値にほぼ等しく一定であるため、Vtを変
えることでＱ点を第３図（ａ）の曲線上で移動させるこ
とが可能である。このＱ点からＡ点まで動作点を移行さ
せるのに必要なIFの増加分をΔIFAとすると、Vtを変化
させることによってΔIFAが変化することが分かる。
t1以降D2のIFは▲ ▼の上昇に伴って上昇し、最終
的にＡ点に到達する。この時点をt2とすると、この時D2
はＢ点に急速に移行する。このときのD2の電圧V2の変化
を第２図に示すように抵抗R4とコンデンサC4の直列回路
を介して取り出すと、これをトリガ出力電圧とすること
ができる。また、Vtを変化させると、Ｐ点が第３図
（ａ）の曲線上を移動し、一方Ｐ点とＱ点とのIFの変化
（ΔIFQとする）は、t1のときのV1の変化（Vb−Va）を
抵抗R3で割った値にほぼ等しく一定であるため、Vtを変
えることでＱ点を第３図（ａ）の曲線上で移動させるこ
とが可能である。このＱ点からＡ点まで動作点を移行さ
せるのに必要なIFの増加分をΔIFAとすると、Vtを変化
させることによってΔIFAが変化することが分かる。
したがって、このΔIFAは▲ ▼が正の方向に変化
する電圧をR2で割った値として供給されているため、Vt
を変化させると▲ ▼がどれだけ正の方向に増加し
たときにトリガ出力を出すかという、いわばトリガ・レ
ベルを変化させることができる。
する電圧をR2で割った値として供給されているため、Vt
を変化させると▲ ▼がどれだけ正の方向に増加し
たときにトリガ出力を出すかという、いわばトリガ・レ
ベルを変化させることができる。
〈考案が解決しようとする課題〉 しかしながら、従来のこのようなトリガ回路では次のよ
うな問題がある。
うな問題がある。
180°位相スプリッタが高価である。
スプリッタはある程度大きな形状であるため、Vin
と▲ ▼をコネクタとセミリヂット・ケーブルで接
続する必要があり、その位相合わせは困難を極める。
と▲ ▼をコネクタとセミリヂット・ケーブルで接
続する必要があり、その位相合わせは困難を極める。
例えば、40GHZまでトリガをかけようとすると、セラミ
ック回路基板上で0.1mmの精度で２つの信号経路を同じ
長さにしようとしても15°の位相差が発生してしまう。
ック回路基板上で0.1mmの精度で２つの信号経路を同じ
長さにしようとしても15°の位相差が発生してしまう。
180°位相スプリッタを使うため、繰り返し周波数
の低いパルスでトリガをかけることが不可能である（HP
54118Aでは500MHZ〜18GHZの範囲しかトリガがかからな
い）。
の低いパルスでトリガをかけることが不可能である（HP
54118Aでは500MHZ〜18GHZの範囲しかトリガがかからな
い）。
本考案の目的は、このような問題点を解決した高帯域ト
リガ回路を実現しようとするものである。
リガ回路を実現しようとするものである。
〈課題を解決するための手段〉 このような目的を達成するために、本考案は、２つのト
ンネル・ダイオード（D1，D2）のアノードに、抵抗
（Ra）を介して可変電圧源より電圧（Va）を印加すると
共に抵抗（R1）を介して入力信号（Vi）を印加し、 更に一方のトンネル・ダイオード（D2）のカソードには
抵抗（RS）を介して可変電圧源より電圧（VS）を印加す
ると共に抵抗（R2）を介して前記入力信号（Vi）を印加
し、 前記一方のトンネル・ダイオード（D2）のアノードとカ
ソード間の電位差（VF）を差動コンパレータ（CM）で受
け、VFの変化を差動コンパレータ（CM）よりトリガ・パ
ルスとして得るように構成したことを特徴とする。
ンネル・ダイオード（D1，D2）のアノードに、抵抗
（Ra）を介して可変電圧源より電圧（Va）を印加すると
共に抵抗（R1）を介して入力信号（Vi）を印加し、 更に一方のトンネル・ダイオード（D2）のカソードには
抵抗（RS）を介して可変電圧源より電圧（VS）を印加す
ると共に抵抗（R2）を介して前記入力信号（Vi）を印加
し、 前記一方のトンネル・ダイオード（D2）のアノードとカ
ソード間の電位差（VF）を差動コンパレータ（CM）で受
け、VFの変化を差動コンパレータ（CM）よりトリガ・パ
ルスとして得るように構成したことを特徴とする。
〈作用〉 本考案では、２つのダイオード（D1，D2）の極性を上記
のように接続した場合、入力信号Viの上昇に伴ってD2の
アノード・カソード間の電位差VFが急激に大きくなった
後、入力信号Viの下降に伴って上記電位差VFが急激に大
きくなるように変化するので、これを差動コンパレータ
CMで検出しトリガ・パルスとして送出するようにしてい
る。
のように接続した場合、入力信号Viの上昇に伴ってD2の
アノード・カソード間の電位差VFが急激に大きくなった
後、入力信号Viの下降に伴って上記電位差VFが急激に大
きくなるように変化するので、これを差動コンパレータ
CMで検出しトリガ・パルスとして送出するようにしてい
る。
〈実施例〉 以下図面を参照して本考案の実施例を詳細に説明する。
第１図は本考案に係る高帯域トリガ回路の一実施例を示
す構成図である。互いに接続されたトンネル・ダイオー
ドD1，D2のアノードには、抵抗R1を介して入力Viが加え
られると共に抵抗Raを介して電圧Vaが加えられ。トンネ
ル・ダイオードD1のカソードはコモンラインに接続さ
れ、D2のカソードは抵抗RSを介して電圧VSが印加されて
いる。また、トンネル・ダイオードD2のカソードには抵
抗R2を介して入力Viが加えられている。
第１図は本考案に係る高帯域トリガ回路の一実施例を示
す構成図である。互いに接続されたトンネル・ダイオー
ドD1，D2のアノードには、抵抗R1を介して入力Viが加え
られると共に抵抗Raを介して電圧Vaが加えられ。トンネ
ル・ダイオードD1のカソードはコモンラインに接続さ
れ、D2のカソードは抵抗RSを介して電圧VSが印加されて
いる。また、トンネル・ダイオードD2のカソードには抵
抗R2を介して入力Viが加えられている。
CMは差動コンパレータであり、一方の入力には抵抗R3を
介してトンネル・ダイオードD2のアノードの電圧が入力
され、他方の入力には電圧源（電圧V0）と抵抗R4を介し
てトンネル・ダイオードD2のカソードの電圧が加えられ
る。
介してトンネル・ダイオードD2のアノードの電圧が入力
され、他方の入力には電圧源（電圧V0）と抵抗R4を介し
てトンネル・ダイオードD2のカソードの電圧が加えられ
る。
このような構成において、まずトリガを受け付けようと
するときに、従来例と同様にVaを徐々に上げて行き、Va
が最終的な値になった頃抵抗Raを介してD1にＡ点（第２
図）のIFが流れるように各部の定数を選んでおく。この
ような設定の下では、信号電圧Viのピーク時にD1がＡか
らＢに移行する。
するときに、従来例と同様にVaを徐々に上げて行き、Va
が最終的な値になった頃抵抗Raを介してD1にＡ点（第２
図）のIFが流れるように各部の定数を選んでおく。この
ような設定の下では、信号電圧Viのピーク時にD1がＡか
らＢに移行する。
一方、D2については、D1がそのとき（これをt1とする）
ＰからＱに移行するようにVS，RS等の定数を設定してお
く。D2がt1にＰからＱに急激に移るのは、D1とD2のアノ
ードが直結されているため、D1のアノード電位が上がる
とD2のアノード電位が上がり、それにつれてカソード電
位が上昇した値を抵抗R2とRSの並列抵抗で除した値にほ
ぼ等しい電流がD2のIFとして増加するためである。
ＰからＱに移行するようにVS，RS等の定数を設定してお
く。D2がt1にＰからＱに急激に移るのは、D1とD2のアノ
ードが直結されているため、D1のアノード電位が上がる
とD2のアノード電位が上がり、それにつれてカソード電
位が上昇した値を抵抗R2とRSの並列抵抗で除した値にほ
ぼ等しい電流がD2のIFとして増加するためである。
次に上記のようにViが正のピーク時にD2がＱ点に移るた
め、Viがそのピーク値が徐々に負の方向に下がってゆく
と、V1の電位もごくわずかに下がる。しかし、入力端と
D2のカソードとはR2を介して接続されているため、Viの
下降に伴ってD2のカソード電位が下降する。このt1以後
にD2のカソード電位の下降の方がアノード電位の下降よ
り大きくなる条件は、 （rb/R1）＜（RS/R2） である。ただし、rbはD1のＢ点付近のON抵抗、つまり第
３図（ａ）のＢ点での勾配であり、またRaはrbに比べて
十分大きいとする。
め、Viがそのピーク値が徐々に負の方向に下がってゆく
と、V1の電位もごくわずかに下がる。しかし、入力端と
D2のカソードとはR2を介して接続されているため、Viの
下降に伴ってD2のカソード電位が下降する。このt1以後
にD2のカソード電位の下降の方がアノード電位の下降よ
り大きくなる条件は、 （rb/R1）＜（RS/R2） である。ただし、rbはD1のＢ点付近のON抵抗、つまり第
３図（ａ）のＢ点での勾配であり、またRaはrbに比べて
十分大きいとする。
このような条件下では、Viの下降に伴ってD2のアノード
・カソード間の電位差VFが大きくなるので、動作点はＱ
からＡの方向に移行する。Ａに達すると急激にVFが大き
くなってＢに移行する。このVFの変化を差動コンパレー
タCMで検出し、トリガ・パルスを得ることができる。
・カソード間の電位差VFが大きくなるので、動作点はＱ
からＡの方向に移行する。Ａに達すると急激にVFが大き
くなってＢに移行する。このVFの変化を差動コンパレー
タCMで検出し、トリガ・パルスを得ることができる。
このとき、VFを検出するための差動コンパレータCMの入
力容量によってD2のアノードとカソードに重畳した高周
波電圧が短絡されないようにするために、R3とR4を介し
てコンパレータCMの差動入力にVFを接続している。
力容量によってD2のアノードとカソードに重畳した高周
波電圧が短絡されないようにするために、R3とR4を介し
てコンパレータCMの差動入力にVFを接続している。
また、V0はＡ点とＢ点におけるVFのほぼ中間の値であ
り、VFがこの値を越えたときコンパレータCMの出力は反
転してトリガ・パルスとして出力される。
り、VFがこの値を越えたときコンパレータCMの出力は反
転してトリガ・パルスとして出力される。
更にまた、VSを調整することによって、Viがどのレベル
まで下がったときトリガ・パルスを送出するかを任意に
選定できる点は従来の場合と同様である。
まで下がったときトリガ・パルスを送出するかを任意に
選定できる点は従来の場合と同様である。
なお、本考案のトリガ回路では、コンパレータCMの入力
を第１図に示すように接続するとコンパレータ出力の立
ち上がりがトリガ・パルスとなるが、コンパレータCMの
入力を第１図とは逆の関係に接続するとコンパレータCM
の立ち下がりがトリガ・パルスとなる。
を第１図に示すように接続するとコンパレータ出力の立
ち上がりがトリガ・パルスとなるが、コンパレータCMの
入力を第１図とは逆の関係に接続するとコンパレータCM
の立ち下がりがトリガ・パルスとなる。
また、第１図では理解を簡単にするために電圧源V0を接
続しているが、実際にはR3またはR4の右側端子に高抵抗
を介して電流を流し込むようにするのが望ましい。ま
た、D1とD2のアノード間を抵抗を介して接続しても動作
は変わらない。また、第１図の接続はViの立ち下がりの
特定レベルでトリガ・パルスが発生するものであるが、
D1とD2のアノードとカソードを逆にし、Va，VS，V0の極
性を逆にすると、Viの立ち上がりの特定レベルでトリガ
をかけることができる。
続しているが、実際にはR3またはR4の右側端子に高抵抗
を介して電流を流し込むようにするのが望ましい。ま
た、D1とD2のアノード間を抵抗を介して接続しても動作
は変わらない。また、第１図の接続はViの立ち下がりの
特定レベルでトリガ・パルスが発生するものであるが、
D1とD2のアノードとカソードを逆にし、Va，VS，V0の極
性を逆にすると、Viの立ち上がりの特定レベルでトリガ
をかけることができる。
また、D2がＡ点からＢ点に移るときアノード電位はほと
んど変化しないので、カソード電位だけを検出する方法
もある。
んど変化しないので、カソード電位だけを検出する方法
もある。
なお、本考案は実施例に限定されるものではなく、D1の
カソードは交流的に接地してありさえすればよく、必要
に応じて定電圧源に接続することもできる。また、トン
ネル・ダイオードは広義の意味であり、このダイオード
としては例えばエサキダイオードあるいはRTD（Resonan
t Tunnel Diode）等もその対象とする。
カソードは交流的に接地してありさえすればよく、必要
に応じて定電圧源に接続することもできる。また、トン
ネル・ダイオードは広義の意味であり、このダイオード
としては例えばエサキダイオードあるいはRTD（Resonan
t Tunnel Diode）等もその対象とする。
〈考案の効果〉 以上詳細に説明したように、本考案によれば次のような
効果がある。
効果がある。
周波数依存要素を含んでいないため、直流のごくゆ
っくりした立ち上がりまたは立ち下がりでもトリガがか
かる。
っくりした立ち上がりまたは立ち下がりでもトリガがか
かる。
20〜40GHZでは同軸コードをもってしても減衰しや
すいので、トリガ入力信号が発生している場所のコネク
タまでトリガ回路を持ってゆく必要がある。つまり、ト
リガ回路をプローブの中に組み込んだ形にする必要があ
る。そのためには、構成部品が小さくなければならず、
従来の回路では組み込みが不可能であったが、本考案の
回路ではそれが可能である。
すいので、トリガ入力信号が発生している場所のコネク
タまでトリガ回路を持ってゆく必要がある。つまり、ト
リガ回路をプローブの中に組み込んだ形にする必要があ
る。そのためには、構成部品が小さくなければならず、
従来の回路では組み込みが不可能であったが、本考案の
回路ではそれが可能である。
高価な部品を使用しないため、安価になる。
抵抗R1とR2に流れる電流はほぼ同位相である必要が
あるが、第１図の基本動作部品（特にR1，R2，D1，D2）
の中には大きな部品が何もないため、位相のずれはほぼ
完全になくすことができる。
あるが、第１図の基本動作部品（特にR1，R2，D1，D2）
の中には大きな部品が何もないため、位相のずれはほぼ
完全になくすことができる。
第１図は本考案に係る高周波トリガ回路の一実施例を示
す構成図、第２図は従来のトリガ・ユニットの一例を示
す図、第３図は動作波形図である。 D1，D2…トンネル・ダイオード、CM…差動コンパレー
タ、R1，R2，R3，R4，Ra，RS…抵抗、Va，VS…可変電圧
源、V0…電圧源。
す構成図、第２図は従来のトリガ・ユニットの一例を示
す図、第３図は動作波形図である。 D1，D2…トンネル・ダイオード、CM…差動コンパレー
タ、R1，R2，R3，R4，Ra，RS…抵抗、Va，VS…可変電圧
源、V0…電圧源。
Claims (1)
- 【請求項１】互いに同一極性の端子を接続した２つのト
ンネル・ダイオード（D1，D2）に、抵抗（Ra）を介して
可変電圧源より電圧（Va）を印加すると共に抵抗（R1）
を介して入力信号（Vi）を印加し、 更に一方のトンネル・ダイオード（D2）の他方の端子に
は抵抗（RS）を介して可変電圧源より電圧（VS）を印加
すると共に抵抗（R2）を介して前記入力信号（Vi）を印
加し、 前記一方のトンネル・ダイオード（D2）のアノードとカ
ソード間の電位差（VF）を差動コンパレータ（CM）で受
け、VFの変化を差動コンパレータ（CM）よりトリガ・パ
ルスとして得るように構成したことを特徴とする高周波
トリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4612990U JPH0725712Y2 (ja) | 1990-04-27 | 1990-04-27 | 高帯域トリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4612990U JPH0725712Y2 (ja) | 1990-04-27 | 1990-04-27 | 高帯域トリガ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH044281U JPH044281U (ja) | 1992-01-16 |
| JPH0725712Y2 true JPH0725712Y2 (ja) | 1995-06-07 |
Family
ID=31560936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4612990U Expired - Lifetime JPH0725712Y2 (ja) | 1990-04-27 | 1990-04-27 | 高帯域トリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0725712Y2 (ja) |
-
1990
- 1990-04-27 JP JP4612990U patent/JPH0725712Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH044281U (ja) | 1992-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4828542B2 (ja) | インピーダンス検出器 | |
| US3237116A (en) | Amplifiers and corrective circuits therefor | |
| KR860006883A (ko) | 디지탈 라인 수신기 | |
| JPH0725712Y2 (ja) | 高帯域トリガ回路 | |
| KR960015675B1 (ko) | 필터회로 및 그 변환방법 | |
| US3582807A (en) | Amplifier gain control circuit including diode bridge | |
| US3939365A (en) | Pulse peak detector | |
| JPH10150323A (ja) | Ｆｍ復調回路 | |
| JPH06333328A (ja) | タイミング信号発生回路 | |
| JPH0130086B2 (ja) | ||
| US6483356B2 (en) | Sinusoidal signal generating circuit providing small phase difference with respect to reference signal and apparatus for driving oscillating element with circuit | |
| JPS62232216A (ja) | パルス発生器 | |
| EP0131024A1 (en) | MEASURING CIRCUIT FOR CAPACITY. | |
| US3983417A (en) | RF level sensing circuit | |
| US5030850A (en) | Off-set stabilizer for comparator output | |
| US4517523A (en) | Oscilloscope trigger circuit combining wideband trigger signal amplification and trigger coupling mode selection | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPH06310997A (ja) | 三角波発生回路 | |
| CN110739937A (zh) | 一种采用并联基准电压源的开关式方波发生器 | |
| US3746968A (en) | Amplitude-to-frequency converter | |
| KR20030069104A (ko) | Ａ／ｆ 센서의 전류 검출 회로 | |
| JP2597548B2 (ja) | 素子変動値検出回路 | |
| NO743836L (ja) | ||
| SU1160546A2 (ru) | Генератор пилообразного тока | |
| JPH04150520A (ja) | インピーダンス二値化回路 |