JPH07262152A - コンピュータシステム - Google Patents

コンピュータシステム

Info

Publication number
JPH07262152A
JPH07262152A JP6053409A JP5340994A JPH07262152A JP H07262152 A JPH07262152 A JP H07262152A JP 6053409 A JP6053409 A JP 6053409A JP 5340994 A JP5340994 A JP 5340994A JP H07262152 A JPH07262152 A JP H07262152A
Authority
JP
Japan
Prior art keywords
packet
node
circuit
transmission
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6053409A
Other languages
English (en)
Inventor
Hamiruton Patoritsuku
ハミルトン パトリック
Junji Nakakoshi
順二 中越
Tatsuo Higuchi
達雄 樋口
Toshimitsu Ando
利光 安藤
Masaaki Iwasaki
正明 岩嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6053409A priority Critical patent/JPH07262152A/ja
Priority to US08/407,841 priority patent/US6038607A/en
Priority to DE69519117T priority patent/DE69519117T2/de
Priority to EP95104390A priority patent/EP0674276B1/en
Publication of JPH07262152A publication Critical patent/JPH07262152A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】ネットワークでのパケット送受信制御に関連し
たプロセッサへの割込オーバヘッドを減少させる。 【構成】パケット送信コマンドの連鎖手段を提供し、各
パケット送信コマンド内制御フィールドにより、送信ノ
ードはプロセッサへの割込要求をパケットレベルで制御
し、また制御情報を設定したパケットを受信ノードへ送
信する。受信ノードは受信したデータパケット内の制御
フィールドにより受信器割込要求を制御する。 【効果】パケット送受信毎の命令プロセッサへの割込み
が減少される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ネットワークによって
接続された複数のコンピュータから成るコンピュータシ
ステムに関係し、特に、多くのコンピュータがローカル
および広域ネットワークを介して連鎖するパケットを送
受信するコンピュータシステムに関係する。
【０００２】
【従来の技術】図２は、従来の計算ネットワークを示し
ており、複数の計算ノード（ノード＃１、ノード＃２、
……ノード＃Ｎ）２０１が１つのネットワーク２０２で
リンクされる。各ノード２０１は、命令プロセッサ（Ｉ
Ｐ）２０３、局所メモリ（ＬＭ）２０４、送信回路（Ｔ
Ｘ）２０５および受信回路（ＲＸ）２０６を含み、これ
らはアドレスバスおよびデータバス２０７によりリンク
されている。また、図３は、図２で示したネットワーク
で使用されるデータパケット３０１を示す。パケット３
０１は、固定ビットパターンを含むプリアンブル３０
２、宛先ノードアドレス３０３、発信ノードアドレス３
０４、パケットタイプ３０５、送信ノードの局所メモリ
２０４から取出されたデータフィールド３０６および巡
回冗長検査合計（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄ
ａｎｃｙ Ｃｈｅｃｋｓｕｍ）３０７を含む。
【０００３】以下、図２及び図３を用いて従来技術を説
明する。送信ノードの命令プロセッサ２０３は、ネット
ワーク２０２を介してデータパケット３０１を転送する
ために、まず局所メモリ２０４内の出力バッファに、送
信されるべきデータのイメージをつくる。次に、命令プ
ロセッサ２０３は、宛先ノードのアドレス、パケットタ
イプ、局所メモリ２０４内の出力バッファの位置および
データフィールドの長さについての情報を含む送信指示
コマンドを送信回路２０５に出す。
【０００４】送信コマンドを受けた送信回路２０５は、
送信中フラグをセットし、局所メモリ２０４内の出力バ
ッファからデータフィールドを取出し、そしてデータパ
ケット３０１の送信を開始する。送信コマンドが完了し
た後、送信回路２０５は、送信中フラグを消し、命令プ
ロセッサ２０３へ割込要求を割込要求信号ライン２０８
を用いて出力する。
【０００５】一方、受信回路２０６は、ネットワーク２
０２をモニタする。パケット３０１を検出すると、受信
回路２０６は、プリアンブル３０２を用いて入来データ
ストリームに自回路を同期させ、それから宛先ノードア
ドレス３０３を受信する。そして、このアドレスが受信
ノード自体の固有のアドレスと一致すれば、受信回路２
０６によって、そのパケットの残りの部分が受信され
る。
【０００６】また、そのパケット３０１が正しく受信さ
れたことを検査するために、巡回冗長検査合計が再計算
されてそのパケットの終りに入る検査合計３０７と比較
される。この比較結果は、そのパケット用の受信状態フ
ラグを発生するために用いられる。このようにして受信
された、発信ノードアドレス、パケットタイプ、データ
フィールド長、受信状態フラグおよびデータフィールド
は、受信ノードの局所メモリ２０４内の入力バッファに
記憶され、そして次に命令プロセッサ２０３への割込要
求が割込要求信号ライン２０８を用いて出される。
【０００７】
【発明が解決しようとする課題】従来のシステムでは、
送信ノードは、受信ノードにおける割込要求または状態
フラグを、ハードウェアにより直接制御する手段を有し
ていない。そのため、もし命令プロセッサが、特定のパ
ケット、又は受信すべきパケット群内の最後のパケット
を待つ場合は、命令プロセッサは、個々のパケット毎に
生じる割込要求を待って、受信状態フラグを検査して受
信パケットが要求されたパケットに対応するかどうかを
パケットタイプおよびデータフィールド情報を用いて検
査したうえで、目的のパケットを受信したか否か判断し
なければならなかった。目的以外のパケットの場合は次
の割込を待つ必要があった。そのため、目的以外のパケ
ット受信時に生じる割込み要求は、プロセッサにとって
大きな負荷となっていた。つまり、不要な割込サービ
ス、および受信パケットと要求パケット間の一致の検査
は命令プロセッサの時間の浪費であった。
【０００８】また、従来のシステムでは、命令プロセッ
サの動作を必要としない複数のパケットについて、パケ
ットを管理する送信コマンドの待ち行列または連鎖をハ
ードウェアで管理するシステムがなかった。１つのノー
ドが複数のパケットを送信しなければならないとする
と、命令プロセッサはそれが次の送信コマンドを出しう
るようになる前で各送信コマンドの後の割込を待たねば
ならない。これら割込サービスを行うための命令プロセ
ッサの時間が必要であり、割込サービス中のパケット間
に送信回路はアイドル状態のままとなっていた。そのた
め、アイドル状態が無駄な時間となっていた。
【０００９】本発明の目的は命令プロセッサへの割込オ
ーバヘッド時間を減少すること、パケット間での送信回
路のアイドル時間を減少すること、または、送信および
受信のためのノードにおいてパケットの状態を検査する
ための簡単な手段を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、複数の送信コマンドを夫々の送信コマンド内の制御
フィールドを用いて連鎖する手段と、フィールドを解釈
する回路を設ける。夫々の送信コマンドは、このコマン
ドがコマンド連鎖の最後のコマンドであるかどうかを示
すフィールドとそのコマンド連鎖内の次のコマンドをポ
イントするための１つのフィールドとを含むように構成
する。
【００１１】また、割込回数を低下させる手段を、各送
信コマンド内の制御フィールドとして設け、またそれら
フィールドを解釈する回路を設ける。各送信コマンド
は、命令プロセッサへの割込要求が送信回路により発生
される時を制御するフィールドと、送信される各パケッ
トにセットされ、かつそのパケットが受信されたとき割
込要求を受信回路に発生されるか否かを制御するフィー
ルドとを含む。
【００１２】次に、送信ノードに、受信ノードによりパ
ケットが受信されたときプロセッサへの割込要求を受信
回路に発生させるか否かを制御するために用いられるフ
ィールドをパケット内に設定し、宛先ノードへ送信する
手段を設ける。
【００１３】次に、受信ノードに、パケットを受信した
ときパケット内のフィールドを判定し、プロセッサへの
割込みが指定されている場合に、プロセッサへ割込みを
発生する受信回路を設ける。
【００１４】次に、送信ノードまたは受信ノード内の任
意のパケットの状態を検査する簡単な方法を提供するの
手段を設ける。これは各送信コマンド内の制御フィール
ドとそれら制御フィールドを解釈する回路を設けて行
う。そして、各送信コマンドは、１つのパケットの送信
状態を示すためにどのフラグを用いるべきかを識別する
フィールドと各送信パケット内にあって各パケットの受
信状態を示すためにどのフラグを用いるべきかを識別す
るために、そのパケットの受信時に用いられる他の制御
フィールドを含む構成とする。
【００１５】
【作用】上記構成により、複数の送信コマンドを連鎖と
なすことができ、これにより、夫々のパケットについて
送信状態フラグを維持しつつ命令プロセッサから送信回
路へ単一の要求により複数のパケットを送ることができ
るようになり、そして所望時に命令プロセッサ割込要求
を出すことができる。
【００１６】また、送信回路への単一の書込コマンドで
スタートしうるコマンド連鎖を用いて複数のパケットを
送ることができ、それにより送信回路のアイドル時間を
低下させることができる。各送信コマンドに含まれる送
信割込イネーブルビットはパケット群の最後に送られる
べきパケットが割込要求を生じさせ、その間、最後のパ
ケットの前に送信されるパケットが割込要求をしないよ
うにさせ、それにより送信ノードの命令プロセッサの割
込オーバヘッド時間を縮少する。コマンド連鎖の導入に
より、各パケット用の送信状態フラグは送信ノードの命
令プロセッサに任意の時点での任意のパケットの送信状
態を検査する手早い手段を与えるものである。
【００１７】同様に、受信回路は特定のパケットが入っ
たときにのみ命令プロセッサに割込むことができ、そし
て命令プロセッサは特定のパケットにのみ対応する受信
フラグを見ることによりそのパケットを検査することが
できる。その結果、受信ノードにおける割込みおよび状
態フラグについての送信ノードの制御は受信されるべき
パケット群の最後のパケットについて割込要求を可能に
し、その最後のパケットの前に受信されたパケットの割
込要求を許さず、そして任意の時点の任意のパケットの
受信状態を検査するための手早い手段を命令プロセッサ
に与える。
【００１８】
【実施例】本実施例を図１に示す。これはネットワーク
１０２でリンクした複数のノードからなる。便宜上、ノ
ード１０１の内の１個のみを図１に示す。図示のノード
１０１は送信ノードと受信ノードの両方を示すために用
いられているが、実際にはこれらノードは別のものであ
る。各ノード１０１は命令プロセッサ１０３、適当な局
所メモリ１０４、送信回路１０５および受信回路１０６
を含む。データおよびアドレスバス１０７は送信回路１
０５にコマンドを出し、命令プロセッサ１０３と局所メ
モリ１０４の間にデータを転送し、そして局所メモリ１
０４と送信回路１０５および受信回路１０６との間でデ
ータを転送するために用いられる。また、送信および受
信回路１０５と１０６が命令プロセッサ１０３に割込む
ための割込要求ライン１０８と１０９も設けられる。
【００１９】ネットワーク１０２はノード１０１内の送
信回路１０５からパケット１１０を受けとり、各パケッ
ト１１０に含まれる宛先ノードフィールド１１４の内容
に従って他のノード１０１の受信回路１０６にそれらを
送る。この実施例ではネットワーク１０２は、パケット
１１０を送信順に受信回路１０６に転送する。
【００２０】図４は送信回路１０５のブロック図であ
る。送信シーケンサ１２７は各パケットの送信状態フラ
グ１２２の書込時についての制御を含む送信回路１０５
の全体の制御を行う。送信コマンドは転送制御ワードブ
ロック１２０（以下ＴＣＷＢと呼ぶ）の形をとり、これ
が命令プロセッサ１０３により局所メモリ１０４に記憶
される。
【００２１】ＴＣＷＢアドレスレジスタ４０１は命令プ
ロセッサ１０３により書込み可能なレジスタである。Ｔ
ＣＷＢバッファ１２５はＴＣＷＢ１２０のコピーを一時
的に保持するために用いられるレジスタファイルであ
る。これはＴＣＷＢと同じフォーマットを有しそしてパ
ケットタイプ４０５、コマンド連鎖イネーブルビット４
０６、送信割込イネーブルビット４０７、受信割込イネ
ーブルビット４０８、送信データアドレス４０９、デー
タ長４１０、宛先ノード番号４１１、受信データアドレ
ス４１２、受信フラグアドレス４１３、送信フラグアド
レス４１４、およびコマンド連鎖アドレス４１５を含
む。
【００２２】送信割込回路１２６はＴＣＷＢバッファ１
２５に含まれる送信割込イネーブルビット４０７を用い
て命令プロセッサ１０３の割込時を制御する。データバ
ッファ４０２はファーストイン・ファーストアウト（Ｆ
ＩＦＯ）データバッファであって、局所メモリ１０４と
ネットワーク１０２間のデータの緩衝に用いられる。送
信直接メモリアクセスコントローラ１２８（ＤＭＡＣ）
は、送信状態フラグ１２２を局所メモリ１０４に書込む
ことができ、あるいは局所メモリ１０４からのブロック
読出しを行うことのできる回路である。このブロック読
出し動作のために、送信ＤＭＡＣ１２８は夫々そのブロ
ックの長さおよびそのブロックのスタートアドレスに初
期化される長さカウンタとアドレスカウンタを含む。
【００２３】送信ＤＭＡＣ１２８へのコマンドは送信シ
ーケンサ１２７により出され、アドレスパラメータはＴ
ＣＷＢバッファ１２５から得られ、そして長さパラメー
タは送信シーケンサ１２７またはＴＣＷＢバッファ１２
５から得られる。ブロック読出し動作については、アド
レスおよびデータバス１０７に出力されるアドレスカウ
ンタの現在値を用いて局所メモリ読出要求が発生され、
アドレスカウンタが増分されそして長さが０となるまで
長さカウンタから減分される。
【００２４】局所メモリ１０４から読み出されたデータ
は送信シーケンサ１２７の制御によりＴＣＷＢバッファ
１２５またはデータバッファ４０２に記憶される。発信
ノードレジスタ４０３は各ノード１０１に固有の、その
ノードを識別するハードワイヤド番号を含む。
【００２５】パケットビルダ（パケット組立部）４０４
はＴＣＷＢバッファ１２５を発信ノードレジスタ４０３
から情報を抽出してパケットヘッダを構成し、ＦＩＦＯ
データバッファ４０２からデータを取出してパケットボ
ディ１１９を形成し、そして完全なパケット１１０をネ
ットワーク１０２に送り出す回路である。
【００２６】ノード１０１について１以上のデータパケ
ット１１０を１以上の他のノードに送るために、送信ノ
ード１０１内の命令プロセッサ１０３は図５に示すよう
にまず転送されるべき各パケット１１０についての局所
メモリ１０４にＴＣＷＢ１２０をつくる。
【００２７】この命令プロセッサはＴＣＷＢ１２０内に
含まれる各フィールドを初期化する。タイプフィールド
５０１は初期化されたパケットタイプを示す。この実施
例ではすべてのパケットのタイプは同じであるからタイ
プフィールド５０１は固定値である。
【００２８】送信データアドレスフィールド５０５は局
所メモリ１０４内のスタート位置に送信されるべきデー
タ１２１をポイントする。データ長フィールド５０６は
転送されるべきデータフィールドの長さを示す。宛先ノ
ードフィールド５０７はそのパケットについての宛先ノ
ードを識別する。受信データアドレスフィールド５０８
は受信データ１２３を記憶すべき宛先ノードの局所メモ
リ１０４を示す。受信フラグアドレス５０９は宛先ノー
ドに、受信状態フラグ１２４を記憶すべきところを示
す。送信フラグアドレス５１０は送信回路１０５に、送
信状態フラグ１２２を局所メモリ１０４のどこに記憶す
べきかを示す。
【００２９】この後に連鎖すべき他のＴＣＷＢがあれ
ば、コマンド連鎖アドレスフィールド５１１は次のＴＣ
ＷＢ１２０にポイントすべくセットされそしてコマンド
連鎖イネーブルビット５０２がセットされる。またコマ
ンド連鎖がなければコマンド連鎖イネーブルビット５０
２はクリアされる。図５では、５０２が「１」のとき連
鎖があり、５０２が「０」のとき連鎖がない。
【００３０】送信割込イネーブルビット５０３は、ＴＣ
ＷＢ１２０に対応するパケット１１０が送信されるとき
命令プロセッサ割込要求を行うのであればセットされ、
そうでなければそのセットはクリアされる。送信状態フ
ラグ１２２は、パケット１１０がまだ送信されていない
ことを示す値に初期化され、そして同様に受信状態フラ
グアドレス５０９は、宛先ノードの受信回路の局所メモ
リ１０４内の値をポイントし、そのアドレスで示される
内容はパケット１１０がまだ受信されていないことを示
す値に初期化されている。
【００３１】パケット送信プロセスをスタートするため
に、命令プロセッサ１０３はアドレスおよびデータバス
１０７を用いてコマンド連鎖内の第１ＴＣＷＢ１２０の
アドレスをＴＣＷＢアドレスレジスタ４０１に書込む。
送信シーケンサ１２７はこのレジスタへの書込みにより
動作を開始する。
【００３２】まず送信シーケンサ１２７はＴＣＷＢアド
レスレジスタ４０１に書込まれたアドレスを用いて送信
ＤＭＡＣ１２８に第１ＴＣＷＢ１２０の取出しを命令す
る。ＴＣＷＢ１２０はアドレスおよびデータバス１０７
により局所メモリ１０４から取出されそしてＴＣＷＢバ
ッファ１２５に記憶される。
【００３３】次に送信シーケンサ１２７はＴＣＷＢバッ
ファ内の送信データアドレス４０９と長さフィールド４
１０を用いて送信ＤＭＡＣ１２８にデータ取出しスター
トを命令し、そのデータをＦＩＦＯデータバッファ４０
２に記憶しそして次にパケット１１０の送信開始をパケ
ットビルダ４０４に命令する。
【００３４】パケットビルダ４０４はまず、パケット１
１０のスタートをマークする固定スタートコード１１１
を送る。また、パケットビルダは、ＴＣＷＢバッファ１
２５と発信ノードレジスタ４０３から、タイプフィール
ド１１２、受信割込イネーブルビット１１３、宛先ノー
ド番号１１４、受信データアドレスフィールド１１５、
データ長フィールド１１６、発信ノード番号１１７およ
び受信フラグアドレスフィールド１１８を取出してそれ
を送信する。
【００３５】次にパケットビルダ４０４は、送信ＦＩＦ
Ｏデータバッファ４０２からデータを取出し、それを送
ってパケットボディ１１９を形成する。なお、送信ＦＩ
ＦＯデータバッファ４０２はこれと同時に送信ＤＭＡＣ
１２８により要求された局所メモリ１０４からのデータ
を入れられている。
【００３６】パケットビルダ４０４は、送信シーケンサ
１２７にその動作の完了を通知し、そしてこのシーケン
サ１２７は送信ＤＭＡＣ１２８に、ＴＣＷＢバッファ１
２５に記憶された送信フラグアドレス４１４を用いてそ
のパケットが送信されたことを示す値を送信状態フラグ
１２２に書込むことを命令する。この実施例では送信状
態フラグ１２２は、パケット１１０が送信されたか、ま
だされないかを意味する二つの可能な値の１つを有する
ことができる。
【００３７】ＴＣＷＢバッファ１２５内の送信割込イネ
ーブルビット４０７がセットされていれば、送信シーケ
ンサ１２７は送信割込要求ライン１０８を介して命令プ
ロセッサ１０３に割込要求を出す。このときコマンド連
鎖イネーブルビット４０６が検査され、もしセットされ
ていれば、パケット送信プロセスがＴＣＷＢ１２０の取
出し点からくり返されるが、ＴＣＷＢアドレスレジスタ
４０１を用いる代りに送信シーケンサ１２７が送信ＤＭ
ＡＣ１２８に、ＴＣＷＢバッファ１２５に記憶されたコ
マンド連鎖アドレス４１５を用いることを命令する。こ
のコマンド連鎖イネーブルビット４０６がクリアされて
いると、送信プロセスは終了しそして送信回路１０５は
再びＴＣＷＢアドレスレジスタ４０１に書込まれる新し
いアドレスを受付けることのできる状態に入る。
【００３８】ネットワーク１０２は送信回路１０５から
のパケット１１０を受けそして宛先フィールド１１４に
従い、宛先ノードの受信回路１０６にそのパケット１１
０を転送する。この実施例ではネットワーク１０２は、
複数のパケット１１０が１つのノードから他のノードに
送られるときそれらパケットがその送信順に入るように
構成されている。
【００３９】図６は受信回路１０６のブロック図であ
る。受信シーケンサ１３１はパケット受信状態フラグ１
２４の書込時を含む受信回路１０６の全体の制御を行
う。パケットヘッダバッファ１２９はパケットヘッダの
コピーを一時的に記憶するために用いられる。このバッ
ファのフォーマットはパケットヘッダのそれと同じであ
り、そしてそれはパケットタイプフィールド６０３、受
信割込イネーブルビット６０４、宛先ノード番号６０
５、受信データアドレスフィールド６０６、データフィ
ールド６０７の長さ、発信ノード番号６０８および受信
フラグアドレスフィールド６０９を含む。
【００４０】受信割込要求回路１３０はパケットヘッダ
バッファ１２９に含まれる受信割込イネーブルビット６
０４を用いて命令プロセッサ１０３への割込時を制御す
る。受信データバッファ６０１はネットワーク１０２か
らのデータをそれが局所メモリ１０４に書込まれる前に
緩衝するＦＩＦＯデータバッファである。
【００４１】受信ＤＭＡＣ１３２は受信状態フラグ１２
４を局所メモリ１０４に書込み、あるいは受信ＦＩＦＯ
データバッファ６０１からのデータの局所メモリ１０４
へのブロック書込みを行うことのできる回路である。こ
れは長さカウンタとアドレスカウンタを含み、これらカ
ウンタは夫々ブロック長およびブロックのスタートアド
レスに初期化される。受信ＤＭＡＣ１３２へのコマンド
は受信シーケンサ１３１により出され、アドレスのパラ
メータはパケットヘッダバッファ１２９から得られ、そ
して長さのパラメータは受信シーケンサ１３１またはパ
ケットヘッダバッファ１２９から得られる。
【００４２】ブロック書込動作については、受信ＦＩＦ
Ｏデータバッファ６０１からのデータと共にアドレスお
よびデータバス１０７に出力されるアドレスカウンタの
現在値を用いた局所メモリ書込要求が発生され、アドレ
スカウンタが増分され、そして長さカウンタが０まで減
分される。パケットインタープリタ６０２はネットワー
ク１０２からパケットを受け、パケットスタートマーカ
１１１を取り除き、ヘッダバッファ１２９にヘッダを記
憶しそしてＦＩＦＯデータバッファ６０１にパケットボ
ディ１１９を記憶させる回路である。パケットインター
プリタ６０２はパケットの終りを決定することができる
ように長さカウンタを含む。
【００４３】図７は受信回路の動作を示す。受信回路１
０６内のパケットインタープリタ６０２はパケットスタ
ートマーカ１１１を受けると、そのパケットの残りの部
分からのマーカを分離し捨てる。パケットヘッダはヘッ
ダバッファ１２９に記憶される。パケットインタープリ
タ６０２はパケットヘッダバッファにそのとき記憶され
ているデータ長さフィールド６０７を用いそして受信回
路のＦＩＦＯデータバッファ６０１にデータを記憶させ
る。パケットヘッダのすべてが受信されたとき、受信シ
ーケンサ１３１も動作を開始し、パケットヘッダバッフ
ァ１２９内の受信データアドレスフィールド６０６とデ
ータ長フィールド６０７を用いて、受信ＤＭＡＣ１３２
にデータをＦＩＦＯデータバッファ６０１から局所メモ
リ１０４に書き込むコマンドを出す。
【００４４】受信ＤＭＡＣ１３２内の長さカウンタが０
となると、データのすべてが局所メモリ１０４に書き込
まれたことになる。受信シーケンサ１３１はこのときヘ
ッダバッファ１２９内に含まれる受信フラグアドレス６
０９を用いて受信ＤＭＡＣ１３２に受信状態フラグ１２
４を書込ませるコマンドを出す。このとき受信割込回路
１３０はヘッダバッファ１２９内の受信割込イネーブル
ビット６０４を検査する。もしセットされていれば、受
信割込回路１３０は命令プロセッサ１０３へ割込要求を
出す。セットされてなければ、受信割込回路１３０は命
令プロセッサ１０３へ割込要求を出さない。これに続
き、受信回路１０６は次のパケットを受け入れうるよう
にそれ自体の初期化を行う。
【００４５】宛先ノードの命令プロセッサ１０３は任意
の時点でパケット１１０の受信フラグ１２４を読取るこ
とによりそのパケットの受信をチェックできる。また、
受信回路１０６からの割込により特定のパケットを待つ
ことができる。この場合、割込みがあるまで、他のタス
クを実行してもよい。これはセットされた受信割込イネ
ーブルビット１１３を有するパケットの受信によって生
じることである。
【００４６】本発明のこの実施例は送信および受信ノー
ドの両方において命令プロセッサの合計割込回数を減少
させるという利点を有しそしてまた送信または受信ノー
ドでのパケットの内の任意のものの状態を検査するため
の簡単な手段を与えるものである。
【００４７】上記実施例を変更した他の実施例を図８に
示す。この実施例では、上記実施例と比べ、受信回路動
作が異なる。これは、ＴＣＷＢ１２０内の受信割込イネ
ーブルビット５０４とパケット１１０内の受信割込イネ
ーブルビット１１３が２つの他のフィールド８０１と８
０２とで置き換えられ、受信回路１０６の動作が変更さ
れていることを除き上記した本発明の実施例と同じであ
る。
【００４８】受信カウンタアドレス８０１は、現在受信
されているパケット群のパケットの数を示す受信ノード
の局所メモリ１０４内の値をポイントする。合計パケッ
トカウンタ値８０２は、その群を構成するパケットの合
計を示す。その群内のすべてのパケットが同一の合計パ
ケットカウント値８０２および同一の受信カウンタアド
レス８０１を有していれば、受信回路は受信カウントア
ドレスによりポイントされた値８０３を用いパケットが
入るたびに適正なカウンタ値を増分することで各パケッ
ト群について現在受信しているパケットのカウントを維
持することができる。この新しいカウンタ値がその群を
構成するパケットの合計カウントに等しければ、その群
内のすべてのパケットが受信されることを意味する割込
が要求される。
【００４９】上記の実施例は、２つのノード間のパケッ
トの送信順序またはパケットの受信順序が同一であるこ
との保証を必要としないネットワーク１０２を備えたシ
ステムまたはパケット群が１個の発信ノードではなく種
々の発信ノードから入りそれ故それらパケットの送信順
序がランダムであるようにシステムに適するという付加
的な利点を有する。
【００５０】尚、本実施例では、送信状態フラグ１２２
と受信状態フラグ１２４は、それぞれ送信の完了、受信
の完了を示すが、送信状態フラグ１２２と受信状態フラ
グ１２４は送信および受信プロセスにおいて異る段階に
書込むことができ、そして、例えばパケットが送信プロ
セス中であるかあるいは受信中であるような他の状態を
示すために定義された他の値またはエラー処理またはデ
バッグに用いることのでき付加的情報を有することがで
きる。
【００５１】はじめに説明した実施例には送信および受
信割込イネーブルフィールド５０３および５０４は夫々
１ビットである。これらフィールドのいずれも割込につ
いてのより高次の制御を行うように拡張することができ
る。
【００５２】
【発明の効果】本発明のコンピュータシステムでは、送
信すべきパケットに制御情報をセットするための送信ノ
ード用手段、制御情報をセットされたパケットをネット
ワークを介して他の処理ノードに送信する送信回路、他
の処理ノードから送られたパケットを受信する受信回
路、及び、受信したパケットに含まれる制御情報により
プロセッサへの割込時を決定する受信回路用手段を有す
るので、受信側ノードで割込みが必要なときに送信側で
割込みを要求する制御情報をセットすれば、その時に受
信側で割込みが発生し、送信側で割込みを要求しない制
御情報をセットすれば受信側で割込みが発生しないの
で、受信回路からプロセッサに対して生じる割込み回数
を減少させ、プロセッサのオーバヘッドを減少できると
ういう顕著な効果がある。
【００５３】また、送信回路により使用される、プロセ
ッサが連続して送信する複数のパケットをパケット毎に
管理する手段、及び、各送信パケット対応にプロセッサ
への割込み時を決定する手段を有するので、プロセッサ
への割込みが必要なパケットの送信時にプロセッサ割込
みを生じるようにすることにより、各ノードでのパケッ
ト送信時発生するプロセッサへの不要な割込みを減少さ
せることができ、プロセッサのオーバヘッドを減少でき
るとういう顕著な効果がある。
【００５４】次に、送信すべきパケットに制御情報をセ
ットするための送信ノード用手段、制御情報をセットし
たパケットを前記ネットワークを介して他の処理ノード
に送信する送信回路、他の処理ノードから送られたパケ
ットを受信する受信回路、パケットの受信状態を示す複
数の状態フラグ、及び、受信回路により受信したパケッ
トの受信状態を設定する状態フラグを、当該受信したパ
ケットに含まれる前記制御情報により前記複数の状態フ
ラグから選択する手段を有するので、プロセッサは、各
パケットの状態フラグを任意の時点で参照でき、受信し
た任意のパケットの状態を高速に知ることができるとい
う顕著な効果を得ることができる。
【００５５】次に又、送信すべきパケットに制御情報を
セットするための送信ノード用手段、前記制御情報をセ
ットしたパケットを前記ネットワークを介して他の処理
ノードに送信する送信回路、前記送信回路により使用さ
れ、前記プロセッサが連鎖して送信する複数のパケット
をパケット毎に管理する送信管理手段、各送信パケット
対応に送信状態が前記プロセッサにより設定される複数
の状態フラグ、送信回路が使用する状態フラグを、送信
するパケットに含まれる前記制御情報により前記複数の
状態フラグから選択する手段を有するので、プロセッサ
は、各パケットの状態フラグを任意の時点で参照でき、
送信する任意のパケットの状態を高速に知ることができ
るという顕著な効果を得ることができる。
【００５６】最後に、送信すべき一群のパケットに同一
群であることを示す制御情報をセットするための送信ノ
ード用手段、制御情報をセットしたパケットを前記ネッ
トワークを介して他の処理ノードに送信する送信回路、
他の処理ノードから送られたパケットを受信する受信回
路、パケットの受信状態を示す複数のレコード、受信回
路により受信したパケットの受信状態を設定するレコー
ドを、受信したパケットに含まれる制御情報により複数
のレコードから選択する手段、パケット受信毎に選択手
段によって選択されたレコードを更新する手段、およ
び、一群を構成するパケットを全て受信完了したことを
レコードから判定する受信回路用手段を有する。そのた
め、送信ノードから送信するパケットの送信順序が受信
ノードへ異なって受信されてもよい一群のパケットを送
信する際、パケット受信毎に更新されるレコードが、一
群に属するパケット総数と等しくなった時点でプロセッ
サへ割込みを生じさせることが可能となり、プロセッサ
への不要な割込みを減少することができる効果を得るこ
とができる。
【図面の簡単な説明】
【図１】本発明を組込んだハードウェアのブロック図で
ある。
【図２】従来のハードウェアの構成例である。
【図３】従来のパケットフォーマットの構成例である。
【図４】送信回路のブロック図である。
【図５】コマンド連鎖および転送制御ワードブロックの
動作図である。
【図６】受信回路のブロック図である。
【図７】受信回路の動作を示す。
【図８】他のパケットフォーマットおよび受信回路の動
作を示す。
【符号の説明】
１０１…ノード、１０２…ネットワーク、１０３…命令
プロセッサ、１０４…メモリ、１０５…送信回路、１０
６…受信回路、１０７…メモリ及びアドレスバス、１０
８，１０９…割込み要求ライン、１１０…パケット、１
２０…転送制御ワードブロック（ＴＣＷＢ）、１２２…
送信状態フラグ、１２４…受信状態フラグ、１２５…Ｔ
ＣＷＢバッファ、１２６…送信割込回路、１２７…送信
シーケンサ、１２８…送信ＤＭＡＣ、１２９…パケット
ヘッダバッファ、１３０…受信割込み回路、１３１…受
信シーケンサ、１３２…受信ＤＭＡＣ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 利光 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 岩嵜 正明 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】ネットワークにより接続された複数の処理
    ノードから構成されるコンピュータシステムであって、
    各ノードが、 プロセッサ、送信すべきパケットに制御情報をセットす
    るための送信ノード用手段、前記制御情報をセットされ
    たパケットを前記ネットワークを介して他の処理ノード
    に送信する送信回路、他の処理ノードから送られたパケ
    ットを受信する受信回路、および、前記受信したパケッ
    トに含まれる前記制御情報により前記プロセッサへの割
    込時を決定する受信回路用手段を有することを特徴とす
    るコンピュータシステム。
  2. 【請求項２】ネットワークにより接続された複数の処理
    ノードから構成されるコンピュータシステムであって、
    各ノードが、 プロセッサ、送信すべきパケットに制御情報をセットす
    るための送信ノード用手段、前記制御情報をセットした
    パケットを前記ネットワークを介して他の処理ノードに
    送信する送信回路、他の処理ノードから送られたパケッ
    トを受信する受信回路、パケットの受信状態を示す複数
    の状態フラグ、および、前記受信回路により受信したパ
    ケットの受信状態を設定する状態フラグを、当該受信し
    たパケットに含まれる前記制御情報により前記複数の状
    態フラグから選択する手段を有することを特徴とするコ
    ンピュータシステム。
  3. 【請求項３】ネットワークにより接続された複数の処理
    ノードから構成されるコンピュータシステムであって、
    各ノードが、 プロセッサ、パケットを前記ネットワークを介して他の
    処理ノードに送信する送信回路、前記送信回路により使
    用され、前記プロセッサが連続して送信する複数のパケ
    ットをパケット毎に管理する手段、前記送信回路により
    使用され、各送信パケット対応に前記プロセッサへの割
    込み時を決定する手段、および、他の処理ノードから送
    られたパケットを受信する受信回路を有することを特徴
    とするコンピュータシステム。
  4. 【請求項４】ネットワークにより接続された複数の処理
    ノードから構成されるコンピュータシステムであって、
    各ノードが、 プロセッサ、送信すべきパケットに制御情報をセットす
    るための送信ノード用手段、前記制御情報をセットした
    パケットを前記ネットワークを介して他の処理ノードに
    送信する送信回路、他の処理ノードから送られたパケッ
    トを受信する受信回路、前記送信回路により使用され、
    前記プロセッサが連鎖して送信する複数のパケットをパ
    ケット毎に管理する送信管理手段、各送信パケット対応
    に送信条件が前記プロセッサにより設定される複数の状
    態フラグ、送信回路が使用する状態フラグを、送信する
    パケットに含まれる前記制御情報により前記複数の状態
    フラグから選択する手段を有することを特徴とするコン
    ピュータシステム。
  5. 【請求項５】ネットワークにより接続された複数の処理
    ノードから構成されるコンピュータシステムであって、
    各ノードが、 送信すべき一群のパケットに同一群であることを示す制
    御情報をセットするための送信ノード用手段、前記制御
    情報をセットしたパケットを前記ネットワークを介して
    他の処理ノードに送信する送信回路、他の処理ノードか
    ら送られたパケットを受信する受信回路、パケットの受
    信状態を示す複数のレコード、前記受信回路により受信
    したパケットの受信状態を設定するレコードを、当該受
    信したパケットに含まれる前記制御情報により前記複数
    のレコードから選択する手段、パケット受信毎に前記選
    択手段によって選択されたレコードを更新する手段、お
    よび、前記一群を構成するパケットを全て受信完了した
    ことを前記レコードから判定する受信回路用手段を有す
    ることを特徴とするコンピュータシステム。
JP6053409A 1994-03-24 1994-03-24 コンピュータシステム Pending JPH07262152A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6053409A JPH07262152A (ja) 1994-03-24 1994-03-24 コンピュータシステム
US08/407,841 US6038607A (en) 1994-03-24 1995-03-21 Method and apparatus in a computer system having plural computers which cause the initiation of functions in each other using information contained in packets transferred between the computers
DE69519117T DE69519117T2 (de) 1994-03-24 1995-03-24 Ein Rechnersystem
EP95104390A EP0674276B1 (en) 1994-03-24 1995-03-24 A computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6053409A JPH07262152A (ja) 1994-03-24 1994-03-24 コンピュータシステム

Publications (1)

Publication Number Publication Date
JPH07262152A true JPH07262152A (ja) 1995-10-13

Family

ID=12942034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6053409A Pending JPH07262152A (ja) 1994-03-24 1994-03-24 コンピュータシステム

Country Status (4)

Country Link
US (1) US6038607A (ja)
EP (1) EP0674276B1 (ja)
JP (1) JPH07262152A (ja)
DE (1) DE69519117T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457072B1 (en) 1999-07-29 2002-09-24 Sony Corporation System and method for effectively performing physical direct memory access operations
JP2003510905A (ja) * 1999-09-21 2003-03-18 ザーコム・インコーポレーテッド 縮小ハードウェア通信アダプタと通信方法
JP2011512589A (ja) * 2008-02-14 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 制御装置との通信用に構成されたホスト・コンピュータ・システムにおける制御ブロックに関する間接データ・アドレス指定を提供するためのコンピュータ・プログラム、装置、および方法（入出力処理システムのチャネル・サブシステムにおける制御ブロックに関する間接データ・アドレス指定の提供）
WO2022190870A1 (ja) * 2021-03-12 2022-09-15 株式会社オートネットワーク技術研究所 車載装置、情報処理方法、及びコンピュータプログラム

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827067B1 (en) 1996-02-29 2003-10-29 Sony Computer Entertainment Inc. Image processor and image processing method
US6006286A (en) * 1996-04-26 1999-12-21 Texas Instruments Incorporated System for controlling data packet transfers by associating plurality of data packet transfer control instructions in packet control list including plurality of related logical functions
EP0804008B1 (en) * 1996-04-26 2006-11-15 Texas Instruments Incorporated Apparatus for data packet transfer control
JP3601955B2 (ja) * 1997-10-23 2004-12-15 株式会社日立製作所 データ転送方法およびそれに適した計算機システム
US6256677B1 (en) * 1997-12-16 2001-07-03 Silicon Graphics, Inc. Message buffering for a computer-based network
KR100329162B1 (ko) * 1998-10-05 2002-04-10 마츠시타 덴끼 산교 가부시키가이샤 데이터 전송 방법 및 데이터 전송 시스템
KR20000032728A (ko) * 1998-11-17 2000-06-15 서평원 광대역무선멀티미디어통신시스템에서데이터통신시채널할당방법
US6907609B1 (en) * 1999-02-01 2005-06-14 Iona Technologies Plc. Object request dispatch using matching of a segmented object key
DE19904084B4 (de) 1999-02-02 2008-12-11 Force Computers Gmbh Computer
US6738846B1 (en) * 1999-02-23 2004-05-18 Sun Microsystems, Inc. Cooperative processing of tasks in a multi-threaded computing system
US6721798B1 (en) * 1999-05-06 2004-04-13 International Business Machines Corporation Method and apparatus for converting IP datagram to/from ethernet frames
US6493781B1 (en) * 1999-08-19 2002-12-10 Koninklijke Philips Electronics N.V. Servicing of interrupts with stored and restored flags
US6760799B1 (en) * 1999-09-30 2004-07-06 Intel Corporation Reduced networking interrupts
US6977930B1 (en) 2000-02-14 2005-12-20 Cisco Technology, Inc. Pipelined packet switching and queuing architecture
US6813243B1 (en) 2000-02-14 2004-11-02 Cisco Technology, Inc. High-speed hardware implementation of red congestion control algorithm
US6778546B1 (en) 2000-02-14 2004-08-17 Cisco Technology, Inc. High-speed hardware implementation of MDRR algorithm over a large number of queues
US6731644B1 (en) 2000-02-14 2004-05-04 Cisco Technology, Inc. Flexible DMA engine for packet header modification
US6721316B1 (en) * 2000-02-14 2004-04-13 Cisco Technology, Inc. Flexible engine and data structure for packet header processing
KR20040008124A (ko) * 2001-01-31 2004-01-28 인터내셔널 비지네스 머신즈 코포레이션 제어 정보 제공 방법 및 통신 스위치 및 이를 포함하는호스트 컴퓨터 시스템
DE10248672B4 (de) * 2002-10-18 2016-02-11 Robert Bosch Gmbh Verfahren zur Übertragung von Daten auf einem Bus
DE10319336A1 (de) * 2003-04-30 2004-11-18 Robert Bosch Gmbh Vorrichtung und Verfahren zur Überwachung wenigstens eines Energiereservekondensators in einem Rückhaltesystem
US20050132081A1 (en) * 2003-12-11 2005-06-16 International Business Machines Corporation Efficient protocol processing to increase bandwidth in interrupt mode
US7500105B2 (en) * 2004-07-13 2009-03-03 Honeywell International Inc. Hybrid encoding of data transmissions in a security system
US7933034B2 (en) * 2006-04-06 2011-04-26 Kabushiki Kaisha Toshiba Image data processing circuit and image forming apparatus having the same
US7721018B2 (en) * 2006-08-24 2010-05-18 Microchip Technology Incorporated Direct memory access controller with flow control
US8018942B2 (en) * 2008-12-31 2011-09-13 O2Micro Inc. Recognition systems based on pattern matching
US9098470B2 (en) * 2011-05-23 2015-08-04 Microsoft Technology Licensing, Llc Versioned and hierarchical data structures and distributed transactions
US9298521B1 (en) 2013-04-29 2016-03-29 Seagate Technology Llc Command sets and functions

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604500A (en) * 1981-12-02 1986-08-05 At&T Bell Laboratories Multiprocessing interrupt arrangement
JP2559394B2 (ja) * 1987-02-16 1996-12-04 株式会社日立製作所 通信制御装置
US5283869A (en) * 1989-07-25 1994-02-01 Allen-Bradley Company, Inc. Interrupt structure for network interface circuit
DE69129840T2 (de) * 1990-09-28 1998-12-03 Fujitsu Ltd., Kawasaki, Kanagawa Nachrichtensteuerungsverfahren für ein datenkommunikationssystem
US5592624A (en) * 1990-09-28 1997-01-07 Fujitsu Limited Data communication for controlling message transmission and reception among processing modules using information stored in descriptor to form a loosely coupled multiprocessing system
EP0552288A1 (en) * 1990-10-03 1993-07-28 Thinking Machines Corporation Parallel computer system
GB2250897A (en) * 1990-12-04 1992-06-17 Ibm Error recovery in data communication systems.
US5151899A (en) * 1991-02-11 1992-09-29 Digital Equipment Corporation Tracking sequence numbers in packet data communication system
US5386566A (en) * 1991-03-20 1995-01-31 Hitachi, Ltd. Inter-processor communication method for transmitting data and processor dependent information predetermined for a receiving process of another processor
US5396490A (en) * 1992-03-23 1995-03-07 Motorola, Inc. Packet reassembly method and apparatus
US5412782A (en) * 1992-07-02 1995-05-02 3Com Corporation Programmed I/O ethernet adapter with early interrupts for accelerating data transfer
JP3003418B2 (ja) * 1992-09-25 2000-01-31 株式会社日立製作所 プロセッサ間データ通信方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457072B1 (en) 1999-07-29 2002-09-24 Sony Corporation System and method for effectively performing physical direct memory access operations
JP2003510905A (ja) * 1999-09-21 2003-03-18 ザーコム・インコーポレーテッド 縮小ハードウェア通信アダプタと通信方法
JP2011512589A (ja) * 2008-02-14 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 制御装置との通信用に構成されたホスト・コンピュータ・システムにおける制御ブロックに関する間接データ・アドレス指定を提供するためのコンピュータ・プログラム、装置、および方法（入出力処理システムのチャネル・サブシステムにおける制御ブロックに関する間接データ・アドレス指定の提供）
WO2022190870A1 (ja) * 2021-03-12 2022-09-15 株式会社オートネットワーク技術研究所 車載装置、情報処理方法、及びコンピュータプログラム

Also Published As

Publication number Publication date
DE69519117T2 (de) 2001-05-17
US6038607A (en) 2000-03-14
DE69519117D1 (de) 2000-11-23
EP0674276B1 (en) 2000-10-18
EP0674276A1 (en) 1995-09-27

Similar Documents

Publication Publication Date Title
JPH07262152A (ja) コンピュータシステム
US6526446B1 (en) Hardware only transmission control protocol segmentation for a high performance network interface card
CN1910869B (zh) 具有简化的顺序处理的tcp/ip卸载设备
US5630059A (en) Expedited message transfer in a multi-nodal data processing system
US7945699B2 (en) Obtaining a destination address so that a network interface device can write network data without headers directly into host memory
US6246683B1 (en) Receive processing with network protocol bypass
US7133940B2 (en) Network interface device employing a DMA command queue
JP3127523B2 (ja) 通信制御装置およびデータ送信方法
JPH0981487A (ja) ネットワークデータ転送方法
JPH0824320B2 (ja) 通信制御装置における緩衝域連鎖の方法およびその装置
US6567859B1 (en) Device for translating medium access control dependent descriptors for a high performance network
EP1031092B1 (en) Byte alignment method and apparatus
US8798085B2 (en) Techniques to process network protocol units
JP2001202345A (ja) 並列プロセッサ
US5790893A (en) Segmented concurrent receive/transfer interface using shared RAM storage
JP2924783B2 (ja) リモートリード処理方法およびその装置
JPH0458646A (ja) バッファ管理方式
JP3171726B2 (ja) 伝送データの管理装置
KR100205055B1 (ko) 송신 연결망 인터페이스에서의 긴급 메시지 송신 제어 방법
JPH06301650A (ja) データ転送中継機構
JPS6298444A (ja) デ−タ通信方式
JP3799741B2 (ja) バスコントローラ
JPH0621925A (ja) 多重化伝送路通信制御方式
JP2002176464A (ja) ネットワークインタフェース装置
JP2953362B2 (ja) Ｌａｎのスイッチング装置