JPH07262154A - プロセッサ間通信制御方式 - Google Patents
プロセッサ間通信制御方式Info
- Publication number
- JPH07262154A JPH07262154A JP6056050A JP5605094A JPH07262154A JP H07262154 A JPH07262154 A JP H07262154A JP 6056050 A JP6056050 A JP 6056050A JP 5605094 A JP5605094 A JP 5605094A JP H07262154 A JPH07262154 A JP H07262154A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- status
- status data
- command
- communication control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/563—Signalling, e.g. protocols, reference model
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 ２つのプロセッサ間の通信制御方式に関し、
例えばＡＴＭ交換システムの呼処理プロセッサと通信制
御装置のプロセッサとの間での、コマンドやステータス
データの転送効率向上を目的とする。 【構成】 第２のプロセッサに送るべき複数のコマンド
から成るコマンド群を記憶する手段１と第２のプロセッ
サから送られるステータスデータを格納する手段３とを
第１のプロセッサが備え、第２のプロセッサが第１のプ
ロセッサからコマンド起動に応じて手段１に記憶されて
いるコマンド群を一度に読み取る手段２と、第１のプロ
セッサに送るべき１つ以上のステータスデータをまと
め、ステータスデータ群として手段３に一度に書き込む
手段４を備える。
例えばＡＴＭ交換システムの呼処理プロセッサと通信制
御装置のプロセッサとの間での、コマンドやステータス
データの転送効率向上を目的とする。 【構成】 第２のプロセッサに送るべき複数のコマンド
から成るコマンド群を記憶する手段１と第２のプロセッ
サから送られるステータスデータを格納する手段３とを
第１のプロセッサが備え、第２のプロセッサが第１のプ
ロセッサからコマンド起動に応じて手段１に記憶されて
いるコマンド群を一度に読み取る手段２と、第１のプロ
セッサに送るべき１つ以上のステータスデータをまと
め、ステータスデータ群として手段３に一度に書き込む
手段４を備える。
Description
【０００１】
【産業上の利用分野】本発明はプロセッサ間の通信制御
方式に係り、更に詳しくは例えばＡＴＭ交換機におい
て、呼処理プロセッサとＡＴＭ通信を制御する通信制御
装置のプロセッサとの間におけるプロセッサ間通信制御
方式に関する。
方式に係り、更に詳しくは例えばＡＴＭ交換機におい
て、呼処理プロセッサとＡＴＭ通信を制御する通信制御
装置のプロセッサとの間におけるプロセッサ間通信制御
方式に関する。
【０００２】
【従来の技術】次の世代の交換方式として非同期転送モ
ード（ＡＴＭ）交換方式がＣＣＩＴＴで合意され、広帯
域のＩＳＤＮを実現する技術として、その研究が盛んに
行われている。
ード（ＡＴＭ）交換方式がＣＣＩＴＴで合意され、広帯
域のＩＳＤＮを実現する技術として、その研究が盛んに
行われている。
【０００３】このようなＡＴＭ交換システムにおいて
は、様々な機能を実現する多数の装置が遠い距離を隔て
て設置されることが多い。ＡＴＭ交換システムにおける
パスの接続や、障害処理における品質と信頼性を向上さ
せるためには、このような各装置のプロセッサの間の通
信を効率よく実現する必要がある。
は、様々な機能を実現する多数の装置が遠い距離を隔て
て設置されることが多い。ＡＴＭ交換システムにおける
パスの接続や、障害処理における品質と信頼性を向上さ
せるためには、このような各装置のプロセッサの間の通
信を効率よく実現する必要がある。
【０００４】
【発明が解決しようとする課題】このようなＡＴＭ交換
システムにおいて、例えば呼処理プロセッサとシステム
内の通信を制御する通信制御装置のプロセッサとの間で
は、当初プロセッサ間が直接バス接続された方式が考え
られていた。このような場合には、プロセッサ間の通信
制御は単純であり、おもに呼処理プロセッサ側の主導で
実現されるものであった。
システムにおいて、例えば呼処理プロセッサとシステム
内の通信を制御する通信制御装置のプロセッサとの間で
は、当初プロセッサ間が直接バス接続された方式が考え
られていた。このような場合には、プロセッサ間の通信
制御は単純であり、おもに呼処理プロセッサ側の主導で
実現されるものであった。
【０００５】しかしながら呼処理プロセッサと通信制御
装置との間の距離が大きく、両者のプロセッサ間がケー
ブルで接続されるような場合には、通信速度も遅く、ま
た通信容量にも制限があるために、呼処理プロセッサと
通信制御装置との間のデータ転送を、より効率的に行わ
なければならないと言う問題点があった。
装置との間の距離が大きく、両者のプロセッサ間がケー
ブルで接続されるような場合には、通信速度も遅く、ま
た通信容量にも制限があるために、呼処理プロセッサと
通信制御装置との間のデータ転送を、より効率的に行わ
なければならないと言う問題点があった。
【０００６】本発明は、例えばＡＴＭ交換システムにお
ける呼処理プロセッサと通信制御装置のプロセッサとの
間での、コマンドやステータスデータの転送効率を向上
させることを目的とするものである。
ける呼処理プロセッサと通信制御装置のプロセッサとの
間での、コマンドやステータスデータの転送効率を向上
させることを目的とするものである。
【０００７】
【課題を解決するための手段】図１は本発明の原理構成
ブロック図である。同図は２つのプロセッサ間の通信制
御方式の原理ブロック図であり、例えば第１のプロセッ
サは呼処理プロセッサであり、第２のプロセッサは通信
制御装置のプロセッサである。
ブロック図である。同図は２つのプロセッサ間の通信制
御方式の原理ブロック図であり、例えば第１のプロセッ
サは呼処理プロセッサであり、第２のプロセッサは通信
制御装置のプロセッサである。
【０００８】図１(a) は、第１のプロセッサから第２の
プロセッサへのコマンドの転送方式の原理ブロック図で
ある。同図においてコマンド群記憶手段１は第１のプロ
セッサに備えられ、第２のプロセッサに送るべき複数の
コマンドから成るコマンド群を記憶するものである。コ
マンド群読取り手段２は第２のプロセッサ内に備えら
れ、第１のプロセッサからのコマンド起動オーダの受取
りに応じて、コマンド群記憶手段１内のコマンド群を、
例えば直接メモリアクセス（ＤＭＡ）によって一度に読
み取るものである。
プロセッサへのコマンドの転送方式の原理ブロック図で
ある。同図においてコマンド群記憶手段１は第１のプロ
セッサに備えられ、第２のプロセッサに送るべき複数の
コマンドから成るコマンド群を記憶するものである。コ
マンド群読取り手段２は第２のプロセッサ内に備えら
れ、第１のプロセッサからのコマンド起動オーダの受取
りに応じて、コマンド群記憶手段１内のコマンド群を、
例えば直接メモリアクセス（ＤＭＡ）によって一度に読
み取るものである。
【０００９】図１(b) は、第２のプロセッサから第１の
プロセッサへのステータスデータの転送方式の原理ブロ
ック図である。同図において、ステータスデータ格納手
段３は第１のプロセッサ内に備えられ、第２のプロセッ
サに送ったコマンドの実行結果などの、第２のプロセッ
サから送られるステータスデータが格納されるものであ
る。またステータスデータ群書込み手段４は第２のプロ
セッサに備えられ、第１のプロセッサに送るべき１つ以
上のステータスデータを、例えばあらかじめ定められた
時間内のステータスデータ群としてまとめ、ステータス
データ格納手段３に例えばＤＭＡによって一度に書き込
むものである。
プロセッサへのステータスデータの転送方式の原理ブロ
ック図である。同図において、ステータスデータ格納手
段３は第１のプロセッサ内に備えられ、第２のプロセッ
サに送ったコマンドの実行結果などの、第２のプロセッ
サから送られるステータスデータが格納されるものであ
る。またステータスデータ群書込み手段４は第２のプロ
セッサに備えられ、第１のプロセッサに送るべき１つ以
上のステータスデータを、例えばあらかじめ定められた
時間内のステータスデータ群としてまとめ、ステータス
データ格納手段３に例えばＤＭＡによって一度に書き込
むものである。
【００１０】
【作用】本発明によれば、図１(a) においてコマンド群
記憶手段１に記憶された複数のコマンドから成るコマン
ド群が、例えば直接メモリアクセスによって、コマンド
群読取り手段２によって一度に読み取られる。そして第
２のプロセッサの内部には、このコマンド群の各コマン
ドを第２のプロセッサ側で受理可能か否か、例えばコマ
ンドにデータが付随しているバッファ付きのコマンドの
時は第２のプロセッサ側でバッファの用意ができるか否
かなどを直ちにチェックし、各コマンドに対応するビッ
トマップによって第１のプロセッサに通知するコマンド
群受信結果通知手段が更に備えられる。
記憶手段１に記憶された複数のコマンドから成るコマン
ド群が、例えば直接メモリアクセスによって、コマンド
群読取り手段２によって一度に読み取られる。そして第
２のプロセッサの内部には、このコマンド群の各コマン
ドを第２のプロセッサ側で受理可能か否か、例えばコマ
ンドにデータが付随しているバッファ付きのコマンドの
時は第２のプロセッサ側でバッファの用意ができるか否
かなどを直ちにチェックし、各コマンドに対応するビッ
トマップによって第１のプロセッサに通知するコマンド
群受信結果通知手段が更に備えられる。
【００１１】これによって、例えばコマンドを１つずつ
送り、そのコマンドが受理可能か否かをその度に通知す
る場合に比べて、直接メモリアクセスの回数を減少させ
ることができる。
送り、そのコマンドが受理可能か否かをその度に通知す
る場合に比べて、直接メモリアクセスの回数を減少させ
ることができる。
【００１２】また図１(b) において、ステータスデータ
書込み手段４によって第１のプロセッサ内のステータス
データ格納手段３に一度に書き込まれるステータスデー
タ群を構成する１つ以上のステータスデータは、第２の
プロセッサ側であらかじめ定められた時間内に発生した
ステータスデータである。例えばステータスデータ格納
手段３を緊急、優先、および非優先の３つのステータス
キューによって構成し、この３つのステータスキューに
対応してあらかじめ定められた時間を区別して、ステー
タスデータ群をこれらのステータスキューに書き込むこ
とにより、ステータスデータの優先度に応じてステータ
スデータの転送を行うことができる。
書込み手段４によって第１のプロセッサ内のステータス
データ格納手段３に一度に書き込まれるステータスデー
タ群を構成する１つ以上のステータスデータは、第２の
プロセッサ側であらかじめ定められた時間内に発生した
ステータスデータである。例えばステータスデータ格納
手段３を緊急、優先、および非優先の３つのステータス
キューによって構成し、この３つのステータスキューに
対応してあらかじめ定められた時間を区別して、ステー
タスデータ群をこれらのステータスキューに書き込むこ
とにより、ステータスデータの優先度に応じてステータ
スデータの転送を行うことができる。
【００１３】以上のように本発明によればプロセッサ間
においてコマンドはコマンド群として、またそのコマン
ドの処理結果を含むステータスデータをステータスデー
タ群として、プロセッサ間の通信が行われる。
においてコマンドはコマンド群として、またそのコマン
ドの処理結果を含むステータスデータをステータスデー
タ群として、プロセッサ間の通信が行われる。
【００１４】
【実施例】図２は本発明のプロセッサ間通信制御方式を
用いるＡＴＭ交換システムの全体構成ブロック図であ
る。同図において、システムはＡＴＭ交換のための呼処
理プロセッサＢＣＰＲ（ブロードバンドコールプロセッ
サ）１０、システム内における通信を制御する通信制御
装置ＢＳＧＣ（ブロードバントシグナルコントローラ）
１１、交換用のＡＴＭスイッチ１２、および一般に遠距
離に設けられる遠隔装置１３から構成されている。
用いるＡＴＭ交換システムの全体構成ブロック図であ
る。同図において、システムはＡＴＭ交換のための呼処
理プロセッサＢＣＰＲ（ブロードバンドコールプロセッ
サ）１０、システム内における通信を制御する通信制御
装置ＢＳＧＣ（ブロードバントシグナルコントローラ）
１１、交換用のＡＴＭスイッチ１２、および一般に遠距
離に設けられる遠隔装置１３から構成されている。
【００１５】図３は図２における呼処理プロセッサ１０
と通信制御装置１１との間の通信制御方式を説明するた
めの構成ブロック図である。同図において、ＢＣＰＲ１
０とＢＳＧＣ１１の間には、ペリフェラルインタフェー
スタイプＴ１４とペリフェラルインタフェースタイプＡ
１５とが、インタフェースとして接続されている。また
ＢＳＧＣ１１は、ＢＳＧＣ内の直接メモリアクセスを制
御するＤＭＡＣ（ダイレクトメモリアクセスコントロー
ラ）１６ａを含むＣＰＵ１６、ダイナミックランダムア
クセスメモリ（ＤＲＡＭ）１７に加えて、プロセッサ間
ＤＭＡ転送制御部１８を備えている。このプロセッサ間
ＤＭＡ転送制御部１８は、ＣＰＵ１６の内部のＤＭＡＣ
１６ａと合わせて、ＢＳＧＣ１１内のメモリと呼処理プ
ロセッサＢＣＰＲ１０のメインメモリとの間での、デー
タのＤＭＡ転送を実現するためのものである。
と通信制御装置１１との間の通信制御方式を説明するた
めの構成ブロック図である。同図において、ＢＣＰＲ１
０とＢＳＧＣ１１の間には、ペリフェラルインタフェー
スタイプＴ１４とペリフェラルインタフェースタイプＡ
１５とが、インタフェースとして接続されている。また
ＢＳＧＣ１１は、ＢＳＧＣ内の直接メモリアクセスを制
御するＤＭＡＣ（ダイレクトメモリアクセスコントロー
ラ）１６ａを含むＣＰＵ１６、ダイナミックランダムア
クセスメモリ（ＤＲＡＭ）１７に加えて、プロセッサ間
ＤＭＡ転送制御部１８を備えている。このプロセッサ間
ＤＭＡ転送制御部１８は、ＣＰＵ１６の内部のＤＭＡＣ
１６ａと合わせて、ＢＳＧＣ１１内のメモリと呼処理プ
ロセッサＢＣＰＲ１０のメインメモリとの間での、デー
タのＤＭＡ転送を実現するためのものである。
【００１６】図４はこのプロセッサ間ＤＭＡ転送制御部
１８によるデータのＤＭＡ転送の説明図である。同図に
おいてＢＣＰＲ１０内のメインメモリ１０ａとＢＳＧＣ
１１内のダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）１７、およびスタティックランダムアクセスメモリ
（ＳＲＡＭ）１９との間でのデータ転送が、プロセッサ
間ＤＭＡ転送制御部１８内の、例えばポートＤを介して
行われる。そしてメインメモリ１０ａ内に格納されてい
るコマンド群、送信バッファ内の送信データはＢＳＧＣ
１１側に転送され、またＢＳＧＣ側でのコマンドの実行
結果を含むステータスデータはＤＲＡＭ１７、およびＳ
ＲＡＭ１９からメインメモリ１０ａ内のステータスキュ
ー、および受信バッファに転送される。
１８によるデータのＤＭＡ転送の説明図である。同図に
おいてＢＣＰＲ１０内のメインメモリ１０ａとＢＳＧＣ
１１内のダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）１７、およびスタティックランダムアクセスメモリ
（ＳＲＡＭ）１９との間でのデータ転送が、プロセッサ
間ＤＭＡ転送制御部１８内の、例えばポートＤを介して
行われる。そしてメインメモリ１０ａ内に格納されてい
るコマンド群、送信バッファ内の送信データはＢＳＧＣ
１１側に転送され、またＢＳＧＣ側でのコマンドの実行
結果を含むステータスデータはＤＲＡＭ１７、およびＳ
ＲＡＭ１９からメインメモリ１０ａ内のステータスキュ
ー、および受信バッファに転送される。
【００１７】図５はＢＣＰＲ１０からＢＳＧＣ１１への
コマンド転送方法と、ＢＳＧＣ１１側からＢＣＰＲ１０
側へのコマンド実行結果を含むステータスデータ群の転
送方法の概要説明図である。同図において、ＢＣＰＲ側
でステップ（Ｓ）２０で複数のコマンドから成るコマン
ド群が作成され、Ｓ２１でコマンド起動オーダがＢＳＧ
Ｃ側に対して発行される。ＢＳＧＣ側では、このコマン
ド起動オーダの受信に応じて、Ｓ２２でコマンド群の取
り込みを行う。このコマンド群取込みは、図３のプロセ
ッサ間ＤＭＡ転送制御部１８により、ＢＣＰＲのメイン
メモリ１０ａに格納されているコマンド群の読込みとし
て行われる。そしてＢＳＧＣ側では、Ｓ２３において各
コマンドの受理の可否が判定される。
コマンド転送方法と、ＢＳＧＣ１１側からＢＣＰＲ１０
側へのコマンド実行結果を含むステータスデータ群の転
送方法の概要説明図である。同図において、ＢＣＰＲ側
でステップ（Ｓ）２０で複数のコマンドから成るコマン
ド群が作成され、Ｓ２１でコマンド起動オーダがＢＳＧ
Ｃ側に対して発行される。ＢＳＧＣ側では、このコマン
ド起動オーダの受信に応じて、Ｓ２２でコマンド群の取
り込みを行う。このコマンド群取込みは、図３のプロセ
ッサ間ＤＭＡ転送制御部１８により、ＢＣＰＲのメイン
メモリ１０ａに格納されているコマンド群の読込みとし
て行われる。そしてＢＳＧＣ側では、Ｓ２３において各
コマンドの受理の可否が判定される。
【００１８】例えばコマンドに対してデータが付随し、
ＢＳＧＣ側でそのデータを受け取るためのバッファが必
要なことを示すバッファ付きのコマンドの場合には、Ｂ
ＳＧＣ側でそのバッファを用意できるか否かによってコ
マンドの受理可否の判定が行われる。続いてＳ２４で、
この判定結果に応じて、コマンド群受信通知が各コマン
ドの受理の可否を示すビットマップの形式で、直接メモ
リアクセスによりメインメモリ１０ａに書き込まれ、コ
マンド転送処理は終了する。
ＢＳＧＣ側でそのデータを受け取るためのバッファが必
要なことを示すバッファ付きのコマンドの場合には、Ｂ
ＳＧＣ側でそのバッファを用意できるか否かによってコ
マンドの受理可否の判定が行われる。続いてＳ２４で、
この判定結果に応じて、コマンド群受信通知が各コマン
ドの受理の可否を示すビットマップの形式で、直接メモ
リアクセスによりメインメモリ１０ａに書き込まれ、コ
マンド転送処理は終了する。
【００１９】このように本発明においては複数のコマン
ドが１つのコマンド群とされ、１回のＤＭＡリード動作
によってＢＣＰＲ１０のメインメモリからＢＳＧＣ１１
に取り込まれる。例えばＢＣＰＲ１０側で２ｍｓ毎に１
つのコマンドが発生し、また１回のＤＭＡリード動作に
０．５ｍｓを要するものとし、更に４つのコマンドを１
つのコマンド群としてＤＭＡ転送するものとすれば、４
回のＤＭＡリード動作によって４つのコマンドをそれぞ
れ転送する場合には転送時間は１０ｍｓとなるのに対し
て、では８．５ｍｓですむことになる。
ドが１つのコマンド群とされ、１回のＤＭＡリード動作
によってＢＣＰＲ１０のメインメモリからＢＳＧＣ１１
に取り込まれる。例えばＢＣＰＲ１０側で２ｍｓ毎に１
つのコマンドが発生し、また１回のＤＭＡリード動作に
０．５ｍｓを要するものとし、更に４つのコマンドを１
つのコマンド群としてＤＭＡ転送するものとすれば、４
回のＤＭＡリード動作によって４つのコマンドをそれぞ
れ転送する場合には転送時間は１０ｍｓとなるのに対し
て、では８．５ｍｓですむことになる。
【００２０】ＢＳＧＣ側で取り込まれたコマンドに対し
てそれぞれ処理が行われる。例えばそのコマンドが図２
において遠隔装置１３側にデータを送るだけのコマンド
であれば、コマンドの実行結果を改めてＢＣＰＲ１０に
返す必要はなく、Ｓ２４で行われるコマンド群受信通知
のみで充分であるが、コマンドの内容によっては処理結
果をステータスデータとしてＢＣＰＲ１０に返す必要が
ある。
てそれぞれ処理が行われる。例えばそのコマンドが図２
において遠隔装置１３側にデータを送るだけのコマンド
であれば、コマンドの実行結果を改めてＢＣＰＲ１０に
返す必要はなく、Ｓ２４で行われるコマンド群受信通知
のみで充分であるが、コマンドの内容によっては処理結
果をステータスデータとしてＢＣＰＲ１０に返す必要が
ある。
【００２１】また遠隔装置１３から受け取ったデータ
は、必要に応じて、ステータスデータとしてＢＳＧＣ１
１からＢＣＰＲ１０に送られる必要がある。図５におい
てこのようなステータス通知のイベントが発生すると、
後述するように例えば８ｍｓの間に発生した複数のステ
ータスデータがステータス群としてＳ２５で作成され、
Ｓ２６でそのステータス群が図４のＢＣＰＲ１０のメイ
ンメモリ１０ａ内のステータスキューなどにＤＭＡライ
トされ、ＢＣＰＲ１０側でその内容に従ってＳ２７でス
テータス受信処理が行われる。
は、必要に応じて、ステータスデータとしてＢＳＧＣ１
１からＢＣＰＲ１０に送られる必要がある。図５におい
てこのようなステータス通知のイベントが発生すると、
後述するように例えば８ｍｓの間に発生した複数のステ
ータスデータがステータス群としてＳ２５で作成され、
Ｓ２６でそのステータス群が図４のＢＣＰＲ１０のメイ
ンメモリ１０ａ内のステータスキューなどにＤＭＡライ
トされ、ＢＣＰＲ１０側でその内容に従ってＳ２７でス
テータス受信処理が行われる。
【００２２】図６はＢＣＰＲ１０からＢＳＧＣ１１への
コマンド転送処理の詳細フローチャートである。同図に
おいて、図５と同一のステップには同じステップ番号が
付してある。まずＢＣＰＲ１０側でのＳ２０におけるコ
マンド群作成、Ｓ２１でのコマンド起動オーダの発行に
続いて、ＢＳＧＣ１１側でＳ３０においてコマンドの数
とコマンドのアドレスが読み取られ、Ｓ３１でＤＭＡが
起動されて、ＢＣＰＲ側の名メモリ１０ａからコマンド
の読取りが行われる。続いて、Ｓ３２でメインメモリ１
０ａのコマンド格納領域（コマンドメモリ）の先頭１バ
イトの内容がチェックされ、Ｓ３３でその内容が“Ｆ
Ｆ”であるか否かが判定される。
コマンド転送処理の詳細フローチャートである。同図に
おいて、図５と同一のステップには同じステップ番号が
付してある。まずＢＣＰＲ１０側でのＳ２０におけるコ
マンド群作成、Ｓ２１でのコマンド起動オーダの発行に
続いて、ＢＳＧＣ１１側でＳ３０においてコマンドの数
とコマンドのアドレスが読み取られ、Ｓ３１でＤＭＡが
起動されて、ＢＣＰＲ側の名メモリ１０ａからコマンド
の読取りが行われる。続いて、Ｓ３２でメインメモリ１
０ａのコマンド格納領域（コマンドメモリ）の先頭１バ
イトの内容がチェックされ、Ｓ３３でその内容が“Ｆ
Ｆ”であるか否かが判定される。
【００２３】このコマンド格納領域の先頭１バイト目
は、ＤＭＡフラグとして、そのコマンド群が処理済みか
否かを示すために用いられる。この１バイト目の内容が
“ＦＦ”である時には、そのコマンド群が新たに作成さ
れたことを示す。その作成されたコマンドがＢＳＧＣ側
で読み取られ、そのコマンド群の受理の可否が後述する
終了情報としてＢＣＰＲ側に送られた後に“７Ｆ”に１
バイト目の内容が変更される。
は、ＤＭＡフラグとして、そのコマンド群が処理済みか
否かを示すために用いられる。この１バイト目の内容が
“ＦＦ”である時には、そのコマンド群が新たに作成さ
れたことを示す。その作成されたコマンドがＢＳＧＣ側
で読み取られ、そのコマンド群の受理の可否が後述する
終了情報としてＢＣＰＲ側に送られた後に“７Ｆ”に１
バイト目の内容が変更される。
【００２４】図６のＳ３３でコマンド格納領域の先頭１
バイト目が“ＦＦ”でない場合には、そのコマンドは新
たに作成されたものでないため、Ｓ３４でＤＭＡ起動が
行われ、その先頭１バイト目にリジェクションコードと
して“５５”が書き込まれる。また“ＦＦ”である時に
は、Ｓ３５ａからＳ３５ｎにおいて第１から第ｎのコマ
ンドの受理の可否の判定が行われる。そして、Ｓ３６で
ＤＭＡが起動され、ＢＣＰＲ１０のコマンド格納領域の
先頭１バイト目が“７Ｆ”に変更されると共に、各コマ
ンドに対する受理可否の判定結果が終了情報として書き
込まれ、それに続いて各コマンドの実行が行われる。
バイト目が“ＦＦ”でない場合には、そのコマンドは新
たに作成されたものでないため、Ｓ３４でＤＭＡ起動が
行われ、その先頭１バイト目にリジェクションコードと
して“５５”が書き込まれる。また“ＦＦ”である時に
は、Ｓ３５ａからＳ３５ｎにおいて第１から第ｎのコマ
ンドの受理の可否の判定が行われる。そして、Ｓ３６で
ＤＭＡが起動され、ＢＣＰＲ１０のコマンド格納領域の
先頭１バイト目が“７Ｆ”に変更されると共に、各コマ
ンドに対する受理可否の判定結果が終了情報として書き
込まれ、それに続いて各コマンドの実行が行われる。
【００２５】ＢＣＰＲ側ではＳ２１におけるコマンド起
動の後に、Ｓ３７でメインメモリ１０ａのコマンド格納
領域の先頭１バイト目が常にチェックされ、Ｓ３８でそ
の内容が“７Ｆ”か否かが判定され、“７Ｆ”でない時
にはＳ３７以降の処理が繰り返され、“７Ｆ”であると
判定された時点で処理が終了する。
動の後に、Ｓ３７でメインメモリ１０ａのコマンド格納
領域の先頭１バイト目が常にチェックされ、Ｓ３８でそ
の内容が“７Ｆ”か否かが判定され、“７Ｆ”でない時
にはＳ３７以降の処理が繰り返され、“７Ｆ”であると
判定された時点で処理が終了する。
【００２６】図７はＢＳＧＣ１１側からＢＣＰＲ１０へ
のステータスデータの転送処理の詳細フローチャートで
ある。同図において、ＢＳＧＣ１１側でＢＣＰＲへの通
知が必要であるイベントが発生すると、ＢＣＰＲ１０の
メインメモリ１０ａ内でステータスデータが格納される
べきステータスキューに空きがあるか否かがＳ４０で判
定され、空きがない場合にはＳ４１でＤＭＡ起動が行わ
れ、ステータスキューのヘッドポインタとテールポイン
タの読取りが行われ、Ｓ４２でこれらのポインタが偶数
であるか否かが判定される。
のステータスデータの転送処理の詳細フローチャートで
ある。同図において、ＢＳＧＣ１１側でＢＣＰＲへの通
知が必要であるイベントが発生すると、ＢＣＰＲ１０の
メインメモリ１０ａ内でステータスデータが格納される
べきステータスキューに空きがあるか否かがＳ４０で判
定され、空きがない場合にはＳ４１でＤＭＡ起動が行わ
れ、ステータスキューのヘッドポインタとテールポイン
タの読取りが行われ、Ｓ４２でこれらのポインタが偶数
であるか否かが判定される。
【００２７】このヘッドポインタはステータスキューの
うちでＢＳＧＣ１１側から次に送信されるステータスデ
ータが格納されるべきアドレスをポイントするものであ
り、またテールポインタはＢＣＰＲ側でメインメモリ１
０ａのステータスキューから次に取り出されるステータ
スデータのアドレスをポイントするものである。ステー
タス１〜ステータスｎのｎ個のステータスデータは例え
ば４ワードから成っており、ポインタの値は４を単位と
して更新されるために、Ｓ４２でこれらの２つのポイン
タが偶数でない場合には、何らかの障害が発生したもの
として障害処理が行われる。これらのポインタが共に偶
数である時には、ステータスキューに空きが発生するま
でＳ４０以降の処理が繰り返される。
うちでＢＳＧＣ１１側から次に送信されるステータスデ
ータが格納されるべきアドレスをポイントするものであ
り、またテールポインタはＢＣＰＲ側でメインメモリ１
０ａのステータスキューから次に取り出されるステータ
スデータのアドレスをポイントするものである。ステー
タス１〜ステータスｎのｎ個のステータスデータは例え
ば４ワードから成っており、ポインタの値は４を単位と
して更新されるために、Ｓ４２でこれらの２つのポイン
タが偶数でない場合には、何らかの障害が発生したもの
として障害処理が行われる。これらのポインタが共に偶
数である時には、ステータスキューに空きが発生するま
でＳ４０以降の処理が繰り返される。
【００２８】Ｓ４０でステータスキューに空きがあると
判定された時にはＳ４３でステータス群の作成が行われ
る。後述するように、ステータスキューとしてはステー
タスデータの優先度に応じて緊急、優先、および非優先
の３つのステータスキューがＢＣＰＲのメインメモリ１
０ａの内部に設けられ、ステータスデータの優先度に応
じて３つのステータスキューのいずれかにステータスデ
ータが書き込まれることになるが、Ｓ４０で判定される
ステータスキューの空きの有無についても、そのデータ
の優先度に対応するステータスキューの空きの有無が判
定される。そして例えば緊急のステータスキューに対し
ては、８ｍｓ毎にステータスデータがステータス群とし
てまとめられ、Ｓ４４でＤＭＡ起動が行われ、ステータ
スキューへのステータス群の書込みが行われ、Ｓ４５で
書き込まれたステータスデータの数に対応してＤＭＡ起
動によってヘッドポインタの更新が行われる。
判定された時にはＳ４３でステータス群の作成が行われ
る。後述するように、ステータスキューとしてはステー
タスデータの優先度に応じて緊急、優先、および非優先
の３つのステータスキューがＢＣＰＲのメインメモリ１
０ａの内部に設けられ、ステータスデータの優先度に応
じて３つのステータスキューのいずれかにステータスデ
ータが書き込まれることになるが、Ｓ４０で判定される
ステータスキューの空きの有無についても、そのデータ
の優先度に対応するステータスキューの空きの有無が判
定される。そして例えば緊急のステータスキューに対し
ては、８ｍｓ毎にステータスデータがステータス群とし
てまとめられ、Ｓ４４でＤＭＡ起動が行われ、ステータ
スキューへのステータス群の書込みが行われ、Ｓ４５で
書き込まれたステータスデータの数に対応してＤＭＡ起
動によってヘッドポインタの更新が行われる。
【００２９】ＢＣＰＲ１０側では、Ｓ４６においてヘッ
ドポインタとテールポインタの比較が行われている。こ
のポインタの比較は緊急、優先、および非優先のステー
タスキュー毎にその周期が異なり、後述するように緊急
ステータスキューに対しては８ｍｓ、優先ステータスキ
ューに対しては１６ｍｓ、非優先ステータスキューに対
しては８０ｍｓの周期でポインタの比較が行われる。そ
してこのポインタが異なる場合には、新たにステータス
データがステータスキューに書き込まれたことになるの
で、Ｓ４７でステータスの読取りが行われる。
ドポインタとテールポインタの比較が行われている。こ
のポインタの比較は緊急、優先、および非優先のステー
タスキュー毎にその周期が異なり、後述するように緊急
ステータスキューに対しては８ｍｓ、優先ステータスキ
ューに対しては１６ｍｓ、非優先ステータスキューに対
しては８０ｍｓの周期でポインタの比較が行われる。そ
してこのポインタが異なる場合には、新たにステータス
データがステータスキューに書き込まれたことになるの
で、Ｓ４７でステータスの読取りが行われる。
【００３０】図８は、図６で説明したメインメモリ内の
終了情報格納領域と、各コマンドのフォーマットの説明
図である。同図(a) はコマンド群の各コマンドがＢＳＧ
Ｃ側で受理されたか否かを示す終了情報の格納領域を示
す。ここではこの終了情報の格納領域を２ワード分と
し、64個のコマンドの受理の可否がＢＳＧＣ側から書き
込まれるものとし、各コマンドの受理の可否は受理され
た時には‘０’、受理されない時には‘１’としてこの
領域に書き込まれるものとする。
終了情報格納領域と、各コマンドのフォーマットの説明
図である。同図(a) はコマンド群の各コマンドがＢＳＧ
Ｃ側で受理されたか否かを示す終了情報の格納領域を示
す。ここではこの終了情報の格納領域を２ワード分と
し、64個のコマンドの受理の可否がＢＳＧＣ側から書き
込まれるものとし、各コマンドの受理の可否は受理され
た時には‘０’、受理されない時には‘１’としてこの
領域に書き込まれるものとする。
【００３１】図８(b) において、各コマンドは例えば４
ワードで構成されている。１ワード目には、コマンドの
機能としてのチェインデータの指定の有無を示すＣＤか
ら、コマンドの識別子であるコマンドＩＤまでが格納さ
れ、また２ワード目から４ワード目までは、そのコマン
ドに対するパラメータが格納される。
ワードで構成されている。１ワード目には、コマンドの
機能としてのチェインデータの指定の有無を示すＣＤか
ら、コマンドの識別子であるコマンドＩＤまでが格納さ
れ、また２ワード目から４ワード目までは、そのコマン
ドに対するパラメータが格納される。
【００３２】図９はコマンドの機能の説明図である。同
図において“チェインデータ”は、コマンドの内容が図
８(b) に示したように４ワードに収まらない場合、例え
ばパラメータの値が多く、５ワード以上となるような場
合に、次のコマンドに続くことを“チェインデータ指定
あり”として示すものである。“バッファ有無（Ｂ
Ｃ）”は、そのコマンドに付随するデータがあり、その
コマンドの受信側でバッファの用意を必要とすることを
示すものである。“ＡＰＩＤ”はそのコマンドのアプリ
ケーション種別を指定し、“コマンド”はコマンド種別
を指定するものである。更に“パラメータ”はリンクの
番号、メッセージの長さ、送信バッファのポインタなど
のコマンドのパラメータを指定するものである。
図において“チェインデータ”は、コマンドの内容が図
８(b) に示したように４ワードに収まらない場合、例え
ばパラメータの値が多く、５ワード以上となるような場
合に、次のコマンドに続くことを“チェインデータ指定
あり”として示すものである。“バッファ有無（Ｂ
Ｃ）”は、そのコマンドに付随するデータがあり、その
コマンドの受信側でバッファの用意を必要とすることを
示すものである。“ＡＰＩＤ”はそのコマンドのアプリ
ケーション種別を指定し、“コマンド”はコマンド種別
を指定するものである。更に“パラメータ”はリンクの
番号、メッセージの長さ、送信バッファのポインタなど
のコマンドのパラメータを指定するものである。
【００３３】図１０はコマンドの具体例の説明図であ
る。同図において装置制御、またはペリフェラルインタ
フェース（ＰＩＦ）制御などのコマンドの種別、種別毎
のコマンドの項番、コマンド名、そのコマンドに対応す
る値、コマンドの概要、およびコマンドの略称が示され
ている。
る。同図において装置制御、またはペリフェラルインタ
フェース（ＰＩＦ）制御などのコマンドの種別、種別毎
のコマンドの項番、コマンド名、そのコマンドに対応す
る値、コマンドの概要、およびコマンドの略称が示され
ている。
【００３４】図１１はステータスデータのフォーマット
である。コマンドのフォーマットと同様にステータスデ
ータも４ワードから成っており、最初の１ワード目にチ
ェインデータの指定の有無を示すＣＤから、コマンドＩ
Ｄまでが格納され、２ワード目から４ワード目までにパ
ラメータが格納されている。
である。コマンドのフォーマットと同様にステータスデ
ータも４ワードから成っており、最初の１ワード目にチ
ェインデータの指定の有無を示すＣＤから、コマンドＩ
Ｄまでが格納され、２ワード目から４ワード目までにパ
ラメータが格納されている。
【００３５】図１２はステータスの機能の説明図であ
る。同図において図９と基本的に異なるのはコマンドＩ
Ｄであり、ＢＣＰＲから受け取ったコマンドの実行結果
をステータスとして転送する場合には実行したコマンド
のコマンドＩＤが使用され、例えば図２で遠隔装置１３
から受信したメッセージをＢＣＰＲに伝える場合にはコ
マンドＩＤとして‘０’が使用される。
る。同図において図９と基本的に異なるのはコマンドＩ
Ｄであり、ＢＣＰＲから受け取ったコマンドの実行結果
をステータスとして転送する場合には実行したコマンド
のコマンドＩＤが使用され、例えば図２で遠隔装置１３
から受信したメッセージをＢＣＰＲに伝える場合にはコ
マンドＩＤとして‘０’が使用される。
【００３６】図１３はステータスの具体例である。同図
において、図１０と同様にステータスの種別、項番、ス
テータス名、値、動作概要、および略称が示されてい
る。図１４はＢＣＰＲ１０内のメインメモリ１０ａに設
けられる３つのステータスキューとしての緊急ステータ
スキュー、優先ステータスキュー、及び非優先ステータ
スキューの説明図である。同図においてＢＳＧＣ１１側
で緊急ポートで発生したイベントとしての緊急ステータ
ス群は緊急ステータスキュー５０、優先ポートで発生し
たイベントとしての優先ステータス群は優先ステータス
キュー５１に、非優先ポートで発生したイベントとして
の非優先ステータス群は非優先ステータスキュー５２に
それぞれＢＩＦＴ／Ａ１４ａを介してＤＭＡ転送され
る。これらの各ステータス群はそれぞれＢＳＧＣ１１側
で例えば８ｍｓ周期でまとめられ、緊急、優先、非優先
の順番で各ステータスキューに転送される。
において、図１０と同様にステータスの種別、項番、ス
テータス名、値、動作概要、および略称が示されてい
る。図１４はＢＣＰＲ１０内のメインメモリ１０ａに設
けられる３つのステータスキューとしての緊急ステータ
スキュー、優先ステータスキュー、及び非優先ステータ
スキューの説明図である。同図においてＢＳＧＣ１１側
で緊急ポートで発生したイベントとしての緊急ステータ
ス群は緊急ステータスキュー５０、優先ポートで発生し
たイベントとしての優先ステータス群は優先ステータス
キュー５１に、非優先ポートで発生したイベントとして
の非優先ステータス群は非優先ステータスキュー５２に
それぞれＢＩＦＴ／Ａ１４ａを介してＤＭＡ転送され
る。これらの各ステータス群はそれぞれＢＳＧＣ１１側
で例えば８ｍｓ周期でまとめられ、緊急、優先、非優先
の順番で各ステータスキューに転送される。
【００３７】ＢＣＰＲ側では緊急ステータスキュー５０
の内容を８ｍｓ、優先ステータスキュー５１の内容を１
６ｍｓ、非優先ステータスキュー５２の内容を８０ｍｓ
の周期でルックインしており、例えば緊急ステータスキ
ュー５０の内容はＢＣＰＲ１０側で最も早く検出され
る。緊急ステータスキュー５０に格納されるデータは例
えば障害情報であり、優先ステータスキュー５１に格納
されるデータは例えば優先ポートとしての加入者制御ポ
ートからの呼制御情報であり、また非優先ステータスキ
ュー５２に格納されるデータは例えば非優先ポートとし
ての局内通信ポートからの課金情報や、トラヒック情報
などである。
の内容を８ｍｓ、優先ステータスキュー５１の内容を１
６ｍｓ、非優先ステータスキュー５２の内容を８０ｍｓ
の周期でルックインしており、例えば緊急ステータスキ
ュー５０の内容はＢＣＰＲ１０側で最も早く検出され
る。緊急ステータスキュー５０に格納されるデータは例
えば障害情報であり、優先ステータスキュー５１に格納
されるデータは例えば優先ポートとしての加入者制御ポ
ートからの呼制御情報であり、また非優先ステータスキ
ュー５２に格納されるデータは例えば非優先ポートとし
ての局内通信ポートからの課金情報や、トラヒック情報
などである。
【００３８】図１５はＢＣＰＲのメインメモリ１０ａ内
で、前述の３つのステータスキューに加えて、ＢＳＧＣ
から受信するデータを格納するための受信バッファのア
ドレスが格納される受信バッファキューの説明図であ
る。前述のようにステータスキューに格納されるデータ
は１ワードが３２ビットで、４ワード以内であり、それ
より大きなサイズのデータはステータスキューには格納
できないために、容量の大きなデータは受信バッファに
格納される。受信バッファキューはこの受信バッファの
先頭アドレスを指定するものである。
で、前述の３つのステータスキューに加えて、ＢＳＧＣ
から受信するデータを格納するための受信バッファのア
ドレスが格納される受信バッファキューの説明図であ
る。前述のようにステータスキューに格納されるデータ
は１ワードが３２ビットで、４ワード以内であり、それ
より大きなサイズのデータはステータスキューには格納
できないために、容量の大きなデータは受信バッファに
格納される。受信バッファキューはこの受信バッファの
先頭アドレスを指定するものである。
【００３９】受信バッファは例えば４つのブロックに区
分され、各ブロックは 128個の受信バッファ領域から成
り、各受信バッファ領域の先頭アドレスが受信バッファ
キューに格納される。この受信バッファ自体もメインメ
モリ１０ａ内に設けられる。
分され、各ブロックは 128個の受信バッファ領域から成
り、各受信バッファ領域の先頭アドレスが受信バッファ
キューに格納される。この受信バッファ自体もメインメ
モリ１０ａ内に設けられる。
【００４０】ＢＳＧＣの初期化時に、ＢＣＰＲから受信
バッファキューの２ブロック分、例えばブロック１とブ
ロック２の受信バッファアドレスが通知され、ＢＳＧＣ
ではこの通知された受信バッファアドレスに基づき、受
信バッファを順次使用して、例えば遠隔装置から送信さ
れたデータをＢＣＰＲに通知する。すなわち受信バッフ
ァ＃０から順次受信バッファを使用して、その受信バッ
ファにデータをＤＭＡライトする。
バッファキューの２ブロック分、例えばブロック１とブ
ロック２の受信バッファアドレスが通知され、ＢＳＧＣ
ではこの通知された受信バッファアドレスに基づき、受
信バッファを順次使用して、例えば遠隔装置から送信さ
れたデータをＢＣＰＲに通知する。すなわち受信バッフ
ァ＃０から順次受信バッファを使用して、その受信バッ
ファにデータをＤＭＡライトする。
【００４１】ＢＣＰＲ１０は受信バッファキューの１ブ
ロック分、例えばブロック１に対応する受信バッファが
全て使用されると、ブロック３の受信バッファアドレス
を受信バッファ登録コマンドを用いてＢＳＧＣに通知す
る。すなわち常にＢＣＰＲからＢＳＧＣ側に２つのブロ
ック分の受信バッファアドレスが通知され、ＢＳＧＣ側
ではその２つのブロックの受信バッファアドレスを使用
して、順次受信バッファにデータをＤＭＡライトする。
ブロック１からブロック４の受信バッファキューの内容
は、サイクリックにＢＳＧＣに通知されて、使用され
る。
ロック分、例えばブロック１に対応する受信バッファが
全て使用されると、ブロック３の受信バッファアドレス
を受信バッファ登録コマンドを用いてＢＳＧＣに通知す
る。すなわち常にＢＣＰＲからＢＳＧＣ側に２つのブロ
ック分の受信バッファアドレスが通知され、ＢＳＧＣ側
ではその２つのブロックの受信バッファアドレスを使用
して、順次受信バッファにデータをＤＭＡライトする。
ブロック１からブロック４の受信バッファキューの内容
は、サイクリックにＢＳＧＣに通知されて、使用され
る。
【００４２】図１６は、図２において遠隔装置１３から
ＡＴＭスイッチ１２を介してＢＳＧＣ１１に送られるＡ
ＴＭセルのヘッダ内のペイロード部に格納される優先制
御ビットの説明図である。この優先制御ビットは、図１
４においてそのＡＴＭセルの内容が緊急、優先、または
非優先のいずれのステータスとしてＢＣＰＲ１０に伝え
られるべきかを示すものである。この優先制御ビットは
３ビットであり、その内容が“０００”である時には緊
急ステータス、“００１”である時には優先ステータ
ス、“０１０”である時には非優先ステータスとしてＢ
ＣＰＲに伝えられるべきことを示し、“０１１”である
時にはＢＣＰＲ側でのソフトルックインが不要であるこ
とを示す。
ＡＴＭスイッチ１２を介してＢＳＧＣ１１に送られるＡ
ＴＭセルのヘッダ内のペイロード部に格納される優先制
御ビットの説明図である。この優先制御ビットは、図１
４においてそのＡＴＭセルの内容が緊急、優先、または
非優先のいずれのステータスとしてＢＣＰＲ１０に伝え
られるべきかを示すものである。この優先制御ビットは
３ビットであり、その内容が“０００”である時には緊
急ステータス、“００１”である時には優先ステータ
ス、“０１０”である時には非優先ステータスとしてＢ
ＣＰＲに伝えられるべきことを示し、“０１１”である
時にはＢＣＰＲ側でのソフトルックインが不要であるこ
とを示す。
【００４３】本発明においては、図１４で説明した緊急
ステータスキュー５０内の緊急ステータスデータ、すな
わち８ｍｓ周期のＢＣＰＲ側でのルックインによる検出
よりも更に緊急度を要するステータスデータは、ＢＳＧ
Ｃ１１から割込みとしてＢＣＰＲ１０に伝えられる。図
１７はこの割込み処理の説明図である。例えばＢＳＧＣ
１０におけるプロセッサの重度障害のような場合には、
その障害はＢＳＧＣ１１の内部のファームウェアに対し
てファーム（ＦＩＲＭ）割込みとして通知されると共
に、ＢＣＰＲ１０に対してペリフェラルインタフェース
（ＰＩＦ）割込みとして伝えられる。ＢＣＰＲ１０側で
はこの割込みに対応して、例えばどの部分の障害かを示
すＭＳＣＮデータを読み取るためのコマンドをＢＳＧＣ
１１に送り、ＢＳＧＣ側ではハードウェア単独動作とし
てコマンドをチェックし、イリーガルコマンドでなけれ
ばＭＳＣＮデータ３２ビットを出力し、ＢＣＰＲ１０に
対してＭＳＣＮアンサーとして送ることになる。
ステータスキュー５０内の緊急ステータスデータ、すな
わち８ｍｓ周期のＢＣＰＲ側でのルックインによる検出
よりも更に緊急度を要するステータスデータは、ＢＳＧ
Ｃ１１から割込みとしてＢＣＰＲ１０に伝えられる。図
１７はこの割込み処理の説明図である。例えばＢＳＧＣ
１０におけるプロセッサの重度障害のような場合には、
その障害はＢＳＧＣ１１の内部のファームウェアに対し
てファーム（ＦＩＲＭ）割込みとして通知されると共
に、ＢＣＰＲ１０に対してペリフェラルインタフェース
（ＰＩＦ）割込みとして伝えられる。ＢＣＰＲ１０側で
はこの割込みに対応して、例えばどの部分の障害かを示
すＭＳＣＮデータを読み取るためのコマンドをＢＳＧＣ
１１に送り、ＢＳＧＣ側ではハードウェア単独動作とし
てコマンドをチェックし、イリーガルコマンドでなけれ
ばＭＳＣＮデータ３２ビットを出力し、ＢＣＰＲ１０に
対してＭＳＣＮアンサーとして送ることになる。
【００４４】図１８はＢＳＧＣ１１の内部のＭＳＣＮデ
ータ３２ビットの例である。このデータは、どのような
障害が発生したか、またどの部分で障害が発生したかな
どを表わすものである。
ータ３２ビットの例である。このデータは、どのような
障害が発生したか、またどの部分で障害が発生したかな
どを表わすものである。
【００４５】図１９および図２０は本発明のプロセッサ
間通信制御方式を用いるＡＴＭ伝送システムの構成例の
詳細ブロック図である。これらの２つの図において、呼
処理プロセッサ（ＢＣＰＲ）１０と複数の通信制御装置
（ＢＳＧＣ）１１との間で、プロセッサ間通信が行われ
る。また図２における遠隔装置１３の具体例としての加
入者インタフェース（ＳＩＮＦ）５５と、ＢＳＧＣ１１
との間で、ＡＴＭセルを用いた通信が行われる。なおこ
れらの図におけるＤＳ１はディジタルシグナルレベル
１、ＤＳ３はディジタルシグナルレベル３、ＬＬＰはラ
インループユニット、ＭＨはメッセージハンドラ、ＡＳ
ＷはＡＴＭサブスクライバスイッチ、ＡＤＳＩＮＦはＡ
ＴＭＤＳ１シェルフインタフェースカード、ＳＩＦＳＨ
はサブスクライバインタフェースシェルフの略号であ
る。
間通信制御方式を用いるＡＴＭ伝送システムの構成例の
詳細ブロック図である。これらの２つの図において、呼
処理プロセッサ（ＢＣＰＲ）１０と複数の通信制御装置
（ＢＳＧＣ）１１との間で、プロセッサ間通信が行われ
る。また図２における遠隔装置１３の具体例としての加
入者インタフェース（ＳＩＮＦ）５５と、ＢＳＧＣ１１
との間で、ＡＴＭセルを用いた通信が行われる。なおこ
れらの図におけるＤＳ１はディジタルシグナルレベル
１、ＤＳ３はディジタルシグナルレベル３、ＬＬＰはラ
インループユニット、ＭＨはメッセージハンドラ、ＡＳ
ＷはＡＴＭサブスクライバスイッチ、ＡＤＳＩＮＦはＡ
ＴＭＤＳ１シェルフインタフェースカード、ＳＩＦＳＨ
はサブスクライバインタフェースシェルフの略号であ
る。
【００４６】図２１、および図２２はコマンド群とステ
ータス群の転送シーケンスの説明図である。図２１で
は、まずコマンド群がＢＳＧＣ側でのＤＭＡリード動作
によってＢＣＰＲのメインメモリから読み込まれ、また
受信バッファキューの受信バッファアドレスに対応する
受信データポインタが２ブロック分ＢＳＧＣ側に読み込
まれ、更に読み込まれたコマンド群の各コマンドに対す
る受理の可否を示す終了情報がＤＭＡによってＢＣＰＲ
のメインメモリに書き込まれる。なお、ここでは受信バ
ッファにも緊急、優先、非優先の３種があるものとす
る。
ータス群の転送シーケンスの説明図である。図２１で
は、まずコマンド群がＢＳＧＣ側でのＤＭＡリード動作
によってＢＣＰＲのメインメモリから読み込まれ、また
受信バッファキューの受信バッファアドレスに対応する
受信データポインタが２ブロック分ＢＳＧＣ側に読み込
まれ、更に読み込まれたコマンド群の各コマンドに対す
る受理の可否を示す終了情報がＤＭＡによってＢＣＰＲ
のメインメモリに書き込まれる。なお、ここでは受信バ
ッファにも緊急、優先、非優先の３種があるものとす
る。
【００４７】図２２は、例えば遠隔装置１３から受信し
た受信データをＢＣＰＲ１０のメインメモリ内の受信バ
ッファに格納するシーケンスと、次のブロックの受信バ
ッファアドレスのＢＳＧＣへの通知のシーケンスであ
る。まず遠隔装置から受信したデータが、受信バッファ
アドレスに対応する受信データポインタによって指定さ
れる受信バッファに書き込まれ、受信バッファキュー内
の１つのブロックの終了が検知されると、次のブロック
に対する受信バッファキューの内容である受信バッファ
アドレスに対応する受信データポインタが、受信バッフ
ァ登録コマンドに対応してＢＳＧＣによってＤＭＡリー
ドされ、この受信バッファ登録コマンドに対応する受理
の可否を示す終了情報がＢＣＰＲにＤＭＡライトされ
て、シーケンスが終了する。
た受信データをＢＣＰＲ１０のメインメモリ内の受信バ
ッファに格納するシーケンスと、次のブロックの受信バ
ッファアドレスのＢＳＧＣへの通知のシーケンスであ
る。まず遠隔装置から受信したデータが、受信バッファ
アドレスに対応する受信データポインタによって指定さ
れる受信バッファに書き込まれ、受信バッファキュー内
の１つのブロックの終了が検知されると、次のブロック
に対する受信バッファキューの内容である受信バッファ
アドレスに対応する受信データポインタが、受信バッフ
ァ登録コマンドに対応してＢＳＧＣによってＤＭＡリー
ドされ、この受信バッファ登録コマンドに対応する受理
の可否を示す終了情報がＢＣＰＲにＤＭＡライトされ
て、シーケンスが終了する。
【００４８】
【発明の効果】以上詳細に説明したように、本発明によ
れば複数のコマンドをコマンド群として１回のＤＭＡ転
送により２つのプロセッサ間で転送し、またそのコマン
ド群の各コマンドに対する受理の可否を示す終了情報を
１回のＤＭＡ転送により転送することによって、２つの
プロセッサの間でのコマンドの転送回数を削減すること
ができる。またステータスデータも同様にステータス群
として一度のＤＭＡ転送によって転送し、さらにステー
タスデータの優先度によって送られたステータスデータ
の検出の周期を変えることにより、緊急度の高いステー
タスデータを早期に検出することができる。更に重度障
害に対する通知を割込みによって行うことにより、例え
ば課金情報などの大量データの転送中においても障害処
理に対する信頼度の向上が実現される。
れば複数のコマンドをコマンド群として１回のＤＭＡ転
送により２つのプロセッサ間で転送し、またそのコマン
ド群の各コマンドに対する受理の可否を示す終了情報を
１回のＤＭＡ転送により転送することによって、２つの
プロセッサの間でのコマンドの転送回数を削減すること
ができる。またステータスデータも同様にステータス群
として一度のＤＭＡ転送によって転送し、さらにステー
タスデータの優先度によって送られたステータスデータ
の検出の周期を変えることにより、緊急度の高いステー
タスデータを早期に検出することができる。更に重度障
害に対する通知を割込みによって行うことにより、例え
ば課金情報などの大量データの転送中においても障害処
理に対する信頼度の向上が実現される。
【図１】本発明の原理構成ブロック図である。
【図２】本発明のプロセッサ間通信制御方式を用いるＡ
ＴＭ交換システムの全体構成を示すブロック図である。
ＴＭ交換システムの全体構成を示すブロック図である。
【図３】呼処理プロセッサ（ＢＣＰＲ）と通信制御装置
（ＢＳＧＣ）との間のデータ転送を説明するためのブロ
ック図である。
（ＢＳＧＣ）との間のデータ転送を説明するためのブロ
ック図である。
【図４】呼処理プロセッサと通信制御装置との間におけ
るデータのＤＭＡ転送を説明するためのブロック図であ
る。
るデータのＤＭＡ転送を説明するためのブロック図であ
る。
【図５】本発明におけるコマンドとステータスデータの
転送の概要を説明するためのフローチャートである。
転送の概要を説明するためのフローチャートである。
【図６】呼処理プロセッサから通信制御装置へのコマン
ド転送の詳細フローチャートである。
ド転送の詳細フローチャートである。
【図７】通信制御装置から呼処理プロセッサへのステー
タスデータ転送の詳細フローチャートである。
タスデータ転送の詳細フローチャートである。
【図８】コマンドに対する終了情報とコマンドのフォー
マットを示す図である。
マットを示す図である。
【図９】コマンドの機能を説明する図である。
【図１０】コマンドの具体例を説明する図である。
【図１１】ステータスのフォーマットを示す図である。
【図１２】ステータスの機能を説明する図である。
【図１３】ステータスの具体例を示す図である。
【図１４】呼処理プロセッサ内の緊急、優先、および非
優先３つのステータスキューの説明図である。
優先３つのステータスキューの説明図である。
【図１５】呼処理プロセッサのメインメモリ上の受信バ
ッファキューを説明する図である。
ッファキューを説明する図である。
【図１６】ＡＴＭセルのヘッダ部内の優先制御ビットの
説明図である。
説明図である。
【図１７】通信制御装置から呼処理プロセッサへの割込
み処理の説明図である。
み処理の説明図である。
【図１８】通信制御装置内に格納されているＭＳＣＮデ
ータ３２ビットの内容の説明図である。
ータ３２ビットの内容の説明図である。
【図１９】本発明のプロセッサ間通信制御方式を用いる
ＡＴＭ交換システムの詳細構成を示すブロック図（その
１）である。
ＡＴＭ交換システムの詳細構成を示すブロック図（その
１）である。
【図２０】本発明のプロセッサ間通信制御方式を用いる
ＡＴＭ交換システムの詳細構成を示すブロック図（その
２）である。
ＡＴＭ交換システムの詳細構成を示すブロック図（その
２）である。
【図２１】コマンド群と受信バッファキュー内の受信バ
ッファアドレスの通信制御装置への転送の説明図であ
る。
ッファアドレスの通信制御装置への転送の説明図であ
る。
【図２２】通信制御装置側から受信バッファへの受信デ
ータ書込みと通信制御装置側への次のブロックの受信バ
ッファアドレスの読込みの説明図である。
ータ書込みと通信制御装置側への次のブロックの受信バ
ッファアドレスの読込みの説明図である。
１ コマンド群記憶手段 ２ コマンド群読取り手段 ３ ステータスデータ格納手段 ４ ステータスデータ群書込み手段 １０ 呼処理プロセッサ（ＢＣＰＲ） １０ａ メインメモリ １１ 通信制御装置（ＢＳＧＣ） １２ ＡＴＭスイッチ １３ 遠隔装置 １４ ペリフェラルインタフェースタイプＴ １５ ペリフェラルインタフェースタイプＡ １８ プロセッサ間ＤＭＡ転送制御部 ５０ 緊急ステータスキュー ５１ 優先ステータスキュー ５２ 非優先ステータスキュー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 3/00 9371−5Ｋ Ｈ０４Ｌ 13/00 ３０７ Ｚ (72)発明者 岡部 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 赤間 勝明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (10)
- 【請求項１】 ２つのプロセッサ間の通信制御方式にお
いて、 第１のプロセッサが、第２のプロセッサに送るべき複数
のコマンドから成るコマンド群を記憶するコマンド群記
憶手段（１）を備え、 第２のプロセッサが、該第１のプロセッサからのコマン
ド起動オーダの受け取りに応じて、該コマンド群記憶手
段（１）に記憶されているコマンド群を一度に読み取る
コマンド群読取り手段（２）を備えたことを特徴とする
プロセッサ間通信制御方式。 - 【請求項２】 前記第２のプロセッサが、第１のプロセ
ッサのコマンド群記憶手段（１）から読み取ったコマン
ド群の各コマンドのそれぞれを受理可能か否かを、該各
コマンドに対応するビットマップによって該第１のプロ
セッサに通知するコマンド群受信結果通知手段を更に備
えたことを特徴とする請求項１記載のプロセッサ間通信
制御方式。 - 【請求項３】 ２つのプロセッサ間の通信制御方式にお
いて、 第１のプロセッサが、第２のプロセッサに送ったコマン
ドの実行結果を含み、該第２のプロセッサから送られる
ステータスデータが格納されるべきステータスデータ格
納手段（３）を備え、 第２のプロセッサが、第１のプロセッサに送るべき１つ
以上のステータスデータをまとめ、ステータスデータ群
として該ステータスデータ格納手段（３）に一度に書き
込むステータスデータ群書込み手段（４）を備えたこと
を特徴とするプロセッサ間通信制御方式。 - 【請求項４】 前記第２のプロセッサが備えるステータ
スデータ群書込み手段（４）によって一度に書き込まれ
るステータスデータ群を構成する１つ以上のステータス
データが、該第２のプロセッサ側であらかじめ定められ
た時間内に発生したステータスデータであることを特徴
とする請求項３記載のプロセッサ間通信制御方式。 - 【請求項５】 前記第１のプロセッサが備えるステータ
スデータ格納手段（３）が、優先順位が指定された複数
のステータスキューによって構成され、 前記第２のプロセッサが備えるステータスデータ群書込
み手段（４）が、該第１のプロセッサに送るべきステー
タスデータ群の優先度に応じて、該ステータスデータ群
を該複数のステータスキューのいずれかに書き込むこと
を特徴とする請求項３記載のプロセッサ間通信制御方
式。 - 【請求項６】 前記第２のプロセッサが備えるステータ
スデータ群書込み手段（４）により、前記複数のステー
タスキュー別に一度に書き込まれるステータスデータ群
を構成する１つ以上のステータスデータが、該複数のス
テータスキューに対応してそれぞれあらかじめ定められ
た時間内に第２のプロセッサ側で発生したステータスデ
ータであることを特徴とする請求項５記載のプロセッサ
間通信制御方式。 - 【請求項７】 前記第１のプロセッサが備えるステータ
スデータ格納手段（３）が、前記複数のステータスキュ
ーに加えて、該各ステータスキューに格納できない容量
を持つステータスデータを格納するためのステータス通
知用受信バッファを更に備えたことを特徴とする請求項
５記載のプロセッサ間通信制御方式。 - 【請求項８】 前記第１のプロセッサが、前記ステータ
ス通知用受信バッファの先頭アドレスと長さを第２のプ
ロセッサに通知して、該ステータス通知用受信バッファ
をブロック管理することにより２つのプロセッサ間の制
御用データの転送回数を削減することを特徴とする請求
項７記載のプロセッサ間通信制御方式。 - 【請求項９】 前記第２のプロセッサが自プロセッサ配
下の装置を更に備え、 該配下の装置が、該第２のプロセッサに送る信号のヘッ
ダ情報内で前記優先順位を指定し、 該ヘッダ情報によって指定される優先度に応じて、該第
２のプロセッサが備えるステータスデータ群書込み手段
（４）が前記複数のステータスキューのいずれかに該信
号に対応するステータスデータを書き込むことを特徴と
する請求項５記載のプロセッサ間通信制御方式。 - 【請求項１０】 前記第２のプロセッサが、前記複数の
ステータスキューに対応する優先順位より更に優先度の
高いステータスデータを、割込みによって前記第１のプ
ロセッサに通知することを特徴とする請求項５記載のプ
ロセッサ間通信制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6056050A JPH07262154A (ja) | 1994-03-25 | 1994-03-25 | プロセッサ間通信制御方式 |
| US08/929,722 US5915092A (en) | 1994-03-25 | 1997-09-15 | Communications control system for transferring commands/status data in batch between processors utilizing transmitting processor's command activation order and receiving processor's access control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6056050A JPH07262154A (ja) | 1994-03-25 | 1994-03-25 | プロセッサ間通信制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07262154A true JPH07262154A (ja) | 1995-10-13 |
Family
ID=13016265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6056050A Withdrawn JPH07262154A (ja) | 1994-03-25 | 1994-03-25 | プロセッサ間通信制御方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5915092A (ja) |
| JP (1) | JPH07262154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008096307A (ja) * | 2006-10-12 | 2008-04-24 | Xanavi Informatics Corp | 記録媒体の制御方法、車載電子機器、記録媒体制御プログラム |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370323B1 (en) * | 1997-04-03 | 2002-04-09 | Lsi Logic Corporation | Digital video disc decoder including command buffer and command status pointers |
| US6675195B1 (en) * | 1997-06-11 | 2004-01-06 | Oracle International Corporation | Method and apparatus for reducing inefficiencies caused by sending multiple commands to a server |
| US6182166B1 (en) * | 1997-08-25 | 2001-01-30 | Emc Corporation | Method/apparatus for interfacing two remotely disposed devices coupled via transmission medium with first and second commands transmitted without first checking receiving device for readiness |
| KR100250437B1 (ko) * | 1997-12-26 | 2000-04-01 | 정선종 | 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치 |
| CN1154998C (zh) * | 1998-04-10 | 2004-06-23 | 松下电器产业株式会社 | 仪器控制命令处理系统及其方法 |
| US6513003B1 (en) | 2000-02-03 | 2003-01-28 | Fair Disclosure Financial Network, Inc. | System and method for integrated delivery of media and synchronized transcription |
| US7085266B2 (en) * | 2001-03-21 | 2006-08-01 | International Business Machines Corporation | Apparatus, method and limited set of messages to transmit data between components of a network processor |
| TWI282053B (en) * | 2002-06-19 | 2007-06-01 | Quanta Comp Inc | Data reading/writing method by calling for service routine of basic input/output system |
| US7240090B2 (en) * | 2002-11-04 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | Data queueing |
| KR100475439B1 (ko) * | 2003-01-30 | 2005-03-10 | 삼성전자주식회사 | 교환기 피엘디를 이용한 아이디엘씨 가입자 일괄 등록방법 및 이를 수행하는 이엠에스 서버 |
| US7124207B1 (en) | 2003-08-14 | 2006-10-17 | Adaptec, Inc. | I2O command and status batching |
| JP4275504B2 (ja) | 2003-10-14 | 2009-06-10 | 株式会社日立製作所 | データ転送方法 |
| DE102004047658B3 (de) * | 2004-09-30 | 2005-08-25 | Infineon Technologies Ag | Verfahren zur Steuerung der Datenkommunikation zwischen einem ersten Prozessor und einem mit dem ersten Prozessor gekoppelten zweiten Prozessor sowie Zweiprozessoranordnung und mobiles Funkkommunikationsgerät |
| JP4740766B2 (ja) * | 2006-02-27 | 2011-08-03 | 富士通株式会社 | データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム |
| US20080005261A1 (en) * | 2006-05-24 | 2008-01-03 | Research In Motion Limited | Grouping Application Protocol Data Units for Wireless Communication |
| JP5112246B2 (ja) * | 2008-10-09 | 2013-01-09 | 株式会社日立製作所 | ストレージシステム及び通信方法 |
| US9747227B1 (en) * | 2013-05-24 | 2017-08-29 | Qlogic, Corporation | Method and system for transmitting information from a network device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4527233A (en) * | 1982-07-26 | 1985-07-02 | Ambrosius Iii William H | Addressable buffer circuit with address incrementer independently clocked by host computer and external storage device controller |
| US4819154A (en) * | 1982-12-09 | 1989-04-04 | Sequoia Systems, Inc. | Memory back up system with one cache memory and two physically separated main memories |
| US4901232A (en) * | 1983-05-19 | 1990-02-13 | Data General Corporation | I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor |
| US4651298A (en) * | 1984-05-30 | 1987-03-17 | The United States Of America As Represented By The Secretary Of The Air Force | Selection of data from busses for test |
| US4658351A (en) * | 1984-10-09 | 1987-04-14 | Wang Laboratories, Inc. | Task control means for a multi-tasking data processing system |
| US4914653A (en) * | 1986-12-22 | 1990-04-03 | American Telephone And Telegraph Company | Inter-processor communication protocol |
| US5179660A (en) * | 1989-05-15 | 1993-01-12 | International Business Machines Incorporated | System for reducing communications overhead in distributed database transactions by serializing in order related requests into single transmission message and receiving transmission response |
| US5185864A (en) * | 1989-06-16 | 1993-02-09 | International Business Machines Corporation | Interrupt handling for a computing system with logical devices and interrupt reset |
| US5218680A (en) * | 1990-03-15 | 1993-06-08 | International Business Machines Corporation | Data link controller with autonomous in tandem pipeline circuit elements relative to network channels for transferring multitasking data in cyclically recurrent time slots |
| JP2829091B2 (ja) * | 1990-04-19 | 1998-11-25 | 株式会社東芝 | データ処理システム |
| US5317692A (en) * | 1991-01-23 | 1994-05-31 | International Business Machines Corporation | Method and apparatus for buffer chaining in a communications controller |
| US5233606A (en) * | 1991-08-02 | 1993-08-03 | At&T Bell Laboratories | Arrangement for controlling shared-buffer-memory overflow in a multi-priority environment |
| US5473143A (en) * | 1991-09-23 | 1995-12-05 | Atm Communications International, Inc. | ATM/POS based electronic mail system |
| US5640596A (en) * | 1992-03-10 | 1997-06-17 | Hitachi, Ltd. | Input output control system for transferring control programs collectively as one transfer unit designated by plurality of input output requests to be executed |
| US5260933A (en) * | 1992-05-15 | 1993-11-09 | International Business Machines Corporation | Acknowledgement protocol for serial data network with out-of-order delivery |
| JP2664838B2 (ja) * | 1992-07-02 | 1997-10-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | パケット通信方法及び装置ならびにその送信装置及び受信装置 |
| US5394526A (en) * | 1993-02-01 | 1995-02-28 | Lsc, Inc. | Data server for transferring selected blocks of remote file to a distributed computer network involving only single data transfer operation |
| US5685012A (en) * | 1993-11-09 | 1997-11-04 | Micron Electronics, Inc. | System for employing high speed data transfer between host and peripheral via host interface circuitry utilizing an IOread signal driven by the peripheral or the host |
-
1994
- 1994-03-25 JP JP6056050A patent/JPH07262154A/ja not_active Withdrawn
-
1997
- 1997-09-15 US US08/929,722 patent/US5915092A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008096307A (ja) * | 2006-10-12 | 2008-04-24 | Xanavi Informatics Corp | 記録媒体の制御方法、車載電子機器、記録媒体制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5915092A (en) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07262154A (ja) | プロセッサ間通信制御方式 | |
| EP0365731B1 (en) | Method and apparatus for transferring messages between source and destination users through a shared memory | |
| EP0299473B1 (en) | Switching system and method of construction thereof | |
| CA1171931A (en) | Channel interface circuit | |
| US7260104B2 (en) | Deferred queuing in a buffered switch | |
| US6487202B1 (en) | Method and apparatus for maximizing memory throughput | |
| CA1191277A (en) | First-in, first-out (fifo) memory configuration for queue storage | |
| US6262989B1 (en) | Apparatus and method for providing different quality of service connections in a tunnel mode | |
| JPH03130863A (ja) | 制御要素転送システム | |
| US6170003B1 (en) | Apparatus and method for communicating messages between data processing nodes using remote reading of message queues | |
| JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
| US5572697A (en) | Apparatus for recovering lost buffer contents in a data processing system | |
| US6105071A (en) | Source and destination initiated interrupt system for message arrival notification | |
| CN114201429A (zh) | 一种基于dsp的1553b总线通讯系统及方法 | |
| JPH07262151A (ja) | 並列プロセッサシステムおよびそれに適したパケット廃棄方法 | |
| KR20010053612A (ko) | 기억 장치 및 상기 기억 장치를 동작시키기 위한 방법 | |
| US6098105A (en) | Source and destination initiated interrupt method for message arrival notification | |
| JP2869080B2 (ja) | バッファ制御装置 | |
| JP3044653B2 (ja) | ゲートウェイ装置 | |
| US4251684A (en) | Data storage systems | |
| US6098104A (en) | Source and destination initiated interrupts for message arrival notification, and related data structures | |
| JP3554602B2 (ja) | 通信制御装置 | |
| JPH05336153A (ja) | セル転送キュー構成方式およびセル転送キュー回路 | |
| JP2848370B2 (ja) | 通信回線監視装置 | |
| JP2856150B2 (ja) | トランザクション履歴記録システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |