JPH07263703A - 半導体装置及び表示装置駆動回路 - Google Patents

Abstract

(57)【要約】 【構成】 絶縁基板１上に形成された多結晶半導体膜
２、多結晶半導体膜２上に形成されたゲート絶縁膜、該
ゲート絶縁膜上に形成されたゲート電極７からなり、多
結晶半導体膜２は、ゲート電極７下においてチャネル領
域５を有し、チャネル領域５の両側にソース３及びドレ
イン４を有し、チャネル領域７から引き出された引出電
極６を有しており、引出電極６は、チャネル領域７と接
続している半導体装置。 【効果】 半導体装置において、同じゲート電圧とドレ
イン電圧とを加えた状態で、引出し電極６に加える電圧
を変化させることにより、半導体装置のドレイン電流−
電圧特性を種々変化させることができる。従って、半導
体装置におけるチャネル領域５の結晶粒径又は結晶粒の
個数等のばらつきに起因する特性変化を防止し、一定の
特性を有する薄膜トランジスタを得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置及び表示装置
駆動回路に関し、より詳細には、絶縁基板上に作製され
る薄膜トランジスタ及び薄膜トランジスタを利用する液
晶ディスプレイ、イメージセンサー等に有効に用いるこ
とができる表示装置駆動回路に関する。

【０００２】

【従来の技術】最も簡便に作製することのできる薄膜ト
ランジスタは、アモルファス半導体を利用したものであ
る。しかしながら、トランジスタのチャネル領域にアモ
ルファス半導体を利用しているので、電子の移動度が小
さくなってしまい、高速な動作を要求する回路を構成す
るのに不適当であった。そこで近年、アモルファス半導
体の代わりに多結晶状態の半導体を利用する技術開発が
進められている。

【０００３】多結晶半導体は、数百オングストロームか
ら数ミクロンの大きさを有する結晶粒の集合した構造を
しており、電子の移動度はアモルファス半導体の数十倍
であるため、高速動作する薄膜トランジスタを作製する
ことが可能となる。多結晶半導体、例えば多結晶シリコ
ンを作製する方法には、化学気相蒸着法によりモノシラ
ン等から薄膜を形成する方法、アモルファスシリコンを
炉内で加熱し、多結晶化する方法、アモルファスシリコ
ンをレーザーにより加熱し、多結晶化する方法等があ
り、これらの方法で作製した多結晶シリコンを薄膜トラ
ンジスタのチャネル領域に利用して種々の電子回路が作
製されている。特に、産業上の利用分野が大きいのが液
晶表示装置関係である。

【０００４】液晶表示装置の駆動回路を、多結晶薄膜ト
ランジスタにより、液晶表示装置と同一基板上に構成す
ることにより、従来、基板上に実装していたＩＣチップ
が不要となる。駆動回路を表示装置と同一基板上に一体
化した場合の回路構成を図１２に示す。外部から入力さ
れるビデオ信号５６は、シフトレジスタ５５により順次
導通状態にされていくスイッチングトランジスタ５７を
通して振り分けられ、一水平走査線、例えば図１２中、
６５に対応した各画素に書き込まれる画像信号としてサ
ンプリングコンデンサー５８に充電されていく。一走査
線相当のビデオ信号のサンプリングが終了すると、ゲー
ト５９が外部からの信号６６により開かれ、サンプリン
グコンデンサーに充電されていた信号が、ホールドコン
デンサー６０に移される。そして、ホールドコンデンサ
ー６０に移された信号が、増幅回路６１により適切な電
圧値に増幅され、表示部スイッチングトランジスタ６３
を通して液晶６４に充電される。

【０００５】このような駆動回路によって駆動される表
示装置においては、表示パネルの信号線６２が持つ容量
が数十ｐＦと大きいパネルで増幅回路６１がない場合に
は、サンプリングコンデンサー５８とホールドコンデン
サー６０を表示パネルの信号線容量よりも数倍以上大き
いものにしなければ、パネルの駆動は不可能となる。従
って、一般にこのような駆動回路においては、増幅回路
６１が形成されている。

【０００６】増幅回路６１の一例として、図１３に示す
ようなＮＭＯＳアナログ増幅回路がある。この増幅回路
は、多結晶シリコンを用いた薄膜トランジスタにより構
成されているが、表示装置と同一基板上に作製する場合
には、薄膜トランジスタの初期不良によりパネルの歩留
りが低下するのを防ぐため、できるだけトランジスタ数
の少ない電子回路を用いることが望ましい。

【０００７】図１３に簡単なＮＭＯＳアナログ増幅回路
の一例を示す。この増幅回路の小信号利得は２個のトラ
ンジスタの伝達コンダクタンスｇ_m によって決まる。図
１３の回路図において、配線２７は電源ラインを、２８
はアースをそれぞれ示している。入力電圧２３と出力電
圧２４の比できまる小信号利得Ａ_v はＮＭＯＳＦＥＴ２
５の伝達コンダクタンスｇ_m2とＮＭＯＳＦＥＴ２６の伝
達コンダクタンスｇ_m1の比で与えられることが知られて
いる。

【０００８】Ａ_v＝ｇ_m1／ｇ_m2 （例えば、Ｐ．Ｒ．グレイ、Ｒ．Ｇ．メイヤー著の Ana
lysis and Disign ofAnalog Integrated Circuits、ジ
ョンワイリーサンズ社）

【０００９】

【発明が解決しようとする課題】多結晶シリコンを作製
する方法には、化学気相蒸着法によりモノシラン等から
薄膜を形成する方法、アモルファスシリコンを炉内で加
熱し多結晶化する方法、アモルファスシリコンをレーザ
ーにより加熱し多結晶化する方法等があるが、いずれの
方法を用いても、均一な大きさの粒径を形成することが
困難である。

【００１０】また、トランジスタのチャネル領域にくる
結晶粒の個数を、回路を構成するすべてトランジスタに
対して常に一定に保つことも不可能である。従って、結
晶粒の大きさ及びチャネル領域での結晶径の個数に起因
して、多結晶シリコンを用いて作製した薄膜トランジス
タの特性は、各トランジスタ毎にばらついてしまう。

【００１１】図１４に、アモルファスシリコンを炉内で
加熱して多結晶化することにより作製した薄膜トランジ
スタの特性ばらつきの一例を示す。図１４においては、
直径４インチのウェハー内に作製した５０個のトランジ
スタにおける移動度としきい値電圧との関係がプロット
されている。トランジスタのチャネル長と幅はいずれも
１０μｍである。移動度は４４ｃｍ²/Ｖｓを中心に±４
ｃｍ²/Ｖｓ、しきい値電圧は５．４Ｖを中心に約±１．
４Ｖのばらつきがある。

【００１２】このようなトランジスタを用いてアナログ
電子回路を作製した場合、回路の動作特性が不安定にな
ったり、同一特性の回路を多数形成することが困難にな
り、所望の動作特性を精度良く有する電子回路を得るこ
とができないという課題があった。例えば、上記で説明
したＮＭＯＳ増幅回路の場合、各トランジスタの特性が
ばらつくと、増幅回路の動作点や利得がばらついてしま
う。ばらつきの影響が増幅回路の特性にどのように影響
するかを図１５に示す。図１５は図１３のＮＭＯＳ増幅
回路の入力電圧２３と出力電圧２４の関係を示してい
る。波線は回路設計からのＮＭＯＳ増幅回路の入力電圧
２３と出力電圧２４の関係を示している。波線は回路設
計から予想される入出力特性であり、薄膜トランジスタ
２５の伝達コンダクタンスをｇ_m2、薄膜トランジスタ２
６の伝達コンダクタンスをｇ_m1とする。しきい値電圧は
等しくＶthになるとして設計した。電圧利得Ａ_v が直流
動作点によって変わらない直線性のよい領域での利得
は、 Ａ_v＝ｇ_m1／ｇ_m2 で与えられる。これが、図１５の特性曲線の傾きにな
る。さらに、グラヂュアルチャネル近似を用いると、 Ａ_v＝−√｛μ₁(Ｗ₁/Ｌ₁)／（μ₂(Ｗ₂/Ｌ₂)）｝ となる。ここでμ₁ とμ₂ はトランジスタ２６、２５の
電界効果移動度、Ｗ₁ とＷ₂ はトランジスタ２６、２５
のチャネル幅、Ｌ₁ とＬ₂ はトランジスタ２６、２５の
チャネル長である。いま、特性のばらつきにより、薄膜
トランジスタ２５の移動度がΔμ減少し、しきい値がΔ
Ｖ増加しているとすると、入出力特性は図１５の実線に
なる。このような増幅回路を多結晶薄膜トランジスタに
より表示パネル上に作製すると、画像信号が正確に表示
部へ出力されないことになってしまう。

【００１３】このトランジスタの特性ばらつきの問題に
対処する方法として、図１３のトランジスタ２５のゲー
ト２９に加える電圧を２７とは異なる電圧にし、増幅回
路の特性を調整する方法がある。しかし、この方法で
は、ゲート２９に加える電圧を変化させると図１５に示
した破線が実線に平行移動するだけで、その傾きを調整
することができない。つまり、ゲート電極２９に加える
電圧を２７の電極より高くすると、特性曲線は上へ平行
移動するが、その傾きは変化しない。従って、トランジ
スタのしきい値電圧のばらつきに対しては有効である
が、移動度のばらつきに対処できず、電圧利得の調整は
できないという課題があった。

【００１４】以上は、Ｎチャネル薄膜トランジスタのみ
を用いた場合の例を述べたが、ＣＭＯＳ技術を用いた増
幅回路に対してもトランジスタ特性のばらつきは同様の
問題を引き起こす。

【００１５】

【課題を解決するための手段及び作用】本発明の半導体
装置によれば、絶縁基板上に形成された多結晶半導体
膜、該多結晶半導体膜上に形成されたゲート絶縁膜、該
ゲート絶縁膜上に形成されたゲート電極からなり、前記
多結晶半導体膜は、前記ゲート電極下においてチャネル
領域を有し、該チャネル領域の両側にソース及びドレイ
ンを有し、さらに、前記チャネル領域から引き出された
引出電極を有しており、該引出電極は、前記チャネル領
域と接続している半導体装置が提供される。

【００１６】また、本発明の表示装置駆動回路によれ
ば、上記半導体装置が、アクティブマトリックス型表示
装置と同一基板上に形成された駆動回路の一部を構成す
る増幅回路に組み込まれている表示装置駆動回路が提供
される。本発明の半導体装置を形成する絶縁基板とし
て、特に限定されるものではないが、例えば、ポリカー
ボネート、ポリエチレンテレフタレート等のポリエチレ
ン類、ポリイミド等、ＰＭＭＡ等を用いることができ
る。そして、この絶縁基板の上に保護膜として、例え
ば、ＳｉＯ₂ 、ＳｉＮ等の絶縁膜が３００〜８００ｎｍ
程度の膜厚で形成されている。

【００１７】保護膜が形成された上記絶縁基板上には、
主として多結晶半導体膜、ゲート酸化膜及びゲート電極
からなる多結晶薄膜トランジスタが形成されている。多
結晶半導体膜としては、例えば、ポリシリコン、シリコ
ンとゲルマニウムの混晶等を用いることができる。多結
晶半導体膜には、ソース、ドレイン、チャネル領域とと
もに、チャネル領域から引き出され、直接チャネル領域
に接続された引出電極が形成されている。この引出電極
が形成された多結晶半導体膜の形状は、ソース、ドレイ
ン、チャネル領域が配置し、ソース及びドレインと直接
接続されることなくチャネル領域に接続された引出し電
極を有する形状であれば、特に限定されるものではな
く、例えば、平面形状が略Ｔ字状、人字状、十字状、矢
印状等のものを用いることができる。多結晶半導体膜
は、通常薄膜トランジスタとして形成される膜厚であれ
ば、その膜厚は特に限定されるものではなく、例えば、
１０〜２００ｎｍ程度のものを使用することができる。
また、多結晶半導体膜は、公知の方法、例えば、化学気
相蒸着法によりモノシラン等から薄膜を形成する方法、
アモルファスシリコンを炉内で加熱して多結晶化する方
法、アモルファスシリコンをレーザーにより加熱して多
結晶化する方法等の種々の方法により形成することがで
きる。ソース及びドレインとしては、Ｎ型又はＰ型のい
ずれの導電型を有していてもよく、例えばＮ型の場合に
は、リン、砒素等のイオンを３×１０¹⁴〜５×１０¹⁶ｉ
ｏｎｓ／ｃｍ² 、Ｐ型の場合にはボロン等のイオンを３
×１０¹⁴〜５×１０¹⁶ｉｏｎｓ／ｃｍ² の濃度で、２０
〜１００ＫｅＶ程度のエネルギーで注入することが好ま
しい。引出電極の導電型は、空乏層を変調することがで
き、例えば伝達コンダクタンス（ｇ_m ）を変化させるこ
とができれば、ソース及びドレインと異なる導電型を有
していてもよいし、ソース及びドレインと同じ導電型を
有していてもよい。ソース及びドレインと同じ導電型を
有している場合には、不純物濃度は特に限定されるもの
ではないが、３×１０¹⁴〜５×１０¹⁶ｉｏｎｓ／ｃｍ²
程度が好ましい。なお、ソース及びドレインと引出電極
との導電型が異なる場合には、トランジスタがオン状態
にあるときに、チャネル領域にあるキャリア（例えばＮ
チャネルのときは電子、Ｐチャネルのときはホール）と
は逆の多数キャリアを有する極性にすることにより、引
出電極にソースと同じ電圧を印加しても、チャネル領域
に直接影響が及ばないようにすることができる。

【００１８】本発明の半導体装置によれば、上記多結晶
半導体膜を活性層として、この多結晶半導体膜上に膜厚
５０〜２００ｎｍ程度のＳｉＯ₂ 等の絶縁膜であるゲー
ト絶縁膜を介して、ゲート電極が配設されている。ゲー
ト電極としては、通常電極材料として用いられるもので
あれば特に限定されるものではなく、例えば、Ｗ、Ｔ
ｉ、ポリシリコン、シリサイド、ポリサイド等、種々の
材料を用いることができる。なかでもポリシリコンが好
ましい。このゲート電極の膜厚は１００〜５００ｎｍ程
度が好ましく、ポリシリコンを用いる場合には、上述の
方法と同様に形成することができる。

【００１９】ゲート電極を多結晶半導体膜上に形成する
にあたっては、例えば、Ｎチャネル薄膜トランジスタ又
はＰチャネル薄膜トランジタ、あるいは引出電極がソー
ス及びドレインと同じ導電型を有するもの又は異なる導
電型を有するもの等、作製される薄膜トランジスタによ
って異なった工程が行われる。以下にこれらの工程につ
いて説明する。なお、形成方法は以下の方法に限定され
るものではなく、以下の方法を組み合わせて用いること
により、ＣＭＯＳとして形成することもできる。Ｎチャ
ネル薄膜トランジスタを作製する場合、まず、ゲート
電極となる材料を所望の形状、例えばチャネル領域と引
出電極とを被覆する形状に加工したのち、このゲート電
極材料をマスクとしてイオン注入を行い、ソース及びド
レインを形成する。そして、このゲート電極材料をゲー
ト電極に加工する際のマスクを、同時にソース及びドレ
インを被覆するマスクとして用いてゲート電極を加工し
た後、引出電極にソース及びドレインとは異なる導電型
の不純物をイオン注入する。また、Ｐチャネル薄膜トラ
ンジスタを作製する場合、まず、ゲート電極となる材
料を所望の形状、例えばソース、ドレイン及びチャネル
領域を被覆する形状に加工したのち、このゲート電極材
料をマスクとしてイオン注入を行い、引出電極を形成す
る。そして、このゲート電極材料をゲート電極に加工す
る際のマスクを、同時に引出電極を被覆するマスクとし
て用いてゲート電極を加工した後、ソース及びドレイン
に引出電極とは異なる導電型の不純物をイオン注入す
る。さらに、引出電極がソース及びドレインと同じ導電
型を有するトランジスタを作製する場合、まず、ゲー
ト電極となる材料を所望の形状、例えばチャネル領域の
みを被覆する形状に加工してゲート電極を形成したの
ち、このゲート電極をマスクとしてイオン注入を行い、
ソース、ドレイン及び引出電極に不純物をイオン注入す
る。

【００２０】このような構成を有する半導体装置が、Ｎ
チャネル薄膜トランジスタの場合には、引出電極に、ソ
ースに対してプラスの電圧を加え、Ｐチャネル薄膜トラ
ンジスタの場合には、引出電極に、ソースに対してマイ
ナスの電圧を加えることによりトランジスタの動作特性
を調整できる。具体的には、同一動作電圧（同じゲート
電圧とドレイン電圧を加えた状態）で、トランジスタの
ドレイン電流−電圧特性を変化させることが可能であ
る。この現象を利用すれば、多結晶薄膜トランジスタの
特性ばらつきを防止することができる。

【００２１】上記半導体装置は、種々の電子回路に用い
ることができる。例えば、増幅回路、該増幅回路を用い
る駆動回路等、この半導体装置を利用する電子機器に広
範囲に用いることができる。本発明の表示装置駆動回路
においては、アクティブマトリックス型表示装置と駆動
回路とが同一基板上に形成されており、この駆動回路を
構成する増幅回路が本発明の半導体装置により構成され
ているため、各トランジスタの引出電極に適当な電圧を
加えることにより回路の動作特性を調整することが可能
となり、各トランジスタの特性がばらついていても所望
の回路動作を得ることができる。

【００２２】本発明において、増幅回路は、駆動回路内
の画像信号を入力とし、この画像信号を増幅して出力す
る回路であり、上記半導体装置を構成要素として有して
いる。本発明における増幅回路としては、通常増幅のた
めに駆動回路等に形成されている回路であり、その構成
要素として薄膜トランジスタを用いることができる回路
であれば、特に限定されるものではなく、種々の構成が
考えられる。しかし、本発明の半導体装置を実装させる
ために、例えば、容量性素子を備えていることが好まし
い。容量性素子は、本発明の半導体装置、つまり薄膜ト
ランジスタに入力する電圧を一定に保持するために用い
られるものであり、本発明の半導体装置のゲート電極と
引出電極とに一定電圧を加えるための回路内に配設され
ている。そして、表示装置のブランキング時間に、この
容量性素子に加える電圧を入力し、ブランキング時間以
外の期間には電圧を保持するものである。

【００２３】

【実施例】本発明の半導体装置の実施例を図面に基づい
て説明する。 実施例１（多結晶薄膜トランジスタ） 図１に示したように、本発明の半導体装置である多結晶
薄膜トランジスタは、５００ｎｍのＳｉＯ₂ による保護
膜が全面に形成された絶縁基板１上に、膜厚１００ｎｍ
程度のＴ字状の平面形状を有するポリシリコン膜２が形
成されている。このポリシリコン膜２上には１００ｎｍ
のＳｉＯ₂ によるゲート絶縁膜が形成され、ポリシリコ
ン膜２の三叉部上に３００ｎｍのシリコンによるゲート
電極７が配設されている。ポリシリコン膜２のゲート電
極７の直下にはチャネル領域５が形成され、このチャネ
ル領域５の両側にソース３及びドレイン４がそれぞれ配
置している。また、ポリシリコン膜のチャネル領域５か
ら延設されている部分が引出電極６として形成されてい
る。そして、ポリシリコン膜２及びゲート電極７を含む
絶縁基板１上には、さらに５００ｎｍのＳｉＯ₂ による
絶縁膜が形成されている。そして、ソース３、ドレイン
４、引出電極６及びゲート電極７上の絶縁膜にコンタク
トホール９がそれぞれ形成され、これらコンタクトホー
ル９を通してメタル配線８がそれぞれ接続されている。

【００２４】このような構成を有する多結晶薄膜トラン
ジスタの製造方法を以下に説明する。まず、絶縁基板１
上に保護膜（図５及び図６中、１ａ）としてＳｉＯ₂ ５
００ｎｍを常圧化学気相蒸着法により堆積する。この保
護膜上に、減圧化学気相蒸着法によりジシランを原料ガ
スとしてアモルファスシリコン膜を１００ｎｍ堆積させ
る。その後、炉内で６００℃、１２時間のアニールを行
ない、アモルファスシリコン膜を多結晶化する。

【００２５】次いで、多結晶化されたシリコン膜をフォ
トリソグラフィ処理により加工して、図２に示したよう
に、平面形状が略Ｔ字状のポリシリコン膜２ｎ、２ｐを
形成する。さらに、Ｔ字状のポリシリコン膜２ｎ、２ｐ
上に常圧化学気相蒸着法を用いて、１００ｎｍのＳｉＯ
₂ 膜を堆積し、炉内で６００℃、１２時間のアニールを
行ない、ゲート絶縁膜（図５及び図６中、１３）を形成
する。その後、減圧化学気相蒸着法により、ジシランを
原料ガスとしてゲート電極用アモルファスシリコン膜を
３００ｎｍ堆積し、このアモルファスシリコン膜を、Ｎ
チャネル薄膜トランジスタ１０ｎを形成する場合には、
後の工程でチャネル領域と引出電極となる領域を被覆す
る形状に加工し（図２中、７ｎａ）、Ｐチャネル薄膜ト
ランジスタ１０ｐを形成する場合には、後の工程でソー
ス、ドレイン及びチャネル領域となる領域を被覆する形
状に加工（図２中、７ｐａ）する。そして、この所定の
形状に加工されたアモルファスシリコン膜７ｎａ、７ｐ
ａをマスクとして、例えば、リンを９０ＫｅＶ程度、６
×１０¹⁵ｉｏｎｓ／ｃｍ² のドーズ量でイオン注入す
る。この際、Ｎチャネル薄膜トランジスタ１０ｎの引出
電極となる領域は、所定の形状に加工されたアモルファ
スシリコン膜７ｎａで被覆されているために、リンの注
入量はきわめて小さくなる。また、Ｐチャネル薄膜トラ
ンジスタ１０ｐの引出電極となる領域のみにリンが注入
されることとなる。

【００２６】次に、レジストを塗布し、このレジストを
フォトリソグラフィ工程により、図３に示したように、
所望の形状に加工する。例えば、Ｎチャネル薄膜トラン
ジスタ１０ｎを形成する場合には、レジストを、後の工
程でソース、ドレイン及びチャネル領域となる領域を被
覆する形状に加工（図３中、１１）し、Ｐチャネル薄膜
トランジスタ１０ｐを形成する場合には、後の工程でチ
ャネル領域と引出電極となる領域を被覆する形状に加工
（図３中、１２）する。そして、このレジスト１１、１
２をマスクとして、所定の形状に加工されたアモルファ
スシリコン膜７ｎａ、７ｐａをエッチング加工してゲー
ト電極７ｎ、７ｐをそれぞれ形成した後、同じくこのレ
ジスト１１、１２をマスクとして、ボロンを、３３Ｋｅ
Ｖ程度、６×１０¹⁵ｉｏｎｓ／ｃｍ² のドーズ量でイオ
ン注入する。

【００２７】続いて、レジスト１１、１２を除去したの
ち、炉内で６００℃、２８時間のアニールを行なうこと
によって、図４に示したように、ポリシリコン膜２ｎに
Ｎ⁺ソース３ｎ、Ｎ⁺ ドレイン４ｎ、チャネル領域５ｎ
及びＰ⁺ 引出電極６ｎならびにゲート電極７ｎが形成さ
れたＮチャネル薄膜トランジスタ１０ｎと、ポリシリコ
ン膜２ｐにＰ⁺ ソース３ｐ、Ｐ⁺ ドレイン４ｐ、チャネ
ル領域５ｐ及びＮ⁺ 引出電極６ｐならびにゲート電極７
ｐが形成されたＰチャネル薄膜トランジスタ１０ｐを形
成する。このようにして作製されたＮチャネル薄膜トラ
ンジスタ１０ｎとＰチャネル薄膜トランジスタ１０ｐと
のａ−ａ′線断面図及びｂ−ｂ′線断面図を、それぞれ
図５及び図６に示す。

【００２８】次に、これらポリシリコン膜２ｎ，２ｐ及
びゲート電極７ｎ、７ｐ等が形成された絶縁基板１上
に、層間絶縁膜としてＳｉＯ₂ ５００ｎｍを常圧化学気
相蒸着法により堆積させ、この層間絶縁膜であって、ソ
ース３ｎ，３ｐ、ドレイン４ｎ，４ｐ、チャネル領域５
ｎ，５ｐ及び引出電極６ｎ，６ｐならびにゲート電極７
ｎ，７ｐの上方にコンタクトホールを開口し、メタル配
線により素子間の配線を行なう。

【００２９】以上の方法により、同一絶縁基板１上に、
Ｎチャネル薄膜トランジスタ１０ｎとＰチャネル薄膜ト
ランジスタ１０ｐとを作製することができる。さらに、
Ｎチャネル薄膜トランジスタ１０ｎではＰ⁺ 引出電極６
ｎとチャネル領域５ｎの境界と、ゲート電極７ｎの端部
とが一致して整合がとれた状態にできる。この結果、引
出電極６ｎとゲート電極７ｎ重なりによる寄生容量がほ
とんど発生しない。また、引出電極６ｎとチャネル領域
５ｎとの境界が、ゲート電極７ｎ下からはみ出てしまう
こともない。この結果、引出電極６ｎとチャネル領域５
ｎとの間に高電気抵抗の領域が発生することもない。

【００３０】なお、Ｐチャネル薄膜トランジスタ１０ｐ
においても同様に、引出電極６ｐとチャネル領域５ｐと
の境界が、ゲート電極７ｐに対して自己整合的に形成さ
れる。上記実施例により作製したＮテャネル薄膜トラン
ジスタ１０ｎの動作特性を、図７に示す。この際に使用
した薄膜トランジスタにおいては、チャネルの長さが５
０μｍ、チャネルの幅が５０μｍである。

【００３１】ソース３ｎとドレイン４ｎの電極間に１５
Ｖの電圧を加え、引出電極６ｎには電圧０、２、４、
６、８Ｖのいずれかの電圧を加えた状態で、ゲート電極
７ｎの電圧を−１４Ｖから２０Ｖに変化させた。この際
のソース３ｎとドレイン４ｎの電極間の電流は、引出電
極６ｎに加えた電圧が増加するにつれて減少していっ
た。このことから、引出電極６ｎに加える電圧を変化さ
せると、薄膜トランジスタの動作特性を制御できること
がわかった。

【００３２】従って、上記構造を有する薄膜トランジス
タにより各種の電子回路を構成すれば、引出電極６ｎに
加える電圧を適正化することにより、各薄膜トランジス
タの特性を調整し、所望の回路動作特性を得ることがで
きる。

【００３３】実施例２（増幅回路） 上記と同様に作製したＮチャネル薄膜トランジスタを、
図１３に示したような１段増幅回路に適用した場合の例
を図８に示す。薄膜トランジスタはすべてＮチャネルト
ランジスタであり、トランジスタ２６が本発明の構造を
有している。配線７１は引出電極に接続している。増幅
回路の入力と出力は図１３と同様であり、２３と２４で
ある。配線２７は電源に、配線２８はアースに接続され
ている。コンデンサー７６はトランジスタ７９のゲート
に加えられるバイアス電圧を保持しておくためのもので
あり、そのバイアス電圧はトランジスタ６８が導通状態
の間に配線７３から供給され、充電される。コンデンサ
ー７７はトランジスタ６７のゲートに加えられるバイア
ス電圧を保持しておくためのものであり、その電圧はト
ランジスタ６９が導通状態の間に配線７４から供給さ
れ、充電される。配線７８は電源に接続されており、配
線２７が接続されているものと同じ電圧値でもよいし、
場合によっては異なるものでもよい。７０は抵抗成分で
ある。配線７１を通して引出電極に加えられる電圧は、
トランジスタ６７のゲートに加えられている電圧、つま
りコンデンサー７７に充電保持されている電圧に依存し
て決定される。このような構成の回路の場合、コンデン
サー７６と７７に充電される電圧を調整することによ
り、増幅回路の入出力特性を所望の状態にもっていくこ
とができる。本実施例においては、トランジスタ７９の
サイズをチャネル長２０μｍ、チャネル幅１００μｍと
し、そのほかのトランジスタはチャネル長２０μｍ、チ
ャネル幅２０μｍとした。２８をアースし、配線２７を
３０Ｖの電源に、配線７８は１０Ｖの電源に接続した。
これは、図９に示した設計時の特性曲線８０の入出力特
性に対応するものである。しかし、現実にはトランジス
タ特性のばらつきのため、入出力特性は、特性曲線８１
に示すものとなった。そこで、コンデンサー７６に０．
７Ｖ、コンデンサー７７には９Ｖを充電し、回路の入出
力特性の調整を行なった結果、特性曲線８２を得た。本
実施例から明らかなように、設計値の特性曲線８０から
ずれた特性曲線８１を、薄膜トランジスタの引出電極の
印加電圧を調整することにより特性曲線８２に調整する
ことができた。

【００３４】実施例３（駆動回路） 次に、実施例１と同様の薄膜トランジスタを上記と同様
の増幅回路に用い、図１２に示した表示装置の駆動回路
に適用した場合の回路図を図１０に示す。本実施例で
は、水平走査線数５０本、垂直の信号入力線５０本の表
示装置を作製し、動作を確認した。シフトレジスタ５５
の出力、画像信号５６、制御信号８５、８６、６６、水
平走査線信号６５のタイミングチャートを図１１に示
す。配線８７は１６Ｖの定電圧源に、トランジスタ２６
のソース電極につながっている配線８９は−１６Ｖの定
電圧源に接続されている。配線５６から入力されるビデ
オ信号は±２Ｖの振幅を持っている。１本の水平走査線
に信号が入力され、その水平走査線に接続されている表
示部薄膜トランジスタ６３が導通状態にある間に、シフ
トレジスタ５５は５０本の出力に順次信号を出してい
く。この信号によりトランジスタ５７が導通状態とな
り、配線５６から入力されている画像信号がサンプリン
グコンデンサー５８に蓄えられる。シフトレジスタ５５
が５０本の出力を出し終わると、１本の水平走査線に対
応する画素へ書き込むべき画像信号が５０個のサンプリ
ングコンデンサーに記憶される。その後、制御信号６６
が入力されトランスファーゲート５９が開き、画像信号
は、ホールドコンデンサー６０に移され、さらにトラン
ジスタ２６と７９とで構成されている増幅回路で増幅さ
れ、表示部６４へ充電される。１番目の水平走査線から
５０番目の水平走査線まで順次上記のように信号が入力
され、各水平走査線に対応した画素に画像信号が書き込
まれていく。このようにして、１画面が描画された後、
まず制御信号８５が入力される。制御信号８５が入力さ
れている間に、シフトレジスタ５５は５０本の出力を順
次出していく。このとき、導通状態になっているトラン
ジスタ８４とトランスファーゲート６９をとおして配線
５６から入力される電圧信号でコンデンサー７７とトラ
ンジスタ６７のゲートが充電される。以上のようにし
て、シフトレジスタ５５が５０本の出力を出し終わる
と、各出力にあるコンデンサー７７には、各信号線にあ
る増幅回路を構成するトランジスタ７９の特性を調整す
るための配線５６から入力されてきた適切な電圧が充電
されることになる。次に、制御信号８６が入力され、上
記と同様にして、コンデンサー７６に配線５６から入力
された電圧信号が充電され、トランジスタ２６の特性が
調整される。

【００３５】本実施例では、コンデンサー７６と７７に
充電すべき電圧信号を以下の方法により決定した。配線
５６から基準となる画像信号を入力し、表示装置を動作
させて表示部６４の明るさを測定した。その結果が、基
準となる画像信号に対応する階調を表現しているかどう
かをチェックして、ずれていればコンデンサー７６と７
７に充電する電圧を変えて再度基準となる画像信号を書
き込み、チェックを行なって、所望の階調表現が得られ
るように調整した。以上の測定はコンピュータを使用し
た自動計測により行なった。

【００３６】

【発明の効果】本発明の半導体装置によれば、絶縁基板
上に形成された多結晶半導体膜、該多結晶半導体膜上に
形成されたゲート絶縁膜、該ゲート絶縁膜上に形成され
たゲート電極からなり、前記多結晶半導体膜は、前記ゲ
ート電極下においてチャネル領域を有し、該チャネル領
域の両側にソース及びドレインを有し、さらに、前記チ
ャネル領域から引き出された引出電極を有しており、該
引出電極は、前記チャネル領域と接続しているので、一
つの半導体装置において、同じゲート電圧とドレイン電
圧とを加えた状態で、前記引出電極に加える電圧を変化
させることにより、トランジスタのドレイン電流−電圧
特性を所望の値に変化させることができる。従って、薄
膜トランジスタにおけるチャネル領域の結晶粒径又は結
晶粒の個数等のばらつきに起因する特性変化を防止し
て、一定の特性を有する薄膜トランジスタを得ることが
できる。

【００３７】また、上記半導体装置において、引出電極
がソース及びドレインとは異なる極性を有することによ
り、引出電極に電圧を加えない場合には、引出電極から
の寄与を考慮する必要がないので、設計が容易である。
さらに、本発明の表示装置駆動回路によれば、上記半導
体装置が、アクティブマトリックス型表示装置と同一基
板上に形成された駆動回路の一部を構成する増幅回路に
組み込まれているので、各トランジスタの特性を個々に
調整することにより、特性ばらつきにより生じる表示画
質の劣化を防ぐことが可能となる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の実施例を示す概略平
面図である。

【図２】本発明の半導体装置の製造方法を示す第１の工
程図である。

【図３】本発明の半導体装置の製造方法を示す第２の工
程図である。

【図４】本発明の半導体装置の製造方法を示す第３の工
程図である。

【図５】図４におけるａ−ａ′線断面図である。

【図６】図４におけるｂ−ｂ′線断面図である。

【図７】本発明の半導体装置の動作特性グラフである。

【図８】本発明の半導体装置を用いた駆動回路の一部を
構成する増幅回路の回路図である。

【図９】図８に示した増幅回路の入力電圧と出力電圧と
の関係を示す動作特性グラフである。

【図１０】本発明に係る表示装置駆動回路の回路図であ
る。

【図１１】図１０の駆動回路の動作を示すタイミングチ
ャートである。

【図１２】従来の表示装置駆動回路の回路図である。

【図１３】従来の増幅回路図である。

【図１４】従来の多結晶薄膜トランジスタの特性バラツ
キを示すグラフである。

【図１５】図１４の増幅回路の入力電圧と出力電圧との
関係を示す図である。

【符号の説明】

１ 絶縁基板 １ａ 保護膜 ２、２ｎ、２ｐ ポリシリコン膜（多結晶半導体膜） ３、３ｎ、３ｐ ソース ４、４ｎ、４ｐ ドレイン ５、５ｎ、５ｐ チャネル領域 ６、６ｎ、６ｐ 引出電極 ７、７ｎ、７ｐ ゲート電極 ８ メタル配線 ９ コンタクトホール １０、１０ｎ、１０ｐ 多結晶薄膜トランジスタ １１、１２ マスク １３ ゲート絶縁膜 ２３ 入力 ２４ 出力 ２６、７９ ＭＯＳＦＥＴ ２７ 電源ライン ２８ アース

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に形成された多結晶半導体
   膜、 該多結晶半導体膜上に形成されたゲート絶縁膜、 該ゲート絶縁膜上に形成されたゲート電極からなり、前
   記多結晶半導体膜は、前記ゲート電極下においてチャネ
   ル領域を有し、該チャネル領域の両側にソース及びドレ
   インを有し、さらに、前記チャネル領域から引き出され
   た引出電極を有しており、該引出電極は、前記チャネル
   領域と接続していることを特徴とする半導体装置。
2. 【請求項２】 引出電極がソース及びドレインとは異な
   る極性を有する請求項１記載の半導体装置。
3. 【請求項３】 請求項１記載の半導体装置が、アクティ
   ブマトリックス型表示装置と同一基板上に形成された駆
   動回路の一部を構成する増幅回路に組み込まれているこ
   とを特徴とする表示装置駆動回路。